JP6322046B2

JP6322046B2 - アッテネータ、エフェクタ

Info

Publication number: JP6322046B2
Application number: JP2014100181A
Authority: JP
Inventors: 三枝　文夫; 文夫三枝; 悠佑森川
Original assignee: Korg Inc
Current assignee: Korg Inc
Priority date: 2014-01-14
Filing date: 2014-05-14
Publication date: 2018-05-09
Anticipated expiration: 2034-05-14
Also published as: JP2015156627A

Description

本発明は、音響信号などのアナログ信号を減衰させるアッテネータと、そのアッテネータを有するエフェクタに関する。

アッテネータとしては、特許文献１、２に示された技術が知られている。

特開平５−５５８５１号公報特開平８−７８９９３号公報

しかしながら、特許文献１のアッテネータはカドミウムを含有するフォトカプラを用いているので、環境保全の規制などで生産が制限され、入手が困難になっている。また、特許文献２の技術は、ダイオードを線形な特性の素子として扱える振幅しか入力できない。つまり、１つのダイオードに対して１０ｍＶ程度の振幅の信号しか入力できない。したがって、特許文献２の図１のリニアライザー回路１１のように多数のダイオードを直列に接続しなければならず、部品数が増えるという課題がある。例えば、数Ｖの振幅の信号を入力するためには、数１００個のダイオードを直列につなぐ必要がある。

本発明は、容易に入手できる素子で、部品数を少なくできるアッテネータを提供することを目的とする。

本発明のアッテネータは、一端が入力端子に、他端が出力端子に接続された入力抵抗と、出力端子に接続された可変抵抗部とを備える。可変抵抗部は、第１トランジスタ、第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、第１電源、第２電源、帰還点、出力点を有する。出力点は出力端子に接続される。帰還点と出力点とが接続される。第１電源の負極と前記第２電源の正極が接地される。第１可変電圧源と第２可変電圧源は、第１トランジスタのベース−エミッタ間のバイアス電圧と第２トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させられる。第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１電源、第２電源は、入力端子に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められている。

第１トランジスタがＮＰＮ型の場合は、第１トランジスタのコレクタが第１電源の正極に接続される。第１トランジスタのエミッタが出力点に接続される。第１トランジスタのベースとコレクタの間に、第１抵抗が接続される。第１トランジスタのベースと帰還点の間に、第２抵抗と第１可変電圧源が直列に接続される。第１トランジスタがＰＮＰ型の場合は、第１トランジスタのエミッタが第１電源の正極に接続される。第１トランジスタのコレクタが出力点に接続される。第１トランジスタのベースと帰還点の間に、第１抵抗が接続される。第１トランジスタのベースとエミッタの間に、第２抵抗と第１可変電圧源が直列に接続される。

第２のトランジスタがＮＰＮ型の場合は、第２トランジスタのエミッタが第２電源の負極に接続される。第２トランジスタのコレクタが出力点に接続される。第２トランジスタのベースと帰還点の間に、第３抵抗が接続される。第２トランジスタのベースとエミッタの間に、第４抵抗と第２可変電圧源が直列に接続される。第２トランジスタがＰＮＰ型の場合は、第２トランジスタのコレクタが第２電源の負極に接続される。第２トランジスタのエミッタが出力点に接続される。第２トランジスタのベースとコレクタの間に、第３抵抗が接続される。第２トランジスタのベースと帰還点の間に、第４抵抗と第２可変電圧源が直列に接続される。

本発明のアッテネータは、第１トランジスタのベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタのベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じなので、２つのトランジスタの特性を同等にできる。また、入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を２つの可変電圧源で調整できる。そして、トランジスタと抵抗と電源で構成されているので、素子を入手しやすく、部品数を少なくできる。

アッテネータの等価回路を示す図。実施例１のアッテネータの構成例を示す図。実施例１変形例のアッテネータの構成例を示す図。実施例２のアッテネータの構成例を示す図。実施例２変形例のアッテネータの構成例を示す図。実施例３のアッテネータの構成例を示す図。実施例３変形例のアッテネータの構成例を示す図。実施例４のアッテネータの構成例を示す図。実施例４変形例のアッテネータの構成例を示す図。

以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。

図１に、アッテネータの等価回路を示す。等価回路９０は、直列に接続された入力抵抗１９０と可変抵抗９１０で構成される。入力抵抗１９０は、一端が入力端子１９１に、他端が出力端子１９２に接続される。可変抵抗９１０は、一端が出力端子１９２に接続され、他端が接地される。このような等価回路では、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの関係は、
Ｖ_Ｏ＝Ｖ_Ｉ・Ｒ_Ａ／（Ｒ_Ｏ＋Ｒ_Ａ）
となり、入力電圧Ｖ_Ｉが減衰された出力電圧Ｖ_Ｏが得られる。

図２は、実施例１のアッテネータの構成例を示す図である。アッテネータ１０は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された入力抵抗１９０と、出力端子１９２に接続された可変抵抗部１１０を備える。可変抵抗部１１０は、ＮＰＮ型の第１トランジスタ１３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１２１、第２可変電圧源１２２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。なお、帰還点１８２と出力点１８１は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点１８２もしくは出力点１８１と考えればよい。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。

第１トランジスタ１３１のコレクタが第１電源１０１の正極に接続される。第２トランジスタ１３２のエミッタが第２電源１０２の負極に接続される。第１トランジスタ１３１のエミッタと第２トランジスタ１３２のコレクタとが出力点１８１に接続される。第１トランジスタ１３１のベースとコレクタの間に、第１抵抗１１１が接続される。第１トランジスタ１３１のベースと帰還点１８２の間に、第２抵抗１１２と第１可変電圧源１２１が直列に接続される。第２トランジスタ１３２のベースと帰還点１８２の間に、第３抵抗１１３が接続される。第２トランジスタ１３２のベースとエミッタの間に、第４抵抗１１４と第２可変電圧源１２２が直列に接続される。

第１可変電圧源１２１と第２可変電圧源１２２は、第１トランジスタ１３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ１３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じになるように変化させる。言い換えると、入力端子１９１に入力される電圧が０Ｖの場合には、第１トランジスタ１３１のベース−エミッタ間の電圧と第２トランジスタ１３２のベース−エミッタ間の電圧とが同じになるように変化させる。そして、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。さらに、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにしてもよい。

例えば、第１電源１０１の電圧Ｖ_ＣＣと第２電源１０２の電圧Ｖ_ＥＥとを１２Ｖ、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを２２０ｋΩ、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗１１４の抵抗値Ｒ_４とを４．７ｋΩ、入力抵抗１９０の抵抗値Ｒ_０を１００ｋΩとし、入力信号の振幅を５Ｖとする。そして、第１可変電圧源１２１の電圧Ｖ_Ｂ１と第２可変電圧源１２２の電圧Ｖ_Ｂ２とを０．１Ｖから０．６Ｖまで変化させると、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの比（減衰率）Ｖ_Ｏ／Ｖ_Ｉを、約１／２から１／１００まで変化させることができる。これは、等価回路９０の可変抵抗９１０に当てはめてみると、抵抗値を１００ｋΩから１ｋΩまで変化させたことと等価である。

アッテネータ１０は、第１トランジスタ１３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ１３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じなので、第１トランジスタ１３１と第２トランジスタ１３２の特性を同等にできる。また、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を第１可変電圧源１２１と第２可変電圧源１２２で調整できる。また、アッテネータ１０は、トランジスタと抵抗と電源で構成されているので、素子を入手しやすく、部品数を少なくできる。

さらに、アッテネータ１０は上述のような特性を持つので、入力信号に効果を付加するエフェクタにアッテネータ１０を備えさせることも可能である。ここで言うエフェクタには、例えば、特許文献１で開示されている入力信号制限（回路）装置や、楽音信号の振幅を低周波信号で変調するトレモロ装置、フィルター回路の時定数を変調し音色の変化を得る電気・電子楽器用の効果付加装置などが含まれる。なお、従来のエフェクタとしては、電圧制御方式の可変抵抗素子としてカドミウムを含有するフォトカプラを用いた例が知られている。本発明のアッテネータは、カドミウムを含有するフォトカプラを用いた回路の代替回路としてエフェクタに備えることができる。

［変形例］
図３に実施例１変形例のアッテネータの構成例を示す。アッテネータ２０の可変抵抗部２１０は、アッテネータ１０の可変抵抗部１１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ１０と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ２０は、減衰率をアッテネータ１０よりも幅広く変更できるようになる。実施例１と同じように、例えば、第１電源１０１の電圧Ｖ_ＣＣと第２電源１０２の電圧Ｖ_ＥＥとを１２Ｖ、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを２２０ｋΩ、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗１１４の抵抗値Ｒ_４とを４．７ｋΩ、入力抵抗１９０の抵抗値Ｒ_０を１００ｋΩとし、入力信号の振幅を５Ｖとする。そして、第１可変電圧源１２１の電圧Ｖ_Ｂ１と第２可変電圧源１２２の電圧Ｖ_Ｂ２とを０．１Ｖから０．６Ｖまで変化させると、入力電圧Ｖ_Ｉと出力電圧Ｖ_Ｏとの比（減衰率）Ｖ_Ｏ／Ｖ_Ｉを、ほぼ１から１／１００まで変化させることができる。これは、等価回路９０の可変抵抗９１０に当てはめてみると、抵抗値を１０ＭΩ以上から１ｋΩ以下まで変化させたことと等価である。このように、アッテネータ２０は、アッテネータ１０と同様の効果が得られるほか、より幅広く減衰率を調整できる。また、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４の選択自由度が大きくなり、これらを実施例１に比べて小さい値にすることも可能となる。これによって、トランジスタのベースに低インピーダンスで信号を入力することが可能となり、Ｓ／Ｎ比が向上する。さらに、エフェクタに備えることも可能である。

図４は、実施例２のアッテネータの構成例を示す図である。アッテネータ３０は、入力抵抗１９０と可変抵抗部３１０を備える。可変抵抗部３１０は、ＰＮＰ型の第１トランジスタ３３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１２１、第２可変電圧源１２２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。

第１トランジスタ３３１のエミッタが第１電源１０１の正極に接続される。第２トランジスタ３３２のコレクタが第２電源１０２の負極に接続される。第１トランジスタ３３１のコレクタと第２トランジスタ３３２のエミッタとが出力点１８１に接続される。第１トランジスタ３３１のベースと帰還点１８２の間に、第１抵抗１１１が接続される。第１トランジスタ３３１のベースとエミッタの間に、第２抵抗１１２と第１可変電圧源１２１が直列に接続される。第２トランジスタ３３２のベースとコレクタの間に、第３抵抗が接続される。第２トランジスタ３３２のベースと帰還点１８２の間に、第４抵抗１１４と第２可変電圧源１２２が直列に接続される。

第１可変電圧源１２１と第２可変電圧源１２２は、第１トランジスタ３３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ３３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じになるように変化させる。そして、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。さらに、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにしてもよい。アッテネータ３０はこのような構成なので、アッテネータ１０と同様の効果が得られる。また、エフェクタにアッテネータ３０を備えさせることも可能である。

［変形例］
図５に実施例２変形例のアッテネータの構成例を示す。アッテネータ４０の可変抵抗部４１０は、アッテネータ３０の可変抵抗部３１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ３０と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ４０は、アッテネータ２０と同様に、減衰率をアッテネータ３０よりも幅広く変更できるようになり、Ｓ／Ｎ比を向上でき、かつ、アッテネータ３０と同様の効果が得られる。また、エフェクタに備えることも可能である。

図６は、実施例３のアッテネータの構成例を示す図である。アッテネータ５０は、入力抵抗１９０と可変抵抗部５１０を備える。可変抵抗部５１０は、ＰＮＰ型の第１トランジスタ３３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１２１、第２可変電圧源１２２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。

第１トランジスタ３３１のエミッタが第１電源１０１の正極に接続される。第２トランジスタ１３２のエミッタが第２電源１０２の負極に接続される。第１トランジスタ３３１のコレクタと第２トランジスタ１３２のコレクタとが出力点１８１に接続される。第１トランジスタ３３１のベースと帰還点１８２の間に、第１抵抗１１１が接続される。第１トランジスタ３３１のベースとエミッタの間に、第２抵抗１１２と第１可変電圧源１２１が直列に接続される。第２トランジスタ１３２のベースと帰還点１８２の間に、第３抵抗１１３が接続される。第２トランジスタ１３２のベースとエミッタの間に、第４抵抗１１４と第２可変電圧源１２２が直列に接続される。

第１可変電圧源１２１と第２可変電圧源１２２は、第１トランジスタ３３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ１３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じになるように変化させる。そして、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。さらに、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにしてもよい。アッテネータ５０はこのような構成なので、アッテネータ１０と同様の効果が得られる。また、エフェクタにアッテネータ５０を備えさせることも可能である。

［変形例］
図７に実施例３変形例のアッテネータの構成例を示す。アッテネータ６０の可変抵抗部６１０は、アッテネータ５０の可変抵抗部５１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ５０と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ６０は、アッテネータ２０と同様に、減衰率をアッテネータ５０よりも幅広く変更できるようになり、Ｓ／Ｎ比を向上でき、かつ、アッテネータ５０と同様の効果が得られる。また、エフェクタに備えることも可能である。

図８は、実施例４のアッテネータの構成例を示す図である。アッテネータ７０は、入力抵抗１９０と可変抵抗部７１０を備える。可変抵抗部７１０は、ＮＰＮ型の第１トランジスタ１３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１２１、第２可変電圧源１２２、第１電源１０１、第２電源１０２、帰還点１８２、出力点１８１を有する。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１電源１０１の負極と第２電源１０２の正極が接地される。

第１トランジスタ１３１のコレクタが第１電源１０１の正極に接続される。第２トランジスタ３３２のコレクタが第２電源１０２の負極に接続される。第１トランジスタ１３１のエミッタと第２トランジスタ３３２のエミッタとが出力点１８１に接続される。第１トランジスタ１３１のベースとコレクタの間に、第１抵抗１１１が接続される。第１トランジスタ１３１のベースと帰還点１８２の間に、第２抵抗１１２と第１可変電圧源１２１が直列に接続される。第２トランジスタ３３２のベースとコレクタの間に、第３抵抗が接続される。第２トランジスタ３３２のベースと帰還点１８２の間に、第４抵抗１１４と第２可変電圧源１２２が直列に接続される。

第１可変電圧源１２１と第２可変電圧源１２２は、第１トランジスタ１３１のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ１と第２トランジスタ３３２のベース−エミッタ間のバイアス電圧Ｖ_ＢＥ２とが同じになるように変化させる。そして、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１電源１０１、第２電源１０２は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められる。また、第１電源１０１の電圧Ｖ_ｃｃと第２電源１０２の電圧Ｖ_ＥＥとを同じにすれば、電源の設計が容易である。さらに、第１抵抗１１１の抵抗値Ｒ_１と第３抵抗１１３の抵抗値Ｒ_３とを同じにし、第２抵抗１１２の抵抗値Ｒ_２と第４抵抗の抵抗値Ｒ_４とを同じにしてもよい。アッテネータ７０はこのような構成なので、アッテネータ１０と同様の効果が得られる。また、エフェクタにアッテネータ７０を備えさせることも可能である。

［変形例］
図９に実施例４変形例のアッテネータの構成例を示す。アッテネータ８０の可変抵抗部８１０は、アッテネータ７０の可変抵抗部７１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ７０と同じである。

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ８０は、アッテネータ２０と同様に、減衰率をアッテネータ７０よりも幅広く変更できるようになり、Ｓ／Ｎ比を向上でき、かつ、アッテネータ７０と同様の効果が得られる。また、エフェクタに備えることも可能である。

１０、２０、３０、４０、５０、６０、７０、８０アッテネータ
９０等価回路１０１、１０２電源
１１０、２１０、３１０、４１０、５１０、６１０、７１０、８１０可変抵抗部
１１１、１１２、１１３、１１４抵抗
１２１、１２２可変電圧源
１３１、１３２、３３１、３３２トランジスタ
１４０バッファ
１８１出力点１８２帰還点
１９０入力抵抗
１９１入力端子１９２出力端子
９１０可変抵抗

Claims

一端が入力端子に、他端が出力端子に接続された入力抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＮＰＮ型の第１トランジスタ、ＮＰＮ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、第１電源、第２電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第１電源の負極と前記第２電源の正極が接地され、
前記第１トランジスタのコレクタが前記第１電源の正極に接続され、
前記第２トランジスタのエミッタが前記第２電源の負極に接続され、
前記第１トランジスタのエミッタと前記第２トランジスタのコレクタとが前記出力点に接続され、
前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗と前記第１可変電圧源が直列に接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
前記第２トランジスタのベースとエミッタの間に、前記第４抵抗と前記第２可変電圧源が直列に接続され、
前記第１可変電圧源と前記第２可変電圧源は、前記第１トランジスタのベース−エミッタ間のバイアス電圧と前記第２トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。
一端が入力端子に、他端が出力端子に接続された入力抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＰＮＰ型の第１トランジスタ、ＰＮＰ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、第１電源、第２電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第１電源の負極と前記第２電源の正極が接地され、
前記第１トランジスタのエミッタが前記第１電源の正極に接続され、
前記第２トランジスタのコレクタが前記第２電源の負極に接続され、
前記第１トランジスタのコレクタと前記第２トランジスタのエミッタとが前記出力点に接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
前記第１トランジスタのベースとエミッタの間に、前記第２抵抗と前記第１可変電圧源が直列に接続され、
前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗と前記第２可変電圧源が直列に接続され、
前記第１可変電圧源と前記第２可変電圧源は、前記第１トランジスタのベース−エミッタ間のバイアス電圧と前記第２トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。
一端が入力端子に、他端が出力端子に接続された入力抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＰＮＰ型の第１トランジスタ、ＮＰＮ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、第１電源、第２電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第１電源の負極と前記第２電源の正極が接地され、
前記第１トランジスタのエミッタが前記第１電源の正極に接続され、
前記第２トランジスタのエミッタが前記第２電源の負極に接続され、
前記第１トランジスタのコレクタと前記第２トランジスタのコレクタとが前記出力点に接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
前記第１トランジスタのベースとエミッタの間に、前記第２抵抗と前記第１可変電圧源が直列に接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
前記第２トランジスタのベースとエミッタの間に、前記第４抵抗と前記第２可変電圧源が直列に接続され、
前記第１可変電圧源と前記第２可変電圧源は、前記第１トランジスタのベース−エミッタ間のバイアス電圧と前記第２トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。
一端が入力端子に、他端が出力端子に接続された入力抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＮＰＮ型の第１トランジスタ、ＰＮＰ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、第１電源、第２電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第１電源の負極と前記第２電源の正極が接地され、
前記第１トランジスタのコレクタが前記第１電源の正極に接続され、
前記第２トランジスタのコレクタが前記第２電源の負極に接続され、
前記第１トランジスタのエミッタと前記第２トランジスタのエミッタとが前記出力点に接続され、
前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗と前記第１可変電圧源が直列に接続され、
前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗と前記第２可変電圧源が直列に接続され、
前記第１可変電圧源と前記第２可変電圧源は、前記第１トランジスタのベース−エミッタ間のバイアス電圧と前記第２トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗、前記第１電源、前記第２電源は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。
請求項１〜４のいずれかに記載のアッテネータであって、
前記可変抵抗部は、さらに、増幅率が１のバッファも有し、
前記帰還点と前記出力点との間に、前記出力点側が入力、前記帰還点側が出力となるように前記バッファが挿入されている
ことを特徴とするアッテネータ。
請求項１〜５のいずれかに記載のアッテネータであって、
前記第１電源と前記第２電源とは同じ電圧である
ことを特徴とするアッテネータ。
請求項１〜６のいずれかに記載のアッテネータであって、
前記第１抵抗と前記第３抵抗とは同じ抵抗値であり、
前記第２抵抗と前記第４抵抗とは同じ抵抗値である
ことを特徴とするアッテネータ。
請求項１〜７のいずれかに記載されたアッテネータを有するエフェクタ。