JPH0318364B2

JPH0318364B2 -

Info

Publication number: JPH0318364B2
Application number: JP57106465A
Authority: JP
Inventors: Hisao Tateishi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-06-21
Filing date: 1982-06-21
Publication date: 1991-03-12
Also published as: JPS58222607A

Description

【発明の詳細な説明】本発明は、利得制御信号によつて、出力信号レ
ベルの増減を制御する利得制御回路の改善に関す
る。

従来、なだらかに利得を制御する回路として
は、第１図にその一例を示す様な回路構成が知ら
れている。第１図に於いて、端子１は電源端子で
あり端子３は接地端子である。差動増幅器を構成
するトランジスタ１７，１８のエミツタは、夫々
接抗１９，２０を介して定電流源２１に接続され
る。トランジスタ１７のベースには、可変バイア
ス端子２５が接続されて可変バイアス電圧（図示
せず）が印加される。また、トランジスタ１８の
ベースには、固定バイアス端子２４が接続されて
固定バイアス電圧（図示せず）が印加される。こ
れらのトランジスタ１７，１８のコレクタは夫々
トランジスタ１５，１６のエミツタに接続されて
いて、それらのベースはともに共通で、固定バイ
アス端子２３に接続されて固定バイアス電圧（図
示せず）が印加される。

一方、差動増幅器を構成するトランジスタ８，
９の夫々のエミツタは共通に接続され、その接続
点には定電流源１２が接続されている。さらに、
もう一つの差動増幅器を構成するトランジスタ１
０と１１のそれぞれのエミツタは共通接続され、
その接続点には、定電流源１２と等しい電流を流
す定電流源１４と、入力信号に応じて電流値が増
減する可変電流源１３が接続されている。さら
に、トランジスタ８と１１のベースは、トランジ
スタ１５のエミツタとトランジスタ１７のコレク
タに接続され、また、トランジスタ９と１０のベ
ースは、トランジスタ１６のエミツタとトランジ
スタ１８のコレクタに接続される。トランジスタ
９と１１のコレクタは、電源端子１に接続され、
トランジスタ８と１０のコレクタは、トランジス
タ５のコレクタ及びトランジスタ６のベースに接
続されている。トランジスタ５のベースは、トラ
ンジスタ４のベースと共通接続で、また、トラン
ジスタ６のエミツタに接続される。このトランジ
スタ４と５のエミツタは電源端子１に接続され、
トランジスタ４のコレクタは、接抗７を介して接
地されると共に、出力端子２が接続され、この出
力端子２から出力が取り出される。

動作について、まず、減衰を取らない場合、つ
まりトランジスタ８，９，１０，１１の構成する
差動増幅器の利得が最大となる場合について説明
する。この場合には、可変バイアス端子２５に印
加される電圧を固定バイアス端子２４に印加され
る電圧よりも十分大きくする。従つて、差動増幅
器を構成するトランジスタ１７は導通、他方のト
ランジスタ１８は非導通となる。そのために、ト
ランジスタ１５を通れる電流が、トランジスタ１
６を通れる電流よりも十分大きくなり、トランジ
スタ１５のベース・エミツタ間電圧がトランジス
タ１６のベース・エミツタ間電圧に比べて大きく
なる。従つて、トランジスタ１５のエミツタ電圧
は、トランジスタ１６のエミツタ電圧に比べて十
分低くなる。この結果、トランジスタ８と１１は
非導通になり、他方、トランジスタ９と１０は導
通になる。これにより、電源端子１−トランジス
タ９−定電流源１２−接地３の経路で電流が流
れ、また電源端子１−トランジスタ５−トランジ
スタ１０−可変電流源１３−定電流源１４−接地
３の経路で、入力信号の電流が減衰されることな
く流れる。さらに、トランジスタ４，５および６
はカレント・ミラー回路を構成し、トランジスタ
４にはトランジスタ５の電流と等しい電流が流れ
る。従つて、出力端子２には、可変電流源１３と
同相の出力信号が取り出される。

次に、この回路で減衰量を大きくする場合、つ
まり、トランジスタ８，９，１０，１１の構成す
る差動増幅器の利得を減少する場合について説明
する。この場合には、可変バイアス端子２５に、
固定バイアス端子２４よりも十分低い電圧を印加
する。従つて、トランジスタ１７は非導通にな
り、トランジスタ１８は導通になる。そのため
に、今度は逆に、トランジスタ１６に流れる電流
が、トランジスタ１５に流れる電流よりも大きく
なり、トランジスタ１６のベース・エミツタ間電
圧が、トランジスタ１５のそれよりも大きくな
る。従つて、トランジスタ１６のエミツタ電圧
が、トランジスタ１５のエミツタ電圧よりも低く
なる。このために、トランジスタ９と１０は不導
通になり、トランジスタ８と１１は導通となる。
この結果、入力信号に応じた電流が流れる可変電
流源１３の電流は、電源端子１−トランジスタ１
１−可変電流源１３−定電流源１４−接地の経路
で流れ、出力端子２には信号が出力されない。さ
らに、可変電流源２２を可変することにより、ト
ランジスタ１５と１６の電流差を可変することが
できるため、この減衰量自体を可変できる。この
様にして、可変バイアス端子２５に与えられる電
圧を可変して行くことにより、トランジスタ１５
と１６のベース・エミツタ間に生じる差電圧によ
つて、出力端子２の出力信号を可変することがで
きる。

また、定電流源１２と定電流源１４には、等し
い直流電流が流れているために、差動増幅器を構
成しているトランジスタ１０と１１の直流電流の
配分が変えられる。従つて、出力端子２の直流電
圧分を出力端子２に現われる信号の有無にかかわ
らず一定となる様に補正している。

この回路の利得制御値をATTとすれば ATT＝１／１＋I₁₅／I₁₆ ……(1) となる。但し、I₁₅，I₁₆はトランジスタ１５，１
６に流れる電流値である。トランジスタ１６が導
通しているときは、定電流源２１および可変電流
源２２の電流が流れるので、従来の回路に於ける
利得制御値ATTは、(1)式より ATT＝I₁₆＋I₂₂／I₂₁＋I₂₂ ……(2) で決まる。

ところが、従来の回路で、利得の最大減衰量を
大きくするために可変電流源２２の電流値を大き
くすると、最大利得を維持しなければならないと
き（V₂₅−V₂₄》０，つまりI₁₆≒０）に、トラン
ジスタ１５と１６にあらかじめ設定されたオフセ
ツト電流（I₁₅−I₁₆）が小さくなる。このため、
トランジスタ８，９と１０，１１の構成する差動
増幅器の利得が、この可変電流源２２の電流値に
比例して減衰してしまい、最大利得が低下すると
言う欠点があつた。すなわち、第３図に、電流特
性（同図ａ），出力特性（同図ｂ）を示すように、
可変電流源２２の電流値増大に伴なつてトランジ
スタ１６に流れる電流I₁₆が全体的にもち上がり、
この結果、最大利得が低下する。

本発明の目的は、利得の最大減衰量を可変でき
ると同時に最大利得の低下を抑制した利得制御回
路を提供することにある。

本発明による利得制御回路は、入力信号源に対
して差動型式に接続され、少なくとも一方のコレ
クタから出力信号が取り出された第１および第２
のトランジスタと、第１の電流源に対して差動型
式に接続され、それぞれコレクタ負荷を有する第
３および第４のトランジスタと、第２の電流源に
対して差動型式に接続された第５および第６のト
ランジスタと、前記第３および第６のトランジス
タのベース共通接続点と前記第４および第５のト
ランジスタのベース共通接続点との間に利得制御
電圧を印加する手段とを備え、前記第１のトラン
ジスタのベースは前記第３のトランジスタのコレ
クタに接続され、前記第２のトランジスタのベー
スは前記第４および第５のトランジスタのコレク
タに接続されていることを特徴とする。

第２図は、この発明の一実施例を示す回路図で
ある。構成に於いては、以下の点を除いて、第１
図に示した回路と同様である。従つて、第１図と
同じ回路部分には、同一番号を付して、その詳細
な説明を省略する。この実施例では、差動増幅器
を構成するトランジスタ２６および２７が設けら
れ、夫々のエミツタには、抵抗２８と２９が接続
されている。それら抵抗２８，２９の共通の接続
点には、減衰量を可変するための可変電流源３０
が接続され、トランジスタ２６のコレクタは、ト
ランジスタ１６のエミツタ及びトランジスタ１８
のコレクタに接続され、トランジスタ２７のコレ
クタは、電源端子１に接続される。

動作に於いて、最大利得を維持しなければなら
ない状態では、可変バイアス端子２５に印加され
る電圧が、固定バイアス端子２４に印加される電
圧よりも高いために、トランジスタ２６は非導通
となり、トランジスタ２７は導通になる。従つ
て、電源端子１−トランジスタ２７−抵抗２９−
可変電流源３０−接地と電流が流れることにより
最大減衰量を可変する可変電流源３０の電流値が
トランジスタ１５，１６に影響を及ぼさない。ま
た、利得を減少する場合には、可変バイアス端子
２５に印加される電圧が、固定バイアス端子２４
に印加される電圧よりも低いために、トランジス
タ２７は非導通になり、トランジスタ２６は導通
になる。これにより、可変電流源３０の電流は、
電源端子１−トランジスタ１６−トランジスタ２
６−可変電流源３０−接地の経路を通つて流れ
る。つまり、トランジスタ１６には定電流源２１
と可変電流源３０の加算された電流が流れること
になり、この可変電流源３０の電流値を調節すれ
ば、利得の最大減衰量を調節することができる。

この原理を説明したのが、第４図である。本発
明回路の利得制御値ATTは、(1)式を用いて、 ATT＝I₁₈＋I₂₆／I₂₁＋I₂₆ ……(3) 但しI₁₈，I₂₆はトランジスタ１８，２６に流れ
る電流値で、I₂₁は、定電流回路２１を流れる定
電流値である。

(2)式及び(3)式から、最大利得を取る状態（V₂₅
−V₂₄》０のとき）で、利得制御値を求める。

ATT_OLD＝I₁₆，cutoff＋I₂₂／I₂₁＋I₂₂ ……(4) ATT_NEW＝I₁₈，cutoff＋I₂₆，cutoff／I₂₁＋I₂₆，cuto
ff……(5) 但し、ATT_OLD：従来回路の利得制御値 ATT_NEW：本発明回路の利得制御値 I₁₆，cutoff，I₁₈，cutoff，I₂₆，cutoffは夫々
トランジスタ１６，１８，２６の非導通状態
に流れる電流値ここで、I₁₆，cutoff＝I₁₈，cutoffであるとすれ
ば、第５図から分かる様に、最大減衰量を調整す
る電流値が、従来回路では、定電流値それ自身で
あるのに対して、本発明回路では、差動増幅器の
非導通側トランジスタに流れる電流分に抑えられ
るために、最大利得制御値への影響は極めて少な
い。

以上の様に、本発明によれば、従来の利得制御
回路に差動増幅回路を加える事により、出力信号
が減衰量を調節する可変電流源によつて、変動す
ることなくなだらかに減衰し、確実にかつ十分に
大きく可変減衰することができる利得制御回路を
実現することができる。

特に、検波出力を電流変換して可変電流源１３
とするFM−IF回路に於いて、実用感度（検波出
力のＳ／Ｎが30dBのとき）以下の弱入力電界強
度の場合、検波出力のＳ／Ｎ比が目立ち聴感上快
しいものとは言えない。そこで、本発明回路のよ
うに実用感度以上の電界強度下では、可変バイア
ス端子２５に印加される電圧を固定バイアス端子
２４の電圧よりも高くして最大利得値が得られる
様にする。一方、実用感度以上の電界強度の場
合、その電界強度に正比例した電圧を、可変バイ
アス端子に印加し、利得を制御して、信号及び雑
音を同時にしぼり込み、聴感上雑音が目立たない
様にすることができる。さらに、この場合に可変
電流源３０の電流値を調整することにより、利得
の減衰特性は調整が可能である。

【図面の簡単な説明】

第１図は従来の利得制御回路の一例を示す回路
図である。第２図は、この発明の一実施例を示す
回路図である。第３図および第４図は第１図およ
び第２図の利得制御特性を示すグラフ、第５図は
最大利得に対する第１図，第２図の回路の影響を
示すグラフである。各図において、４，５，６，８，９，１０，１
１，１５，１６，１７，１８，２６，２７はトラ
ンジスタであり、７，１９，２０，２８，２９は
抵抗であり、端子１は電源端子、端子３は接地端
子、端子２３及び２４は固定バイアス端子で、１
２，１４，２１は定電流源回路である。また、１
３は入力信号に応じた電流を可変する可変電流源
であり、端子２５は入力信号のレベルの大きさに
比例した電圧を印加される利得制御信号である。
さらに、３０はこの利得回路の最大減衰量を調整
する可変電流源で、端子２は出力端子である。

Claims

【特許請求の範囲】

１入力信号源に対して差動型式に接続され、少
なくとも一方のコレクタから出力信号が取り出さ
れた第１および第２のトランジスタと、第１の電
流源に対して差動型式に接続され、夫々コレクタ
負荷を有する第３および第４のトランジスタと、
第２の電流源に対して差動型式に接続された第５
および第６のトランジスタと、前記第３および第
６のトランジスタのベース共通接続点と前記第４
および第５のトランジスタのベース共通接続点と
の間に利得制御電圧を印加する手段とを備え、前
記第１のトランジスタのベースは前記第３のトラ
ンジスタのコレクタに接続され、前記第２のトラ
ンジスタのベースは前記第４および第５のトラン
ジスタのコレクタに接続されていることを特徴と
する利得制御回路。