JPS5823012B2 - 利得制御信号増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明はそれぞれの段の利得を制御する制御入力を有す
る縦続の第１および第２利得制薗増幅段と、第２増幅段
の利得が所定の値に調整される迄第１増幅段の制御を遅
延させるスレショールド回路を具え、第２増幅段は利得
制御電圧の制御によって、信号電流と電流源より供給さ
れる直流電流を、はぼ幕数的電流電圧特性を有する第１
および第２半導体制薗素子の間に分布させる形式とし、
これら２つの素子のうち第１制画素子のみを第２増幅段
の信号出力に接続してなる利得側両信号増幅器に関する
ものである。

ラジオあるいはテレビジョン受像機のＨＦまたはＩＦ部
分に用いられる従続接続増幅段の利得制御においては次
段の増幅段内の信号レベルが低いときに利得の減少を行
うことが好ましい。

かくすることにより前段の信号対雑音比が最適に保たれ
る。

信号が犬となるに従い利得制御を前段にシフトシ、すべ
ての段に対して非直線歪、例えば交差変調が生じないよ
う有効に保護している。

既知のこの種技術は前段に対するいわゆる゛遅延ＡＧＣ
”と呼ばれているものである。

例えば次のような方法がこれまで使用されている。

■３通常増幅器の出力信号を検出して得られる利得制御
電圧を一方において次の増幅段に供給し、他方において
スレショールド回路に供給し、この回路により前記利得
制御電圧より前段に対する遅延制菌電圧を導出する。

２、利得制御電圧を再び次段に供給するが、この段を制
菌電圧増幅器として作用させ、これより前段に対する制
菌電圧を導出する。

次段の制菌電圧出力と前段の制御電圧入力との間にスレ
ショールドを設ける。

これら何れの場合にも先に制御された段山体がスレショ
ールド装置として動作する。

これら既知の遅延ＡＧＣの方法では前段の制御が開始さ
れる゛テークオーバ点″は、利得制御電圧（次段により
増幅され、またはされない）が所定の値（スレショール
ド値）に等しくなったときに生ずる。

しかしながら各部品間の製造許容誤差、経年変化、温度
変化等によって最適点でテークオーバが生じないことが
あり、第１段の利得制御が過早に生じ、信号対雑音比の
損失を伴ったり、あるいは制御が過度に遅く生じたりす
ることがあり、このときは次段が過度駆動（オーバード
ライブ）され非直線歪を生ずるという欠点があった。

テークオーバ点の決定に重要な個所に対し部品の許容偏
差のずれを調整する素子を設けたり、温度補償方法を用
いたり、あるいは経年変化の少い部品を用いたりする適
当な手段を講じることにより上述の問題は解決し得るこ
と当然である。

しかしこれらの方法は経費高となる欠点を有する。

本発明はモノリンツク集積回路さして構成するに特に適
しており、上述の手段、すなわち調整および温度補償を
要せずして、所定の最適点でテークオーバが常に生ずる
ようにした遅延ＡＧＣ制御を行いうる回路を得ることを
その目的とする。

本発明はテークオーバ点を利得制御電圧の値によって定
めずむしろ次段の利得減少値によって定めるという原理
にもとづいている。

例えば温度の影響によって幾分高い利得制御電圧におい
て所定の利得減少を生じさすべきときは、利得制御電圧
でなく利得減少によって定めることにより利得のテーク
オーバは最適点で生ずる。

この目的を実現するため、本発明による利得側両信号増
幅器は２つの半導体制御素子の出力直流電流の間の比を
決定する回路をこれら２個の半導体制御素子の出力回路
に結合し、この比決定回路により前記スレショールド回
路を制御し、前記比が所定値に到達したとき第１増幅段
の制御を開始する如くしたことを特徴とする。

本発明による制置信号増幅器においては、第２増幅段の
利得減少は２つの半導体制画素子間の信号電流の電流分
布により与えられる。

この場合第２素子に信号電流のより犬なる部分が流れる
程利得の減少を犬、すなわち利得がより大きく減少する
ようにする。

半導体制御素子には幕数的電流電圧特性を有するものを
使用することにより、信号電流分布をｄｃ電流分布と等
しくすることができるので、２つの半導体制画素子に流
れる直流の間の比によって所望の段の利得減少を適当に
調整することができる。

例えば、これら半導体制画素子の各直流出力回路内の抵
抗によって上述の比を正確に定めることができる。

以下図面により本発明を説明する。

第１図に示す信号増幅器は信号人力２および信号出力３
を有する増幅段１を具える。

信号出力３を第２増幅段５の入力４に接続し、第２増幅
段５の信号出力６を検出回路７に接続する。

検出回路７の出力信号を制御電圧発生回路８に供給し、
これより第２増幅段５の制置入力９に対し利得制御電圧
Ｖａ、。

を供給する。増幅段５の差ｄｃ電圧出力１０−１１を差
電圧増幅器としたスレショールド回路１２の入力に接続
する。

この差電圧増幅器はスレショールド回路として動作し、
その出力端子３５を増幅段１の制置入力１３に接続する
。

増幅段５は信号人力４により制御される信号電流源１４
にエミッタを接続した２個のエミッタ接続トランジスタ
Ｔ１およびＴ２を具えたいわゆる゛゛ロングテールペア
″制制御幅器を有する。

信号電流源１４は信号電流成分ｉ、と直流成分■とより
成る電流ｉをトランジスタＴ１およびＴ２に供給する。

トランジスタＴ２のベースは利得制御電圧Ｖａｇｃを供
給され、トランジスタＴ１のベースは基準電位■、。

ｆに接続する。信号出力抵抗１５とこれに直列になって
いるｄｃ電圧出力抵抗１Ｔとコンデンサー６との並列回
路をトランジスタＴ１のコレクタ回路内に配置する。

トランジスタＴ２のコレクタ回路はコンデンサ１８で側
路されたｄｃ出力抵抗１９を有する。

抵抗１５の端子間の信号電圧を端子６を通じて検出回路
７に供給し、抵抗１７．１９の端子間の電圧を端子’ｉ
ｏ、ｉｉを差増幅器１２に供給する。

既知のようにトランジスタＴおよびＴ２はほぼ幕数的ペ
ースエミッタ特性を有し、これは次式で表わされる。

および ただし、 ｉｌ、 Ｔ２・・・トランジスタＴ１．Ｔ２のエミッタ
電流ｖｂｅ１．■ｂｅ２・・・トランジスタＴ１．Ｔ２
のペースエミッタ電圧 Ｉｏｌ ＋ Ｔ０２・・・トランジスタＴ１． Ｔ２の
遮断方向のペースエミッタ接合の飽和電流 ＵＴ・・・いわゆる温度電圧で、３００°Ｋにおいて約
２６ｍＶである。

上式より２つのエミッタ電流間の比りは次の１ 如く表わされる。

Ｖｂｅ２−ｖｂｅｌ＝ｖａｇｃ ’ｒｅｆは信号電流
ｉと２ は無関係な大きさであるため、７の電流分布も１ 同じく電流ｉの値に無関係となる。

これにより電源１４より供給される信号電流成分ｉＳは
２個のトランジスタＴ１およびＴ２を通じ２つの信号電
流成分１８□および１８２に歪なく分割される。

これに加え為電源１４より供給される直流成分■はトラ
ンジスタＴ１．Ｔ２通ずる信号電流Ｉｓ（！：同じ比で
分布する。

これより、 信号電流成分間の比ね已によって増幅段５の利Ｓ１ 得の減少が実際上決定される。

すべての信号電流ｉｓがＴ１を流れるとき（１８１−１
８，１８゜＝０）利得は最大となり、Ｔ１とＴ２に同じ
量の電流が流れるとき（’ｓｔ ””” Ｓ２ ””’
２ ’Ｓ ）利得の減少は６ｄＢＳ２ であり、極めて小さな電流１ｓ１のとき（−が極 ｓ
１ めて犬）のとき利得の減少は犬となる。

トランジスタＴ２とＴ１を流れる直流成分の比■２ −は信号電流成分の比υピに等しいので、比と１１Ｉ。

ｓ １ の値は増幅段５によって実現できる利得減少の正確な指
標となる。

この値は制御電圧Ｖ よりはるかに正確である。

電圧Ｖ は利得減少の作用をするが、その値を正確に
制御するものではない。

２ 第１図の回路において、この比−を次の如くＴ１ して用い、増幅段１の利得制御のテークオーバ（開始）
を行う。

直流電流１□が抵抗Ｒ１□を流れ出力端子１１にｄｃ主
電圧Ｂ−１１Ｒ１□を生ずる。

同様に直流電流■２が抵抗ＲＨＩを流れｄｅ電圧ＶＢＩ
２Ｒ１９を出力端子１０に生ずる。

従って端子１０．１１間の差ｄｃ主電圧Ｌ Ｒ１７Ｉ）
Ｒｔｇとなる。

増幅段５の制御を加減してこの差ｄｃ主電圧０となるよ
うにすると次式が成立つ。

Ｉ Ｉ Ｒ１７＝Ｉ２ Ｒｔ。

従って次の如くなる。

これを換言すると端子１０と１１との差電圧を０とする
ときの抵抗１７と１９との間の比によつ■２ て、−の値が定まり、従って増幅段５の利得域■１ 少の程度が定まる。

この端子１０，１１間の差電圧の０への減少は差電圧増
幅器として構成するスレショールド回路１２により検出
する。

差電圧増幅器１２は２個のエミッタ結合トランジスタＴ
３およびＴ４を有し、それらのベースを端子１０゜１１
にそれぞれ接続し、エミッタを直流電源２０に接続する
。

トランジスタＴ３のコレクタを負荷抵抗２１および増幅
段１の制御入力１３に接続する。

一般に抵抗１７の値は抵抗１９の値より犬に選択する。

増幅段５の利得が犬なるとき抵抗Ｒ１７の端の電圧は抵
抗Ｒ１９の端の電圧よりも犬となる。

これによってトランジスタＴ４は電源２０よりの電流の
ほぼすべてを流し、このためトランジスタＴ３は遮断さ
れる。

トランジスタＴ３のコレクタはアース電位（シャーシ電
位）となり増幅段１は制御されない。

増幅段５の利得制御によって抵抗１７を通ずる電流■１
が大きく減少し、抵抗１９を通ずる電流■２が大きく増
加し、端子１０．１１間の電圧差がほぼＯ（または少く
とも充分小さな値）となると、トランジスタＴ３に電源
２０の電流の一部が流れはじめ、トランジスタＴ３のコ
レクタ電圧が増加し、増幅段１の制御が開始される。

かくして増幅段１の制御は増幅段５とスレショールド回
路１２を通じて行われ、これら両者は増幅段１のＡＧＣ
制両重両電圧するｄｃ電圧増幅器として作用する。

これに対し、第３図について説明するように前段の制御
を制菌電圧発生回路８より直接取り出して行うこともで
きる。

この場合差電圧増幅器１２（スレショールド回路）の出
力はこの制御が作用しないようにのみに使用する。

これは回路８と増幅段１の間の制御接続を遮断するか短
絡するかによって行う。

第２図に示す増幅段は第１図の増幅段５を置き換えるた
めに使用するものであり、平衡形に形成しである。

したがって入力端子４ａ、４ｂおよび出力端子６ａ 、
６ｂは平衡しており反結合（側路）コンデンサ、例えば
第１図のコンデンサ１６および１８を省略することがで
きる。

第２図の回路は制御トランジスタＴ、 、 Ｔ６を有し
、そのエミッタをダイオードＤ１．Ｄ２を通じトランジ
スタＴ７のコレクタに接続する。

トランジスタＴ７は例えば６２０Ωの抵抗とするエミッ
タ抵抗２２を有する。

さらに本回路は制御トランジスタＴ８およびＴ、を有し
、そのエミッタをダイオードＤ３およびＤ４を通じトラ
ンジスタＴ１ｏのコレクタに接続する。

このトランジスタＴＩＯも同じく６２０Ωの抵抗を有す
る。

トランジスタＴ７およびＴｌｏのエミッタを１２０Ωの
抵抗２４を通じ互いに接続し、そのベースを入力端子４
ａ 、４ｂを通じ増幅すべき信号により対称的に駆動し
、トランジスタＴ７ ｔ ＴＩＯのコレクタより同じ大
きさの直流電流を有し反対方向の信号の電流を導出する
ことができる。

トランジスタＴ６およびＴ８のベースを互いに接続し、
これを制御電圧出力９に接続し、トランジスタＴ５およ
びＴ９のベースを一定の基準電位ｖｒｅｆに接続する。

トランジスタＴ、およびＴ、のコレクタをそれぞれ８１
０Ωの信号負荷抵抗２５および２６を通じトランジスタ
’Ｉ’ｌｌのエミッタに接続する。

トランジスタＴ１１のコレクタを３００Ωの抵抗２７を
通じ１．８にΩの電流供給抵抗２８に接続する。

トランジスタＴ６． Ｔ８のコレクタは互いに接続し、
さらにトランジスタ’Ｉ’ｌｌのベースに接続し、また
抵抗回路網２９，３０，３１を通じ電流供給抵抗２８に
接続する。

この抵抗回路網はそれぞれ１．５にΩおよび９１Ωの２
個の抵抗２９および３０の直列接続と、これに並列に接
続した５６０Ωの抵抗３１を有する。

抵抗２９と３０の接続点は差制御電圧出力の端子１０を
構成し、トランジスタＴ１１のコレクタは出力端子１１
を構成する。

トランジスタＴ７の信号電流および直流電流は別画電圧
Ｖ の制御によりトランジスタＴ、。

ｇｃ Ｔ６を通じて分布し、この電流のうちトランジスタＴ５
を流れる部分は抵抗２５の端子間に制置信号として現わ
れこれを端子６ａを通じ導出することができる。

トランジスタＴ１ｏの信号電流もこれと同様に別画電圧
Ｖａ□。

に応じてトランジスタＴ８とＴ、の間に分布し、その電
流のうちトランジスタＴ９を流れる電流の部分により抵
抗２６の端子間に生ずる制御信号電圧が形成され、これ
を端子６ｂを通じ導出することができる。

トランジスタＴ７および’［’ｔｏを通ずる信号電流は
互いに反対の位相であるため端子６ａおよび６ｂに生ず
る信号電圧も同じく反対の位相である。

トランジスタＴ、およびＴ、の２つの直流電流成分はト
ランジスタ’Ｉ’ｌｌおよび抵抗２７を通じて流れる。

同様にトランジスタＴ６およびＴ８の２つの直流電流成
分は抵抗回路網２９，３０，３１を通じて流れる。

第１図について述べたと同様にして差ｄｃ雷電圧端子１
０および１１に現われ、これらの電圧は上述の直流電流
成分間の比、即ち増幅段の利得の減少が抵抗２７，２９
，３０，３１により定まる所定の値となったときに零と
なる。

トランジスタＴ’ｔｔは出力端子６ａおよび６ｂのｄｃ
電圧レベルを一定とする働きをし、即ち利得制御と関係
なくする働きをし、この場合後続の段がシフトしたｄｃ
電圧レベルにより影響されなくなる。

利得の減少が増えるとトランジスタＴ５゜Ｔ、を通ずる
直流電流が減少し端子６ａおよび６６ｂのｄｃ雷電圧増
加する。

しかしこれと同時にトランジスタ’ｒ６ｊ ’ｒ８を通
ずる直流電流がトランジスタＴ１□のベースのｄｃ雷電
圧増加させるため、トランジスタＴ１□のエミッタフロ
オアの動作により抵抗２５および２６の頂部における電
圧が減少する。

この電圧の減少は前に述べた電圧の増加を補償する。

この手段を講じないとこの電圧増加は抵抗回路網２９，
３０，３１の抵抗値が各抵抗２５および２６の値のほぼ
半分に等しい時に端子６ａおよび６ｂに生ずる。

抵抗２９と３０の電圧分割は前の増幅段の利得制御のテ
ィクオーバがトランジスタＴ５ 、’ｒ６１ ’ｒ８）
’ｒ、の電流分布が正しい時に生ずるように選定する
。

抵抗３１は抵抗３０の値が集積回路として実現するに低
すぎる状態が生ずることを避けるために設けるものであ
る。

制御トランジスタのエミッタと直列に設けたダイオード
は増幅器の信号対雑音比を改良し、またこれとともに各
制御トランジスタとこれに付随するダイオードにより構
成される半導体素子の所望の幕数的電流電圧特性を維持
するためのものである。

トランジスタＴおよびＴｌｏのコレクタに一刃側を接続
し反対側を供給電圧ＶＢに接続したぞれぞれ２．４にΩ
の抵抗３２および３３はトランジスタＴ、 、 Ｔ６．
Ｔ８． Ｔ、の雑音貢献度を減少し、またこれととも
にトランジスタＴ７およびＴＩＯの犬なる信号取扱い容
量を許容するものである。

上述の回路において制御トランジスタの直流電流成分の
比は抵抗（第１図、１７，１９：第２図、２７．３０）
を所定の比としこれに電流を通じこれらの抵抗の端子間
の電圧が互いに等しくなった時に検出して得られる。

しかしながらこれらの電流のうちの一方を例えば電流ミ
ラー回路によって所定の比率で増幅または減衰し、これ
より他の電流を減算しても同じ効果が得られる。

この場合結果的に得られる差電流を測定しその値が零ま
たはほぼ零になった場合ＡＧＣのティクオーバを行う。

第３図は本発明の他の実症例を示すもので第１図、第２
図と同じ部分は同じ番号を用いて示しである。

制御電圧発生回路８より供給される制御電圧ｖａｇｃを
エミッタフォロアトランジスタＴ１□および４．７にΩ
の抵抗３４を通じ第２増幅段の制御電圧入力９に供給し
、またｐｎｐ トランジスタＴ’ｔｓのエミッタに供給
する。

トランジスタＴ１３のベースを増幅段１２の出力３５に
接続する。

ｐｎｐ トランジスタＴ１３のコレクタをｎｐｎ トラ
ンジスタＴ１４のベースに接続する。

トランジスタＴ１４のコレクタをトランジスタＴ］３の
エミッタに接続しトランジスタＴ１４のエミッタを第１
増幅段１の制御人力１３に接続し、またこれを多数の直
列接続ダイオードＤに接続する。

既知のようにトランジスタＴ１３５ Ｔ１４より構成さ
れるｐｎｐ／ｎｐｎ結合バエミッタおよびベースがトラ
ンジスタＴ１３のエミッタおよびベースでありコレクタ
がトランジスタＴ１４のエミッタである犬なる電流利得
を有する１個のｐｎｐ トランジスタと考えることがで
きる。

第３図の回路は次の如く動作する。

差電圧増幅器１２とこの増幅段５間の結合１０，１１は
制御人力９に低い制御電圧ｖａ□。

がある時に差電圧増幅器１２の出力３５のｄｃ雷電圧高
くなるように構成されている。

したがってこの場合トランジスタＴ１３はカットオフ状
態となり同じくトランジスタＴ１４もカットオフ状態と
なる。

この時ダイオードＤには電流は流れず第一増幅段１の制
御入力電圧は大地電位であり増幅段１は制御されない。

抵抗３４は電流を通じないため増幅段５の制御人力９に
は全制御電圧ｖａ□。

が現われ、この増幅段５は第１図および第２図の例につ
いて述べたと同様にして制御される。

増幅段５の利得の減少がほぼ達成されると所定の値にお
いて増幅段１の制御によるティクオーバが生じる必要が
ありこの場合出力３５におけるｄｃ雷電圧減少し始める
。

増幅段５および１２内（７）ｄｃ電圧利得のため制御電
圧Ｖａｇｃは出力３５における電圧の犬なる場合のティ
クオフを行うにはごくわずかの増加を要するのみである
。

この場合対のトランジスタ’Ｉ”１３１ Ｔ１４は通電
を開始し次の２つの効果を生ずる。

（１）この場合通電しているトランジスタＬ３のエミッ
タベース結合を通じ増幅段５の制御入力９より制御出力
１０−１１を通じ差電圧増幅器１２を通じ、またその出
力３５よりエミッタフォロアとして作用するトランジス
タＴＩ３を通じｄｃ帰還電圧が得られる。

この帰還作用は入力９の制御電圧を達成したレベルに厳
格に保ち入力９の制御電圧がわずかでもこれより増加す
るとトランジスタＴ１３のベースの電圧を大幅に減少さ
せ入力９の電圧の増加を打消す。

入力９の電圧レベルが一定であると増幅段５のこれ以上
の不所望の利得制御が行われないように確保する。

（２）入力９の電圧がかくして一定となるため制御電圧
Ｖａ、。

のこれ以上の増加は零より抵抗３４を通ずる電流値の増
加を生ずる。

この電流はこの場合通電しているトランジスタＴ１ｓ
＋ Ｔ１４ヲ通じ、またこの場合ｐｎｐ トランジスタ
Ｔ１３ｊＴ１４のコレクタ負荷として動作するダイオー
ドＤを通じて流れる。

このため零より増加する制御電圧が増幅段１の制御入力
１３に現われこの段の制御を行う。

直列抵抗３４を設けたエミッタフォロアトランジスタＴ
Ｈは例えば並列抵抗３４を設けたトランジスタのコレク
タより導くような既知の利得制菌電流源で置き換えるこ
とができる。

抵抗３４はこれら２つの場合に制御電圧源の内部抵抗さ
して作用するがあまり低い値とすることは不可であり例
えばＩＫΩ以下としてはならない。

これはかくしないと制御入力９における電圧が増幅段１
の制御の間に過度に変化するからである。

【図面の簡単な説明】

第１図は本発明による信号増幅器の第１実施例を示す回
路図、第２図は本発明による信号増幅段の一例を示す回
路図、第３図は本発明による信号増幅器の第２実症例を
示す回路図である。 １・・・・・・第１増幅段、５・・・・・・第２増幅段
、１２・・・・・・差電圧増幅器（スレショールド回路
）、’ｒ１゜Ｔ２．Ｔ３．Ｔ４・・・・・・トランジス
タ、１０，１１・・・・・・第２増幅段出力、２，４・
・・・・・信号入力、３・・・・・・信号出力、γ・・
・・・・検出回路、８・・・・・・制御信号発生回路。

Claims (1)

1. 【特許請求の範囲】 １ それぞれの段の利得を制御する制御入力を有する縦
   続の第１および第２利得制両増幅段と、第２増幅段の利
   得が所定の値に調整される迄第１増幅段の制御を遅延さ
   せるスレショールド回路を具え、第２増幅段は利得制御
   電圧の制御によって、信号電流と電流源より供給される
   直流電流を、はぼ幕数的電流電圧特性を有する第１およ
   び第２半導体制御素子の間に分布させる形式とし、これ
   ら２つの素子のうち第１制薗素子のみを第２増幅段の信
   号出力に接続してなる利得制御信号増幅器において、前
   記２つの半導体制御素子の出力直流電流の間の比を決定
   する回路をこれら２個の半導体制御素子の出力回路に結
   合し、この比決定回路により前記スレショールド回路を
   制御し、前記比が所定値に到達したとき第１増幅段の制
   御を開始する如くしたことを特徴とする利得制御信号増
   幅器。 ２ 前記比決定回路は第２増幅段の劇Ｃ電圧出力を構成
   する前記２個の半導体制御素子の直流出力回路内に出力
   抵抗を有し、かつ前記スレショールド回路は？Ａｃ電圧
   出力の出力電圧が所定値以下に低下したとき第１増幅段
   の制御を開始するようこの差ｄｃ電圧出力に接続された
   差電圧検出回路を具えている特許請求の範囲第１項記載
   の利得制御信号増幅器。 ３ 第１半導体制釘素子の直流出力回路内の出力抵抗を
   、第２半導体制画素子の直流出力回路内の出力抵抗より
   も遥に犬としたことを特徴とする特許請求の範囲第２項
   記載の利得制御信号増幅器。 ４ 第１半導体制薗素子の出力電極を信号出力抵抗を通
   じ、ｄＣ電圧出力回路内の出力抵抗に接続し、これら２
   つの出力抵抗間に制御可能な抵抗を配置し、これを第２
   半導体制御素子の直流出力回路により第１半導体制画素
   子の信号出力のｄ４圧レベルがほぼ一定きなるように制
   御することを特徴とする特許請求の範囲第２項記載の利
   得制御信号増幅器。 ５ 第３および第４半導体制御素子を設け、これらをそ
   れぞれ第１および第２半導体制薗素子と同じように前記
   利得制御電圧により制御し、第１電流源とは反対の信号
   電流を供給する第２電流源よりの信号電流を分布させ、
   また第１半導体制薗素子の直流出力回路内の出力抵抗が
   第３半導体制薗素子の直流出力回路にも接続され、また
   第２半導体制御素子の直流出力回路の出力抵抗が第半導
   体制画素子の直流出力回路にも接続されるように前記半
   導体制御素子の直流出力回路を接続したことを特徴とす
   る特許請求の範囲第２項記載の利得制御信号増幅器。 ６ スレショールド回路にはエミッタ、ベース、コレク
   タを有するトランジスタ装置を設け、このエミッタを第
   ２増幅段の制御入力に接続し、ベースをこの回路（第２
   増幅段）で制御してコレクタを第１増幅段の制御入力に
   接続し、第２増幅段の制御入力を制御電圧源に接続して
   なる特許請求の範囲第１項記載の利得制御信号増幅器。