JPS58200610A - 高入力インピーダンス回路 - Google Patents
高入力インピーダンス回路Info
- Publication number
- JPS58200610A JPS58200610A JP57082385A JP8238582A JPS58200610A JP S58200610 A JPS58200610 A JP S58200610A JP 57082385 A JP57082385 A JP 57082385A JP 8238582 A JP8238582 A JP 8238582A JP S58200610 A JPS58200610 A JP S58200610A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- npn
- pnp
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45112—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は１各種信号処理回路に設けられる高入力インピ
ーダンスのバッファ回路に関する。
ーダンスのバッファ回路に関する。
従来よシ、この種のバッファ回路としては、第１図に示
すようＫＮＰＮ）？ンジスタ１，２にて構成したエミッ
タホロワ回路や第２図に示すように電界効果型トランジ
スタ３を用いたンースホロワ回路が一般に知られている
が、これら従来のバッファ回路は原理的に入力信号の一
部がペース電流あるいはゲート電流として流れるので入
力インピーダンスを無限大にすることができない。従っ
て、クランプ回路、サンプルホールド回路あるいは容量
性負荷駆動用の駆動回路等に上述の如きバッファ回路を
用いた場合には、バッファ回路の入力インピーダンスが
無限大でないことに起因する波形歪等の問題点を生ずる
。
すようＫＮＰＮ）？ンジスタ１，２にて構成したエミッ
タホロワ回路や第２図に示すように電界効果型トランジ
スタ３を用いたンースホロワ回路が一般に知られている
が、これら従来のバッファ回路は原理的に入力信号の一
部がペース電流あるいはゲート電流として流れるので入
力インピーダンスを無限大にすることができない。従っ
て、クランプ回路、サンプルホールド回路あるいは容量
性負荷駆動用の駆動回路等に上述の如きバッファ回路を
用いた場合には、バッファ回路の入力インピーダンスが
無限大でないことに起因する波形歪等の問題点を生ずる
。
本発明は、原理的に入力インピーダンスが無限大となる
バッファ回路を提供するものである。
バッファ回路を提供するものである。
第３図は本発明に係るバッファ回路の動作原理を説明す
るための基本回路図である。
るための基本回路図である。
第３図において、ペースが共通接続されている第１のＰ
ＮＰ ）ランジスタ１１と第１のＮＰＮ）ランジスタ１
２の各ベースに、信号入力端子１０から入力信号Ｖｉｎ
が印加される。上記第１のＰＮＰトランジスター１は、
そのコレクタが接地されておシ、そのコレクタが第２の
ＰＮＰ）ランジスタ１４のコレクタに接続されている。
ＮＰ ）ランジスタ１１と第１のＮＰＮ）ランジスタ１
２の各ベースに、信号入力端子１０から入力信号Ｖｉｎ
が印加される。上記第１のＰＮＰトランジスター１は、
そのコレクタが接地されておシ、そのコレクタが第２の
ＰＮＰ）ランジスタ１４のコレクタに接続されている。
また、第１のＮＰＮ）ランジスタ１２は、そのエミッタ
が信号出力端子１８に接続されているとともに定電流５
ｉｓＶｃ接続されておシ、そのエミッタが第２のＮＰＮ
）ランジスタ１３のコレクタに接続されている。上記第
２のＰＮＰ）ランジスタ１４および第２のＮＰＮ）ラン
ジスタ１３はベースが共通接続されているとともに、上
記第２のＰＮＰ）ランジスタ１４のエミッタと第２のＮ
ＰＮ）ランジスタ１３のコレクタとが電源供給端子１７
に共通接続されている。
が信号出力端子１８に接続されているとともに定電流５
ｉｓＶｃ接続されておシ、そのエミッタが第２のＮＰＮ
）ランジスタ１３のコレクタに接続されている。上記第
２のＰＮＰ）ランジスタ１４および第２のＮＰＮ）ラン
ジスタ１３はベースが共通接続されているとともに、上
記第２のＰＮＰ）ランジスタ１４のエミッタと第２のＮ
ＰＮ）ランジスタ１３のコレクタとが電源供給端子１７
に共通接続されている。
上述の如き回路構成において、定電流源１５に流れる電
流を１１各トランジスター１．Ｌ２，１３．１４のコレ
クタ電流およびベース電流を１１・Ｉ２” Ｉｌｌ”
Ｉ４ 、”ｍｌ’ ”１２’ ”ｍｓ” ’８４とする
とともに各電流増幅率をｈｔ＊％・ｈｔ＠２・ｈｆ、ｓ
・ｈ２．４とすれ【 ば、 Ｉ １ ”” ）ｌｆａｌ・ｂ ｕ Ｉ２二ｈｆａ２・Ｌ１２ Ｉ ３ ＝ ｈｔａ３・Ｌお Ｉ ４ ” ”）ｌｆｓ４・楯 なる各コレクタ電流工□＋Ｉ！ｔＩ３ｓＩ４が各トラン
ジスター１．１２，１３，１４に流れ、定電流源１５に
−Ｃミッタが接続されている第１のＮＰＮトランジスタ
ー２のベース電流”１１２は、■ に−Ｃ示すことができる。
流を１１各トランジスター１．Ｌ２，１３．１４のコレ
クタ電流およびベース電流を１１・Ｉ２” Ｉｌｌ”
Ｉ４ 、”ｍｌ’ ”１２’ ”ｍｓ” ’８４とする
とともに各電流増幅率をｈｔ＊％・ｈｔ＠２・ｈｆ、ｓ
・ｈ２．４とすれ【 ば、 Ｉ １ ”” ）ｌｆａｌ・ｂ ｕ Ｉ２二ｈｆａ２・Ｌ１２ Ｉ ３ ＝ ｈｔａ３・Ｌお Ｉ ４ ” ”）ｌｆｓ４・楯 なる各コレクタ電流工□＋Ｉ！ｔＩ３ｓＩ４が各トラン
ジスター１．１２，１３，１４に流れ、定電流源１５に
−Ｃミッタが接続されている第１のＮＰＮトランジスタ
ー２のベース電流”１１２は、■ に−Ｃ示すことができる。
また、上記第１のＮＰＮトランジスター２のコレクタが
エミッタに接続されている第２のＮＰＮトランジスター
３には、 ２ １＋ｈｆ−３ なるベース電流Ｌｈｓが流れる。
エミッタに接続されている第２のＮＰＮトランジスター
３には、 ２ １＋ｈｆ−３ なるベース電流Ｌｈｓが流れる。
そこで、上記第２のＮＰＮ）ランジスタ１３にベースが
共通接続されている第２のＰＮＰ ）ランジスタ１４に
は、 ↓＆４＝ＬＴｈ３ ｈｆ・２・Ｌ１２ １ ＋ｈ ｔ−ｓ なるベース電流Ｌｈ４が流れることになるので、ｌ４＝
Ｌ＆４°ｈｔ＠４ ＝ｂ１３・ｈｔａ４ なるコレクタ電流工、が流れる。
共通接続されている第２のＰＮＰ ）ランジスタ１４に
は、 ↓＆４＝ＬＴｈ３ ｈｆ・２・Ｌ１２ １ ＋ｈ ｔ−ｓ なるベース電流Ｌｈ４が流れることになるので、ｌ４＝
Ｌ＆４°ｈｔ＠４ ＝ｂ１３・ｈｔａ４ なるコレクタ電流工、が流れる。
従って、上記第２のＰＮＰ）ランジスタ１４のコレクタ
ぐζエミッタが接続されている第１のＰＮＰトランジス
タ１１には、 ４ （１モｈｒ−＋）（１＋ｈｔ−ｓ） なるベース電流Ｌｍ＋が流れることになる。
ぐζエミッタが接続されている第１のＰＮＰトランジス
タ１１には、 ４ （１モｈｒ−＋）（１＋ｈｔ−ｓ） なるベース電流Ｌｍ＋が流れることになる。
ここで、上記各トランジスタｉｔ、１２，１３．１４は
、集積化して同一グレート上に形成することによ多動作
特性を一致せしめて互いに等しい電流増幅率ｈｓ＠（ｈ
ｔ−）０）とすることができる。従って、上記第１のＰ
ＮＰ）ランジスタＩＩＫ流れるベース電流Ｌｈ□は、 ｌｅ２ ’１１ ’８２ （１＋ｈｆ、）２ 二Ｌ １２ となって、第１のＮＰＮ）ランジスタ１２に流れるベー
ス電流Ｌ１２と等しく、原理的に上記第３図に示した回
路の入力インピーダンスＺｉｎは無限大となる。
、集積化して同一グレート上に形成することによ多動作
特性を一致せしめて互いに等しい電流増幅率ｈｓ＠（ｈ
ｔ−）０）とすることができる。従って、上記第１のＰ
ＮＰ）ランジスタＩＩＫ流れるベース電流Ｌｈ□は、 ｌｅ２ ’１１ ’８２ （１＋ｈｆ、）２ 二Ｌ １２ となって、第１のＮＰＮ）ランジスタ１２に流れるベー
ス電流Ｌ１２と等しく、原理的に上記第３図に示した回
路の入力インピーダンスＺｉｎは無限大となる。
ところで、上述の第３図に示した基本的な回路構成では
、実際に信号入力端子１０に信号を印加して、各トラン
ジスタ１１，１２．，１３．１４を動作せしめるために
、入力側にバイアスを与える必要があシ、該バイアス回
路を設けることによって入カイ／ピーダンスＺｉｎが低
下してしまう。
、実際に信号入力端子１０に信号を印加して、各トラン
ジスタ１１，１２．，１３．１４を動作せしめるために
、入力側にバイアスを与える必要があシ、該バイアス回
路を設けることによって入カイ／ピーダンスＺｉｎが低
下してしまう。
そこで、本発明に係るバッファ回路では、第４図に具体
的な実施例を示すように、上述の基本回路における第１
のＰＮＰ ）ランジスタ１１および第１のＮＰＮ）ラン
ジスタ１２に相当する部分を差動増幅型の回路構成にす
ることにより、信号入力端子２０に対してバイアス電源
２６を独立せしめて、入力インピーダンスの低下を防止
する。
的な実施例を示すように、上述の基本回路における第１
のＰＮＰ ）ランジスタ１１および第１のＮＰＮ）ラン
ジスタ１２に相当する部分を差動増幅型の回路構成にす
ることにより、信号入力端子２０に対してバイアス電源
２６を独立せしめて、入力インピーダンスの低下を防止
する。
すなわち、第４図に示す実施例では、上述の基本回路に
おける第１のＰＮＰ ）ランジスタ１１に対応する第１
および第２のＰＮＰ ）ランジスタ２ＩＡ、２１Ｂと、
同じく第１ＯＮＰＮ）ランジスタ１２に対応する第１お
よび第２のＮＰＮ）ランジスタ２２Ａ、２２Ｂを備え、
各ＰＮＰ ）ランジスタ２１Ａ、２１Ｂの各エミッタが
第３のＰＮＰトランジスタ２４のコレクタに共通接続さ
れているとともに、各ＮＰＮ）ランジスタ２２Ａ、２２
Ｂの各エミッタが定電流源２”・・・５に共通接続され
てＳ・ いる。そして、上記第１のＰＮＰ）ランジスタ２１Ａお
よび第１のＮＰＮ）ランジスタ２２Ａは各ベースが信号
入力端子２０に共通接続され、また、上記第２のＰＮＰ
）ランジスタ２１Ｂおよび第２のＮＰＮ）ランジスタ２
２Ｂは各ベースがバイアス電源２６に共通接続されてい
る。
おける第１のＰＮＰ ）ランジスタ１１に対応する第１
および第２のＰＮＰ ）ランジスタ２ＩＡ、２１Ｂと、
同じく第１ＯＮＰＮ）ランジスタ１２に対応する第１お
よび第２のＮＰＮ）ランジスタ２２Ａ、２２Ｂを備え、
各ＰＮＰ ）ランジスタ２１Ａ、２１Ｂの各エミッタが
第３のＰＮＰトランジスタ２４のコレクタに共通接続さ
れているとともに、各ＮＰＮ）ランジスタ２２Ａ、２２
Ｂの各エミッタが定電流源２”・・・５に共通接続され
てＳ・ いる。そして、上記第１のＰＮＰ）ランジスタ２１Ａお
よび第１のＮＰＮ）ランジスタ２２Ａは各ベースが信号
入力端子２０に共通接続され、また、上記第２のＰＮＰ
）ランジスタ２１Ｂおよび第２のＮＰＮ）ランジスタ２
２Ｂは各ベースがバイアス電源２６に共通接続されてい
る。
また、上記第３のＰＮＰ ）ランジスタ２４は、上述の
基本回路における第２のＰＮＰ ）ランジスタ１４に相
当するもので、同じく第２のＮＰＮ）ランジスタ１３に
相当するダーリント接続の第３のＮＰＮ トランジスタ
２３のベースに接続されている。上記ダーリント接続さ
れた第３のＮＰＮ トランジスタ２３は、２個のＮＰＮ
）ランジスタ２９Ａ、２９Ｂにて構成したカレントミラ
ー回路を介して上記定電流源２５にて与えられる定電流
Ｉに等しいエミッタ電流が流れるようになっている。
基本回路における第２のＰＮＰ ）ランジスタ１４に相
当するもので、同じく第２のＮＰＮ）ランジスタ１３に
相当するダーリント接続の第３のＮＰＮ トランジスタ
２３のベースに接続されている。上記ダーリント接続さ
れた第３のＮＰＮ トランジスタ２３は、２個のＮＰＮ
）ランジスタ２９Ａ、２９Ｂにて構成したカレントミラ
ー回路を介して上記定電流源２５にて与えられる定電流
Ｉに等しいエミッタ電流が流れるようになっている。
上述の如き構成の実施例では、上述の基本回路の動作原
理に従って入力インピーダンスが原理的に無限大であシ
、シかも、第１、第２のＰＮＰ ）ランジスタ２１Ａ、
２１Ｂと第１１第２のＮＰＮトランジスタ２２Ａ、２２
Ｂとにて差動増幅回路を構成し、信号入力端子２０に討
して独立したバーイアスミ源２６にてバイアスを与える
ので、信号入力端子２０ＩＩＩｌｌのインピーダンスが
低下することかない。
理に従って入力インピーダンスが原理的に無限大であシ
、シかも、第１、第２のＰＮＰ ）ランジスタ２１Ａ、
２１Ｂと第１１第２のＮＰＮトランジスタ２２Ａ、２２
Ｂとにて差動増幅回路を構成し、信号入力端子２０に討
して独立したバーイアスミ源２６にてバイアスを与える
ので、信号入力端子２０ＩＩＩｌｌのインピーダンスが
低下することかない。
上述の実施例の説明から明らかなように、本発明によれ
ば信号入力端子に各ベースが共通接続された第１のＰＮ
Ｐ）ランジスタおよび第１のＮＰＮトランジスタと、バ
イアス電源に各ベースが共通接続される第２のＰＮＰ
）ランジスタおよび第２のＮＰＮ）ランジスタと、各ベ
ースが互いに接続された第３のＰＮＰ ）ランジスタお
よび第３のＮＰＮ）ランジスタと、上記第３のＮＰＮ）
ランジスタのエミッタ電流に等しい電流を流す定電流源
とを備え、上記第１およ゛び第２のＰＮＰ）ランジスタ
の各エミッタを第３のＰＮＰ）ランジスタのコレクタに
共通接続し、上記第１および第２のＮＰＮ）ランジスタ
の各エミッタを定電流源に共通接続して成る差動増幅回
路にて増幅動作を行なうことを特許とするバッファ回路
としたことによって、原理的に入力インピーダンスを無
限大にすることができ、且つ信号入力端子に対してノ々
イアス電譚回路を独立せしめることができるので、ノ（
イアス’ｉｔｓ回路による入力インピーダンスの低下を
生ずることなく、集積回路化（′こ適したバッファ回路
を堤供することができ、所期の目的を十分に達成できる
。
ば信号入力端子に各ベースが共通接続された第１のＰＮ
Ｐ）ランジスタおよび第１のＮＰＮトランジスタと、バ
イアス電源に各ベースが共通接続される第２のＰＮＰ
）ランジスタおよび第２のＮＰＮ）ランジスタと、各ベ
ースが互いに接続された第３のＰＮＰ ）ランジスタお
よび第３のＮＰＮ）ランジスタと、上記第３のＮＰＮ）
ランジスタのエミッタ電流に等しい電流を流す定電流源
とを備え、上記第１およ゛び第２のＰＮＰ）ランジスタ
の各エミッタを第３のＰＮＰ）ランジスタのコレクタに
共通接続し、上記第１および第２のＮＰＮ）ランジスタ
の各エミッタを定電流源に共通接続して成る差動増幅回
路にて増幅動作を行なうことを特許とするバッファ回路
としたことによって、原理的に入力インピーダンスを無
限大にすることができ、且つ信号入力端子に対してノ々
イアス電譚回路を独立せしめることができるので、ノ（
イアス’ｉｔｓ回路による入力インピーダンスの低下を
生ずることなく、集積回路化（′こ適したバッファ回路
を堤供することができ、所期の目的を十分に達成できる
。
第１図および第２図は一般的なバッファ回路の各従来例
を示す回路図である。 第３図は本発明に係るバッファ回路の動作原理を説明す
るための基本回路図である。第４図は本発明に係るバッ
ファ回路の具体的な実施例を示す回路図である。 ２０・・・信号入力端子 ２１Ａ、２１Ｂ、２４・・・ＰＮＰ）ランジスタ２２Ａ
、２２Ｂ、２３・・・ＮＰＮ）ランジスタ２５・・・定
電流源 ２６・・・バイアス電源 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃 同 １） 村 榮 −第１
− 。２゜ ■ 第３ｍ 第４ｍ 昭和５８年６月１ｏ口 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年 特許願第０８２３８５号 ３、補正をする者 事１との関係 特許出願人 住 所東京部品用区北品用６丁目７番３５号氏名（２１
８）ソニー株式会社 銘称） 代表者 大 賀 典 雄 ４、代理人 〒１０５ （７−１） 明細−の発明の名称の欄の記載を「高入
力インピーダンス回路」と訂正する。 （７−２） 明細書の特許請求の範囲の欄の記載を別
紙の通り補正する。 （７−３） 明細書の第１頁第２０行目から第２頁第
１行目に亘る記載「に設けられる・・・・・・に関する
。 」を［に設けられるバッファ回路等として用いられる高
入力インピーダンス回路に関する。］と訂正する。 （７−４） 明細書の第２頁第８行目にある記載「ゲ
ート電流」を「バイアス電流」と訂正する。 （７−５） 明細書の第２頁第１７行目にある記載「
バッファ回路」を「高入力インピーダンス回路」と訂正
する。 （７−６） 明細書の第３頁第４行目および同頁第９
行目にある各記載「コレクタ」を「エミッタ」とそれぞ
れ訂正する。 （７−７） 明細書の第３頁第８行目にある記載「エ
ミッタ」を「コレクタ」と訂正する。 （７−８） 明細書の第６頁第４行目にある記載「電
流増幅率ｈｆｅ（ｈｆｅ））０）ｊを［電流増幅率（ｈ
ｆｅ）１）」 と訂正する。 （７−９） 明細書の第７頁第１６行目にある記載「
定電流源２５に共通接続」を１定電流源として働＜ＮＰ
Ｎ）ランジスタ２９Ａのコレクタに共通液一体補正する
。 （７−１０） 明細書の第８頁第６行目にある記載［
ダーリントン接続の］を削除する。 （７−１１） 明細書の第８頁第８行目にある記載「
−り記ダーリントン接続された・・・・・ようになって
いる１、」を次の通り補正する。 ｒｌｅ第３のＮＰＮ）ランジスタ２６のエミ。 夕は、上記ＮＰＮトランジスタ２９Ａとカレントミラー
回路を構成ｌ、でいるＮＰＮトランジスタ２９Ｂのコレ
クタに接続されている。上記カレントミラー回路を構成
している各ＮＰＮ ）ランジスタ２９Ａ、２９Ｂは、そ
れぞＡ：定電流源として働き、互いに等しい定電流Ｉが
流れるようになっている。 すなわち、この実施例では、差動回路を構成する第１．
第２のＮＰＮ ）ランジスタ２２Ａ、２２Ｂを定電流駆
動するＮＰＮ）ランジスタ２９Ａに流れる定電流Ｉに等
しいエミ、り電流が上記第３のＮＰＮ）ランジスタ２３
に流れることによって、上記第３のＰＮＰ ）ランジス
タ２４にも上記定電に構成されている。」 （７−１２）明細書の第９頁第２行目から同頁第１６行
目に亘る記載「本発明に・・・・・・・・・・・・とし
たこと」を次の通り補正する。 「本発明によれば、一対のＰＮＰ ）ランジスタで構成
され第１．第２の入力端子を有する第１の差動回路と、
一対のＮＰＮ）ランジスタで構成され第１．第２の入力
端子を有する第２の差動回路を有し、上記第１．第２の
差動回路の第１の入力端子をそれぞれ接続し、かつ第２
の入力端子をそれぞれ接続するようになし、上記第１の
差動回路２０入力端子に直流電圧を印加するように構成
した高人力インピーダンス回路としたこと。」（７−１
３） 明細書の第１０頁第１３行目にある記載「・２
６」と「・・・ＮＰＮ・・・・・・」との間に［，２９
Ａ、２９ＢＪなる記載を加入する。 （７−１４）明細書の第１０頁第１４行目にある記載［
２５・・・定電流源１を削除する。 （７−１５） 図面の１第３図」および「第４図」を
別紙の通り補正する。 別 ７紙 特許請求の範囲 一対のＰＮＰ トランジスタで構成され第１．第２の入
力端子を有する第１の差動回路と、一対のＮＰｆ’１ラ
ンジスタで構成され第１．第２の入力筒２の差動回路の
第１の入力端子をそれぞれ接続し、かつ第２の入力端子
をそれぞれ接続するようになし、上記第１の差動回路を
駆動する第１の定−一流一と上記第２の差動口−路〜を
ｍｓｔ、ａ漬”’ｚ’ｌ’ｉｉ−鼎ｉやれ：。−あ−１
，−）＾流−あ讐ｉを等しくするとともに上記第２の入
力端子に直流電圧を印加するように構成した高入力イン
ピーダンス回路。 第ａ− 第４−
を示す回路図である。 第３図は本発明に係るバッファ回路の動作原理を説明す
るための基本回路図である。第４図は本発明に係るバッ
ファ回路の具体的な実施例を示す回路図である。 ２０・・・信号入力端子 ２１Ａ、２１Ｂ、２４・・・ＰＮＰ）ランジスタ２２Ａ
、２２Ｂ、２３・・・ＮＰＮ）ランジスタ２５・・・定
電流源 ２６・・・バイアス電源 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃 同 １） 村 榮 −第１
− 。２゜ ■ 第３ｍ 第４ｍ 昭和５８年６月１ｏ口 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年 特許願第０８２３８５号 ３、補正をする者 事１との関係 特許出願人 住 所東京部品用区北品用６丁目７番３５号氏名（２１
８）ソニー株式会社 銘称） 代表者 大 賀 典 雄 ４、代理人 〒１０５ （７−１） 明細−の発明の名称の欄の記載を「高入
力インピーダンス回路」と訂正する。 （７−２） 明細書の特許請求の範囲の欄の記載を別
紙の通り補正する。 （７−３） 明細書の第１頁第２０行目から第２頁第
１行目に亘る記載「に設けられる・・・・・・に関する
。 」を［に設けられるバッファ回路等として用いられる高
入力インピーダンス回路に関する。］と訂正する。 （７−４） 明細書の第２頁第８行目にある記載「ゲ
ート電流」を「バイアス電流」と訂正する。 （７−５） 明細書の第２頁第１７行目にある記載「
バッファ回路」を「高入力インピーダンス回路」と訂正
する。 （７−６） 明細書の第３頁第４行目および同頁第９
行目にある各記載「コレクタ」を「エミッタ」とそれぞ
れ訂正する。 （７−７） 明細書の第３頁第８行目にある記載「エ
ミッタ」を「コレクタ」と訂正する。 （７−８） 明細書の第６頁第４行目にある記載「電
流増幅率ｈｆｅ（ｈｆｅ））０）ｊを［電流増幅率（ｈ
ｆｅ）１）」 と訂正する。 （７−９） 明細書の第７頁第１６行目にある記載「
定電流源２５に共通接続」を１定電流源として働＜ＮＰ
Ｎ）ランジスタ２９Ａのコレクタに共通液一体補正する
。 （７−１０） 明細書の第８頁第６行目にある記載［
ダーリントン接続の］を削除する。 （７−１１） 明細書の第８頁第８行目にある記載「
−り記ダーリントン接続された・・・・・ようになって
いる１、」を次の通り補正する。 ｒｌｅ第３のＮＰＮ）ランジスタ２６のエミ。 夕は、上記ＮＰＮトランジスタ２９Ａとカレントミラー
回路を構成ｌ、でいるＮＰＮトランジスタ２９Ｂのコレ
クタに接続されている。上記カレントミラー回路を構成
している各ＮＰＮ ）ランジスタ２９Ａ、２９Ｂは、そ
れぞＡ：定電流源として働き、互いに等しい定電流Ｉが
流れるようになっている。 すなわち、この実施例では、差動回路を構成する第１．
第２のＮＰＮ ）ランジスタ２２Ａ、２２Ｂを定電流駆
動するＮＰＮ）ランジスタ２９Ａに流れる定電流Ｉに等
しいエミ、り電流が上記第３のＮＰＮ）ランジスタ２３
に流れることによって、上記第３のＰＮＰ ）ランジス
タ２４にも上記定電に構成されている。」 （７−１２）明細書の第９頁第２行目から同頁第１６行
目に亘る記載「本発明に・・・・・・・・・・・・とし
たこと」を次の通り補正する。 「本発明によれば、一対のＰＮＰ ）ランジスタで構成
され第１．第２の入力端子を有する第１の差動回路と、
一対のＮＰＮ）ランジスタで構成され第１．第２の入力
端子を有する第２の差動回路を有し、上記第１．第２の
差動回路の第１の入力端子をそれぞれ接続し、かつ第２
の入力端子をそれぞれ接続するようになし、上記第１の
差動回路２０入力端子に直流電圧を印加するように構成
した高人力インピーダンス回路としたこと。」（７−１
３） 明細書の第１０頁第１３行目にある記載「・２
６」と「・・・ＮＰＮ・・・・・・」との間に［，２９
Ａ、２９ＢＪなる記載を加入する。 （７−１４）明細書の第１０頁第１４行目にある記載［
２５・・・定電流源１を削除する。 （７−１５） 図面の１第３図」および「第４図」を
別紙の通り補正する。 別 ７紙 特許請求の範囲 一対のＰＮＰ トランジスタで構成され第１．第２の入
力端子を有する第１の差動回路と、一対のＮＰｆ’１ラ
ンジスタで構成され第１．第２の入力筒２の差動回路の
第１の入力端子をそれぞれ接続し、かつ第２の入力端子
をそれぞれ接続するようになし、上記第１の差動回路を
駆動する第１の定−一流一と上記第２の差動口−路〜を
ｍｓｔ、ａ漬”’ｚ’ｌ’ｉｉ−鼎ｉやれ：。−あ−１
，−）＾流−あ讐ｉを等しくするとともに上記第２の入
力端子に直流電圧を印加するように構成した高入力イン
ピーダンス回路。 第ａ− 第４−
Claims (1)
- 信号入力端子に各ベースが共通接続された第１のＰＮＰ
）ランジスタおよび第１のＮＰＮ）ランジスタと、バイ
アス電源に各ベースが共通接続される第２のＰＮＰ ）
ランジスタおよび第２のＮＰＮトランジスタと、各ペー
スが互いに接続された第３のＰＮＰ）ランジスタおよび
第３のＮＰＮ）ランジスタと、上記第３のＮＰＮ）ラン
ジスタのエミッタ電流に等しい電流を流す定電流源とを
備え、上記第１および第２のＰＮＰ）ランジスタの各エ
ミッタを第３のＰＮＰ）ランジスタのコレクタに共通接
続し、上記第１および第２ＯＮＰＮ）ランジスタの各エ
ミッタを定電流源に共通接続して成る差動増幅回路にて
増幅動作を行なうことを特徴とするバッファ回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082385A JPS58200610A (ja) | 1982-05-18 | 1982-05-18 | 高入力インピーダンス回路 |
| CA000427395A CA1199079A (en) | 1982-05-18 | 1983-05-04 | High input impedance circuit |
| AU14269/83A AU565034B2 (en) | 1982-05-18 | 1983-05-05 | Differential amplifier |
| US06/493,152 US4602172A (en) | 1982-05-18 | 1983-05-10 | High input impedance circuit |
| DE3318106A DE3318106A1 (de) | 1982-05-18 | 1983-05-18 | Verstaerkerschaltung hoher eingangsimpedanz |
| FR838308230A FR2527399B1 (fr) | 1982-05-18 | 1983-05-18 | Circuit a impedance d'entree, elevee |
| GB08313781A GB2120486B (en) | 1982-05-18 | 1983-05-18 | High input impedance circuits |
| AT1825/83A AT392710B (de) | 1982-05-18 | 1983-05-18 | Schaltkreis mit hoher eingangsimpedanz |
| NL8301763A NL8301763A (nl) | 1982-05-18 | 1983-05-18 | Schakeling met een hoge ingangsimpedantiewaarde, meer in het bijzonder ten gebruike als bufferschakeling bij een signaalbewerkingsschakeling. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082385A JPS58200610A (ja) | 1982-05-18 | 1982-05-18 | 高入力インピーダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58200610A true JPS58200610A (ja) | 1983-11-22 |
| JPH0452649B2 JPH0452649B2 (ja) | 1992-08-24 |
Family
ID=13773110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082385A Granted JPS58200610A (ja) | 1982-05-18 | 1982-05-18 | 高入力インピーダンス回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4602172A (ja) |
| JP (1) | JPS58200610A (ja) |
| AT (1) | AT392710B (ja) |
| AU (1) | AU565034B2 (ja) |
| CA (1) | CA1199079A (ja) |
| DE (1) | DE3318106A1 (ja) |
| FR (1) | FR2527399B1 (ja) |
| GB (1) | GB2120486B (ja) |
| NL (1) | NL8301763A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983410A (ja) * | 1982-11-05 | 1984-05-14 | Toshiba Corp | 差動入力回路 |
| JPS60153207A (ja) * | 1984-01-22 | 1985-08-12 | Rohm Co Ltd | 差動増幅回路 |
| JPH02154508A (ja) * | 1988-12-06 | 1990-06-13 | Sharp Corp | 増幅回路 |
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2159358B (en) * | 1984-05-23 | 1988-06-08 | Stc Plc | Comparator circuit |
| GB2184624B (en) * | 1985-12-23 | 1989-10-25 | Sgs Microelettronica Spa | Current gain stage with reduced voltage drop |
| AU601336B2 (en) * | 1988-08-05 | 1990-09-06 | Matsushita Electric Industrial Co., Ltd. | Amplifier |
| EP1002363B1 (de) * | 1997-08-12 | 2002-11-06 | WOLTER, Klaus | Vorrichtung zum umsetzen kleiner, von einer nicht-idealen stromquelle an dem eingang der vorrichtung eingeprägter ströme in spannungssignale |
| US7034625B2 (en) * | 2003-11-19 | 2006-04-25 | Power Integrations, Inc. | Method and apparatus to improve frequency stability of an integrated circuit oscillator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521700A (en) * | 1978-08-03 | 1980-02-15 | Bosch Gmbh Robert | Transistor amplifier |
| JPS5623323A (en) * | 1979-08-06 | 1981-03-05 | Toshiba Corp | Press forming method of metal plate material |
| JPS5690495A (en) * | 1979-12-25 | 1981-07-22 | Ricoh Co Ltd | Integrated circuit amplifier used in combination with holding capacitor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3432650A (en) * | 1964-11-10 | 1969-03-11 | Northern Electric Co | Signal multiplier providing an output signal substantially free of components proportional to the individual input signals |
| GB1234759A (en) * | 1967-12-13 | 1971-06-09 | Pressac Ltd | Contact bearing devices for securing to a board or the like having printed or like circuitry |
| US3551832A (en) * | 1969-08-01 | 1970-12-29 | Burr Brown Res Corp | Transistor base current compensation system |
| AT303203B (de) * | 1970-11-12 | 1972-11-10 | Akg Akustische Kino Geraete | Schaltungsanordnung zur stufenlosen Pegeleinstellung elektrischer Signale |
| US3745477A (en) * | 1972-01-26 | 1973-07-10 | Honeywell Inc | Amplifier apparatus for use with an inductive load |
| JPS5720723B2 (ja) * | 1974-05-21 | 1982-05-01 | ||
| US3944944A (en) * | 1974-10-24 | 1976-03-16 | Ellenbecker Daniel G | Power amplifier with distortion control |
| SU611288A1 (ru) * | 1976-03-01 | 1978-06-15 | Предприятие П/Я Р-6609 | Дифференциальный усилитель |
| DE2614454A1 (de) * | 1976-04-03 | 1977-10-13 | Bosch Gmbh Robert | Gegentakt-b-leistungsverstaerker |
| NL7614515A (nl) * | 1976-12-29 | 1978-07-03 | Philips Nv | In versterking geregelde signaalversterker. |
| JPS54137263A (en) * | 1978-04-18 | 1979-10-24 | Pioneer Electronic Corp | Dc amplifier |
| JPS55132112A (en) * | 1979-03-31 | 1980-10-14 | Toshiba Corp | Power amplifying circuit |
| JPS5885607A (ja) * | 1981-11-17 | 1983-05-23 | Sony Corp | 振幅制限増幅回路 |
-
1982
- 1982-05-18 JP JP57082385A patent/JPS58200610A/ja active Granted
-
1983
- 1983-05-04 CA CA000427395A patent/CA1199079A/en not_active Expired
- 1983-05-05 AU AU14269/83A patent/AU565034B2/en not_active Expired
- 1983-05-10 US US06/493,152 patent/US4602172A/en not_active Expired - Lifetime
- 1983-05-18 AT AT1825/83A patent/AT392710B/de not_active IP Right Cessation
- 1983-05-18 FR FR838308230A patent/FR2527399B1/fr not_active Expired - Lifetime
- 1983-05-18 DE DE3318106A patent/DE3318106A1/de active Granted
- 1983-05-18 GB GB08313781A patent/GB2120486B/en not_active Expired
- 1983-05-18 NL NL8301763A patent/NL8301763A/nl not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521700A (en) * | 1978-08-03 | 1980-02-15 | Bosch Gmbh Robert | Transistor amplifier |
| JPS5623323A (en) * | 1979-08-06 | 1981-03-05 | Toshiba Corp | Press forming method of metal plate material |
| JPS5690495A (en) * | 1979-12-25 | 1981-07-22 | Ricoh Co Ltd | Integrated circuit amplifier used in combination with holding capacitor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983410A (ja) * | 1982-11-05 | 1984-05-14 | Toshiba Corp | 差動入力回路 |
| JPH0454403B2 (ja) * | 1982-11-05 | 1992-08-31 | Tokyo Shibaura Electric Co | |
| JPS60153207A (ja) * | 1984-01-22 | 1985-08-12 | Rohm Co Ltd | 差動増幅回路 |
| JPH02154508A (ja) * | 1988-12-06 | 1990-06-13 | Sharp Corp | 増幅回路 |
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
| JP4592309B2 (ja) * | 2004-03-22 | 2010-12-01 | 新日本無線株式会社 | 入力電流補償回路付き差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3318106C2 (ja) | 1992-02-06 |
| GB2120486A (en) | 1983-11-30 |
| AT392710B (de) | 1991-05-27 |
| AU1426983A (en) | 1983-11-24 |
| GB2120486B (en) | 1986-02-19 |
| DE3318106A1 (de) | 1983-11-24 |
| FR2527399B1 (fr) | 1992-03-13 |
| AU565034B2 (en) | 1987-09-03 |
| CA1199079A (en) | 1986-01-07 |
| NL8301763A (nl) | 1983-12-16 |
| ATA182583A (de) | 1990-10-15 |
| GB8313781D0 (en) | 1983-06-22 |
| FR2527399A1 (fr) | 1983-11-25 |
| US4602172A (en) | 1986-07-22 |
| JPH0452649B2 (ja) | 1992-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59118315U (ja) | バツフア回路 | |
| US5475343A (en) | Class AB complementary output stage | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| JPS58200610A (ja) | 高入力インピーダンス回路 | |
| US3914703A (en) | Half-bridge audio amplifier | |
| JP2765346B2 (ja) | バイモス増幅装置 | |
| JPS62230106A (ja) | 電流ミラ−回路配置 | |
| JPS60218911A (ja) | ダ−リントントランジスタ装置 | |
| JPH04196704A (ja) | 増幅回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JP2723563B2 (ja) | 可変電流源 | |
| JP3627368B2 (ja) | アンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS60113525A (ja) | Ｅｃｌゲ−ト回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH0332096Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPS5970305A (ja) | 電力増幅回路 | |
| JPS5826212U (ja) | 差動増幅器 | |
| GB857643A (en) | Improvements in push-pull power amplifier |