JPS60218911A - ダ−リントントランジスタ装置 - Google Patents
ダ−リントントランジスタ装置Info
- Publication number
- JPS60218911A JPS60218911A JP60035414A JP3541485A JPS60218911A JP S60218911 A JPS60218911 A JP S60218911A JP 60035414 A JP60035414 A JP 60035414A JP 3541485 A JP3541485 A JP 3541485A JP S60218911 A JPS60218911 A JP S60218911A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 32
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 32
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
- H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、コレクタ、ベースおよびエミッタを有する入
力トランジスタと、コレクタ、ベースオよびエミッタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であって、前記の入力トランジスタのエミッ
タにより前記の出力トランジスタのベースを駆動するよ
うにしたダーリントントランジスタ装置に関するもので
ある０このようなダーリントントランジスタ装置は既知
であり、例えばティエラチェ（Ｔｉｅｔｚｅ ）および
シェンク（Ｓｃｈｅｎｋ） 代著”ハルプライテルシャ
ルトウングステク＝ り（Ｈａｌｂｌｅｉｔｅｒｓｃｈ
ａｌｔｕｎｇｓｔｅｃｈ−ｎｉｋ）”、１９７８年、第
５６〜５Ｂ頁に記載すしており、例えば可聴周波増幅器
における電力トランジスタとして用いることができる。
力トランジスタと、コレクタ、ベースオよびエミッタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であって、前記の入力トランジスタのエミッ
タにより前記の出力トランジスタのベースを駆動するよ
うにしたダーリントントランジスタ装置に関するもので
ある０このようなダーリントントランジスタ装置は既知
であり、例えばティエラチェ（Ｔｉｅｔｚｅ ）および
シェンク（Ｓｃｈｅｎｋ） 代著”ハルプライテルシャ
ルトウングステク＝ り（Ｈａｌｂｌｅｉｔｅｒｓｃｈ
ａｌｔｕｎｇｓｔｅｃｈ−ｎｉｋ）”、１９７８年、第
５６〜５Ｂ頁に記載すしており、例えば可聴周波増幅器
における電力トランジスタとして用いることができる。
信号電流を考慮すると、入力トランジスタのエミッタ電
流は出力トランジスタのベース電流に等しい為、このよ
うなダーリントントランジスタ装置の電流増幅率は入力
トランジスタおよび出力トランジスタの電流増幅率の債
に等しい。ダーリントントランジスタ装置を、大電流を
生ぜしめうるようにする必要のある電力トランジスタと
して用いる場合には、入力トランジスタのベース電流は
駆動段に与えられる負荷の点であまりにも大きくならな
いようにＴる必要がある。従って、駆動段の過負荷を排
除する為には、一般にダーリントン・トランジスタ装置
の前に追加のトランジスタを設け、このトランジスタの
エミッタ電流を入力トランジスタのベース電流に等しく
する。しかし、このような追加のトランジスタを設ける
と、ダーリントントランジスタ装置を満足に作動させる
為にベース−エミッタ電圧の少なくとも８倍に等しい電
源電圧を必要とするという欠点を生じる。従って、ダー
リントントランジスタ装置は極めて低い電源電圧に対し
て用いるのに適していない。
流は出力トランジスタのベース電流に等しい為、このよ
うなダーリントントランジスタ装置の電流増幅率は入力
トランジスタおよび出力トランジスタの電流増幅率の債
に等しい。ダーリントントランジスタ装置を、大電流を
生ぜしめうるようにする必要のある電力トランジスタと
して用いる場合には、入力トランジスタのベース電流は
駆動段に与えられる負荷の点であまりにも大きくならな
いようにＴる必要がある。従って、駆動段の過負荷を排
除する為には、一般にダーリントン・トランジスタ装置
の前に追加のトランジスタを設け、このトランジスタの
エミッタ電流を入力トランジスタのベース電流に等しく
する。しかし、このような追加のトランジスタを設ける
と、ダーリントントランジスタ装置を満足に作動させる
為にベース−エミッタ電圧の少なくとも８倍に等しい電
源電圧を必要とするという欠点を生じる。従って、ダー
リントントランジスタ装置は極めて低い電源電圧に対し
て用いるのに適していない。
更に、ダーリントントランジスタ装置には、出・カトラ
ンジスタの電流増幅率が大電流の場合に減少するという
問題がある。これにより出力トランジスタの出力電流と
入力トランジスタのベース電流との間の関係を非直線的
としてしまい、出力信号を歪ませてしまう。
ンジスタの電流増幅率が大電流の場合に減少するという
問題がある。これにより出力トランジスタの出力電流と
入力トランジスタのベース電流との間の関係を非直線的
としてしまい、出力信号を歪ませてしまう。
本発明の目的は、大きな出力電流に対し比較的小さなベ
ース電流しか必要とせず、比較的低い電源電圧で用いる
のに適しており、出力電流とベース電流との間の関係が
殆んど直線的となっているダーリントントランジスタ装
置を提供せんとするにある。
ース電流しか必要とせず、比較的低い電源電圧で用いる
のに適しており、出力電流とベース電流との間の関係が
殆んど直線的となっているダーリントントランジスタ装
置を提供せんとするにある。
本発明は、コレクタ、ベースおよびエミッタを有する入
力トランジスタと、コレクタ、ベースおよびエミッタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であって、前記への入力）ランジスタのエミ
ッタにより前記の出力トランジスタのベースを駆動する
ようにしたダーリントントランジスタ装置において、前
記の入力トランジスタのコレクタが電流増幅回路の入力
部に接続され、この電流増幅回路により前記入力トラン
ジスタのコレクタ電流を増幅し、この電流を前記出力ト
ランジスタのベースに接続されているこの電流増幅回路
の出力部に生せしめるようにし、前記の電流増幅回路を
電流ミラー回路とし、この電流ミラー回路は、第ｘ ）
ランジスタのコレクターエミッタ通路と第１抵抗との直
列回路を有し且つ前記入力トランジスタのコレクタに接
続された入力電流路と、前記第１トランジスタのベース
−エミッタ接合と並列に配置したベース−エミッタ接合
を有する第２トランジスタのコレクターエミツタ通路と
第２抵抗との直列回路を存し、前記出力トランジスタの
ベースに接続された出力電流路とを負えており、第１お
よび第２抵抗の抵抗値間の比を第２および第１）ランジ
スタのエミツタ面Ｆｉｌｌ＄ｌ］の比よりも大きくなっ
ていることを特徴とする。
力トランジスタと、コレクタ、ベースおよびエミッタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であって、前記への入力）ランジスタのエミ
ッタにより前記の出力トランジスタのベースを駆動する
ようにしたダーリントントランジスタ装置において、前
記の入力トランジスタのコレクタが電流増幅回路の入力
部に接続され、この電流増幅回路により前記入力トラン
ジスタのコレクタ電流を増幅し、この電流を前記出力ト
ランジスタのベースに接続されているこの電流増幅回路
の出力部に生せしめるようにし、前記の電流増幅回路を
電流ミラー回路とし、この電流ミラー回路は、第ｘ ）
ランジスタのコレクターエミッタ通路と第１抵抗との直
列回路を有し且つ前記入力トランジスタのコレクタに接
続された入力電流路と、前記第１トランジスタのベース
−エミッタ接合と並列に配置したベース−エミッタ接合
を有する第２トランジスタのコレクターエミツタ通路と
第２抵抗との直列回路を存し、前記出力トランジスタの
ベースに接続された出力電流路とを負えており、第１お
よび第２抵抗の抵抗値間の比を第２および第１）ランジ
スタのエミツタ面Ｆｉｌｌ＄ｌ］の比よりも大きくなっ
ていることを特徴とする。
電流増幅回路により入力トランジスタのコレクタ電流を
増幅し、この電流を出力トランジスタのベースに供給す
ることにより、出力トランジスタのベース電流、従って
ダーリントントランジスタ装置の全電流増幅率が増大す
る。従って特定の出力電流を得る為には入力トランジス
タに必要とするベース電流はＪ＼さくなる。例えば、電
流増幅回路の電流増幅率が２である場合、特定の出力電
流を得る為にはもとのベース電流の１／８のみしか必要
としない。ダーリントントランジスタ装置はベース−エ
ミッタ電圧の２倍しか必要としない為、この装置は比較
的低い電源電圧に対して用いるのにも適している。電流
ミラー回路を電流増幅回路として用いること自体は既知
であり、例えば文献”／＜ＩＶボベリヒト（ｖａｌｖｏ
Ｂｅｒｉｃｈｔｅ）”、第Ｘ Ｉ Ｘ ＋省、第８号
、第１０７〜１１４頁に記載されているＯ 出力電流と入力トランジスタのベース電流との間の関係
は、第１および第２抵抗の抵抗値間の北回を第２および
第１トランジスタのエミッタ領域間の比よりも大きく選
択することにより直線化される。小電流の場合、電流増
幅率は主として第２および第１トランジスタのエミッタ
領域間の比により決定され、大電流の場合、電流増幅率
は第１お１０よび第２抵抗の抵抗値間の比により決定さ
れ、従って小電流に対し電流増幅率を小さくシ、大電流
に対し電流増幅率を大きくする。
増幅し、この電流を出力トランジスタのベースに供給す
ることにより、出力トランジスタのベース電流、従って
ダーリントントランジスタ装置の全電流増幅率が増大す
る。従って特定の出力電流を得る為には入力トランジス
タに必要とするベース電流はＪ＼さくなる。例えば、電
流増幅回路の電流増幅率が２である場合、特定の出力電
流を得る為にはもとのベース電流の１／８のみしか必要
としない。ダーリントントランジスタ装置はベース−エ
ミッタ電圧の２倍しか必要としない為、この装置は比較
的低い電源電圧に対して用いるのにも適している。電流
ミラー回路を電流増幅回路として用いること自体は既知
であり、例えば文献”／＜ＩＶボベリヒト（ｖａｌｖｏ
Ｂｅｒｉｃｈｔｅ）”、第Ｘ Ｉ Ｘ ＋省、第８号
、第１０７〜１１４頁に記載されているＯ 出力電流と入力トランジスタのベース電流との間の関係
は、第１および第２抵抗の抵抗値間の北回を第２および
第１トランジスタのエミッタ領域間の比よりも大きく選
択することにより直線化される。小電流の場合、電流増
幅率は主として第２および第１トランジスタのエミッタ
領域間の比により決定され、大電流の場合、電流増幅率
は第１お１０よび第２抵抗の抵抗値間の比により決定さ
れ、従って小電流に対し電流増幅率を小さくシ、大電流
に対し電流増幅率を大きくする。
第１トランジスタのコレクタをそのベースに接続するこ
とにより上述した電流ミラー回路のｗＩＩ５！２１１１
は適切で簡単なものとなる。
とにより上述した電流ミラー回路のｗＩＩ５！２１１１
は適切で簡単なものとなる。
以下図面につき説明する０
第１図は、第２図以降に示す本発明のダーリントントラ
ンジスタ装置を説明する上で必要な電流増幅回路を設け
たダーリントントランジスタ装置を示し、この電流増幅
回路は出力電流の大きさに依存しない電流増幅率を存す
る。この第１図では、ＮＰＮ入カトランジスタＴ０のエ
ミッタがＮＰＮ出力トランジスタＴ、のベースに接続さ
れ、このトランジスタＴ、のエミッタはこの場合負電源
端子２１この場合大地に接続されている。ダーリントン
トランジスタ装置の出力電流を取出しうる負荷は出力ト
ランジスタＴ、のコレクタに接続しつる。入力トランジ
スタＴ０のコレクタは、正電源端子８に接続されたエミ
ッタを有しダイオードとして配置したＰＮＰ ）ランジ
スタＴ８と、このトランジスタＴ８のベース−エミッタ
接合と並列に接続したベース−エミッタ接合を有するＰ
ＮＰ ）ランジスタＴ、とを具える電流ミラー回路の入
力部に接続されている。この場合、トランジスタＴ４の
エミッタ面積はトランジスタＴ８のエミッタ面積の２倍
である。トランジスタＴ８およびＴ、は同じベース−エ
ミッタ電圧を有する為、トランジスタＴ、のコレクタ電
流はトランジスタＴ８のコレクタ電流、従ってトランジ
スタＴ０のコレクタ電流の２倍となる。トランジスタＴ
４のコレクタ電流はトランジスタＴ０のエミッタ電流と
一緒に出力トランジスタＴ、のベースに供゛給される。
ンジスタ装置を説明する上で必要な電流増幅回路を設け
たダーリントントランジスタ装置を示し、この電流増幅
回路は出力電流の大きさに依存しない電流増幅率を存す
る。この第１図では、ＮＰＮ入カトランジスタＴ０のエ
ミッタがＮＰＮ出力トランジスタＴ、のベースに接続さ
れ、このトランジスタＴ、のエミッタはこの場合負電源
端子２１この場合大地に接続されている。ダーリントン
トランジスタ装置の出力電流を取出しうる負荷は出力ト
ランジスタＴ、のコレクタに接続しつる。入力トランジ
スタＴ０のコレクタは、正電源端子８に接続されたエミ
ッタを有しダイオードとして配置したＰＮＰ ）ランジ
スタＴ８と、このトランジスタＴ８のベース−エミッタ
接合と並列に接続したベース−エミッタ接合を有するＰ
ＮＰ ）ランジスタＴ、とを具える電流ミラー回路の入
力部に接続されている。この場合、トランジスタＴ４の
エミッタ面積はトランジスタＴ８のエミッタ面積の２倍
である。トランジスタＴ８およびＴ、は同じベース−エ
ミッタ電圧を有する為、トランジスタＴ、のコレクタ電
流はトランジスタＴ８のコレクタ電流、従ってトランジ
スタＴ０のコレクタ電流の２倍となる。トランジスタＴ
４のコレクタ電流はトランジスタＴ０のエミッタ電流と
一緒に出力トランジスタＴ、のベースに供゛給される。
トランジスタＴ０のコレクタ電流がそのエミッタ電流に
ほぼ等しいものとすると、装置の全電流増幅率は、（β
、＋２β、）βｍ−８β、β。
ほぼ等しいものとすると、装置の全電流増幅率は、（β
、＋２β、）βｍ−８β、β。
に等しくなる０ここにβ□および馬はトランジスタＴお
よびＴ、の電流増幅率をそれぞれ示Ｔ０電流ミラー回路
が存在する為に、装置の全電流増幅率は通常のダーリン
トントランジスタ装置の電流増幅率の８倍となる。従っ
て特定の出力電流を得る為には、元来必要とするベース
電流の１／８のみしか必要としなくなる。従って駆動源
に与えられる負荷も大きな出力電流に対し小さくなる〇 第１図に示す電流ミラー回路以外に前記の文献−バルボ
ベリヒト（Ｖａｌｖｏ ＢｅｒｉＯｈｔｅ） ” ニ記
載されているような他の電流ミラー回路を用いることが
できる。
よびＴ、の電流増幅率をそれぞれ示Ｔ０電流ミラー回路
が存在する為に、装置の全電流増幅率は通常のダーリン
トントランジスタ装置の電流増幅率の８倍となる。従っ
て特定の出力電流を得る為には、元来必要とするベース
電流の１／８のみしか必要としなくなる。従って駆動源
に与えられる負荷も大きな出力電流に対し小さくなる〇 第１図に示す電流ミラー回路以外に前記の文献−バルボ
ベリヒト（Ｖａｌｖｏ ＢｅｒｉＯｈｔｅ） ” ニ記
載されているような他の電流ミラー回路を用いることが
できる。
第１ｇＪに示すダーリントントランジスタ装置には、大
出力電流の場合に出方トランジスタの電流増幅率が減少
することにより入力トランジスタの出力電流およびベー
ス電流間の関係を非［Ｍ盤的とする欠点がある。
出力電流の場合に出方トランジスタの電流増幅率が減少
することにより入力トランジスタの出力電流およびベー
ス電流間の関係を非［Ｍ盤的とする欠点がある。
第２図は上述した欠点のない本発明の第１実施例を形成
するダーリントントランジスタ装置を示Ｔ０第１図と同
一部分には第１図と同じ符号を付した。本例の場合Ｒ１
＝ ８．２ ｋΩに等しくした抵抗値の抵抗Ｒをトラン
ジスタＴ８のエミッタ回路に配置する。トランジスタＴ
のエミッタ回路にも番 同様に抵抗Ｒ，−５００Ωを配置する。コレクタ電流が
小さい場合、抵抗Ｒ□およびＲ８にまたがって生じる電
圧はトランジスタＴ、およびＴ、のベース−エミッタ電
圧に比べて低い。この場合、電流ミラー回路の電流増幅
率はトランジスタＴ およびＴ８のエミッタ領域間の比
、すなわち本例の場合２にほぼ等しい。コレクタ電流が
大きい場合、トランジスタＴ、およびＴ のベース・エ
ミッタｔＥの差が一層さい為に抵抗Ｒ□およびＲ８間の
比にほぼ等しくなり、本例の場合ＩＬ４にほぼ等しくな
る。
するダーリントントランジスタ装置を示Ｔ０第１図と同
一部分には第１図と同じ符号を付した。本例の場合Ｒ１
＝ ８．２ ｋΩに等しくした抵抗値の抵抗Ｒをトラン
ジスタＴ８のエミッタ回路に配置する。トランジスタＴ
のエミッタ回路にも番 同様に抵抗Ｒ，−５００Ωを配置する。コレクタ電流が
小さい場合、抵抗Ｒ□およびＲ８にまたがって生じる電
圧はトランジスタＴ、およびＴ、のベース−エミッタ電
圧に比べて低い。この場合、電流ミラー回路の電流増幅
率はトランジスタＴ およびＴ８のエミッタ領域間の比
、すなわち本例の場合２にほぼ等しい。コレクタ電流が
大きい場合、トランジスタＴ、およびＴ のベース・エ
ミッタｔＥの差が一層さい為に抵抗Ｒ□およびＲ８間の
比にほぼ等しくなり、本例の場合ＩＬ４にほぼ等しくな
る。
従って、ダーリントントランジスタ装置の会電流増幅率
は入力電流が増大するにつれて増大する。
は入力電流が増大するにつれて増大する。
その結果、大電流に対する出力トランジスタの電流増幅
率の減少が部分的に補償され、入出力電流間の関係がよ
り一層直線的となる。これにより出力信号の歪みを減少
させる。
率の減少が部分的に補償され、入出力電流間の関係がよ
り一層直線的となる。これにより出力信号の歪みを減少
させる。
第８図は本発明の第２実施例をｆｆ１ｌａするダーリン
トントランジスタ装置を示し、本例の場合人力トランジ
スタＴ および出力トランジスタＴ６をＮＰＮ ）ラン
ジスタではなく ＰＮＰ ）ランジスタとし出力トラン
ジスタＴ６のエミッタを負電源端子の代りに正電源端子
に接続する。トランジスタＴ。
トントランジスタ装置を示し、本例の場合人力トランジ
スタＴ および出力トランジスタＴ６をＮＰＮ ）ラン
ジスタではなく ＰＮＰ ）ランジスタとし出力トラン
ジスタＴ６のエミッタを負電源端子の代りに正電源端子
に接続する。トランジスタＴ。
のコレクタは、エミッタ回路中に抵抗Ｒ８ｍ ６００Ω
を存しダイオードとして配置したＮＰＮ ）ランジスタ
Ｔ７と、エミッタ回路中に抵抗Ｒ４−２０Ωを有し前記
のトランジスタＴ、のエミッタ面積の４倍の大きさのエ
ミッタ面積を有するトランジスタＴ８とを具える電流ミ
ラー回路の入力部に接続する。
を存しダイオードとして配置したＮＰＮ ）ランジスタ
Ｔ７と、エミッタ回路中に抵抗Ｒ４−２０Ωを有し前記
のトランジスタＴ、のエミッタ面積の４倍の大きさのエ
ミッタ面積を有するトランジスタＴ８とを具える電流ミ
ラー回路の入力部に接続する。
本例のダーリントントランジスタ装置は第２図・の装置
と同様に作動し、本例の電流ミラー回路の？ｉ！ ｖＩ
Ｇ増幅率は小電流に対しへ、大電流に対し２５である。
と同様に作動し、本例の電流ミラー回路の？ｉ！ ｖＩ
Ｇ増幅率は小電流に対しへ、大電流に対し２５である。
第４図は本発明によるダーリントントランジスタ装置を
具えるプッシュプル増幅器を線図的に示す。第２および
８図の部分と対応する部分には第２および８図における
符号と同じ符号を付した。
具えるプッシュプル増幅器を線図的に示す。第２および
８図の部分と対応する部分には第２および８図における
符号と同じ符号を付した。
このプッシュプル増幅器は、出力段の相補的出力トラン
ジスタＴ およびＴ、を駆動する出力端子１１および１
２を有する入力段ｌＯを具えている。これらトランジス
タＴ６およびＴ、のエミッタは正電源端子８および負電
源端子２にそれぞれ接薪されている。これらトランジス
タのコレクタは負荷ＲＬが接続されている増幅器の出力
端子１８に接続されている。出力トランジスタＴＢは第
２図に示すようにトランジスタＴ０と相俟ってダーリン
トントランジスタ装置を構成する。トランジスタＴ０の
エミッタには電流源ＩＩＩＩが接続され、ダーリントン
トランジスタの直線性および高周波作動を改善するよう
にしている。トランジスタＴ０のエミッタには電流＠ｉ
ｓを接続しダーリントントランジスタの直線性および高
周波作動を改善している。出力トランジスタＴ６は第８
図と同様にトランジスタＴ、と相俟ってダーリントント
ランジスタ装置を構成する。トランジスタで、のベース
はエミッタホロワトランジスタ中、によって駆動される
。従って、トランジスタＴ６のベースは正電源電圧から
１つのベース−エミッタ電圧だけ減じた値に駆動しつる
。トランジスタＴ、のエミッタはトランジスタＴ□の場
合と同じ理由で電流源１４に接続する。
ジスタＴ およびＴ、を駆動する出力端子１１および１
２を有する入力段ｌＯを具えている。これらトランジス
タＴ６およびＴ、のエミッタは正電源端子８および負電
源端子２にそれぞれ接薪されている。これらトランジス
タのコレクタは負荷ＲＬが接続されている増幅器の出力
端子１８に接続されている。出力トランジスタＴＢは第
２図に示すようにトランジスタＴ０と相俟ってダーリン
トントランジスタ装置を構成する。トランジスタＴ０の
エミッタには電流源ＩＩＩＩが接続され、ダーリントン
トランジスタの直線性および高周波作動を改善するよう
にしている。トランジスタＴ０のエミッタには電流＠ｉ
ｓを接続しダーリントントランジスタの直線性および高
周波作動を改善している。出力トランジスタＴ６は第８
図と同様にトランジスタＴ、と相俟ってダーリントント
ランジスタ装置を構成する。トランジスタで、のベース
はエミッタホロワトランジスタ中、によって駆動される
。従って、トランジスタＴ６のベースは正電源電圧から
１つのベース−エミッタ電圧だけ減じた値に駆動しつる
。トランジスタＴ、のエミッタはトランジスタＴ□の場
合と同じ理由で電流源１４に接続する。
本発明は上述した例に限定されず種々の変更が可能であ
ること勿論である。例えば、第２および８図に示す例で
は抵抗Ｒ３およびＲ１を省略でき、第１．２および８図
に示す例では電流源を入力回路のエミッタ回路中に設け
ることができる。また本発明の範囲内で、図示の電流ミ
ラー回路の代りに他のいかなる電流ミラー回路を用いる
こともできる。
ること勿論である。例えば、第２および８図に示す例で
は抵抗Ｒ３およびＲ１を省略でき、第１．２および８図
に示す例では電流源を入力回路のエミッタ回路中に設け
ることができる。また本発明の範囲内で、図示の電流ミ
ラー回路の代りに他のいかなる電流ミラー回路を用いる
こともできる。
第１図は、電流増幅率を一定とした電流増幅回路を具え
たダーリントントランジスタ装置を示す回路図、 第２図は、本発明の第１実施例を構成するダーリントン
トランジスタ装置を示す回路図、第８図は、本発明の第
２実施例を構成するダーリントントランジスタ装置を示
す回路図、第を図は、本発明によるダーリントントラン
ジスタ装置を設けたプッシュプル増ｍｓを線図的に示す
回路図である。 ２・・・負電源端子 ８・・・正電源端子１０・・・入
力段 １８・・・出力端子１４．１６・・・電流源 Ｔ、 ｌ Ｔ、・・・人力トランジスタＴ、 、 Ｔ６
・・・出力トランジスタＴ、・・・エミッタホロワトラ
ンジスタＦｌＯ，３ 手 続 補 正 書 昭和６０年４月１５日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和６０年特許願第８５４１４号 ２、発明の名称 ダーリントントランジスタ装置 ３、補正をする者 事件との関係 特許出願人 名 称 エヌ・ベー・フィリップス・ フルーイランペンファブリケン ４、代理人 １、明細書第１４頁第１８〜１４行の「第２および８図
に示す例では抵抗Ｒ２およびＲ１を省略でき、」を削除
する。
たダーリントントランジスタ装置を示す回路図、 第２図は、本発明の第１実施例を構成するダーリントン
トランジスタ装置を示す回路図、第８図は、本発明の第
２実施例を構成するダーリントントランジスタ装置を示
す回路図、第を図は、本発明によるダーリントントラン
ジスタ装置を設けたプッシュプル増ｍｓを線図的に示す
回路図である。 ２・・・負電源端子 ８・・・正電源端子１０・・・入
力段 １８・・・出力端子１４．１６・・・電流源 Ｔ、 ｌ Ｔ、・・・人力トランジスタＴ、 、 Ｔ６
・・・出力トランジスタＴ、・・・エミッタホロワトラ
ンジスタＦｌＯ，３ 手 続 補 正 書 昭和６０年４月１５日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和６０年特許願第８５４１４号 ２、発明の名称 ダーリントントランジスタ装置 ３、補正をする者 事件との関係 特許出願人 名 称 エヌ・ベー・フィリップス・ フルーイランペンファブリケン ４、代理人 １、明細書第１４頁第１８〜１４行の「第２および８図
に示す例では抵抗Ｒ２およびＲ１を省略でき、」を削除
する。
Claims (1)
- 【特許請求の範囲】 １ コレクタ、ベースおよびエミッタを有する入力トラ
ンジスタと、コレクタ、ベースおよびエミッタを有する
出力トランジスタとを具えるダーリントントランジスタ
装置であって前記の入力トランジスタのエミッタにより
前記の出力トランジスタのベースを駆動するようにした
ダーリントントランジスタ装置において、前記の入力ト
ランジスタのコレクタが電流増幅回路の入力部に接続さ
れ１この電流増幅回路により前記入力トランジスタのコ
レクタ電流を増幅し、この電流を前記出力トランジスタ
のベースに接続されているこの電流増幅回路の出力部に
生ぜしめるようにし、前記の電流増幅回路を電流ミラー
回路とし、この電流ミラー回路は、第１トランジスタの
コレクターエミッタ通路と第１抵抗との直列回路を有し
且つ前記入力トランジスタのコレクに接続された入力電
流路と、前記第１トラン■ジスタのベース−エミッタ接
合と並列に配置シタベース−エミッタ接合を有する第２
トランジスタのコレクターエミッタ通路と第２抵抗との
直列回路を有し、前記出力トランジスタのベースに接続
された出力電流路とを具えており、第１および第２抵抗
の抵抗値間の比をｌＡｎおよび第１トランジスタのエミ
ッタ面倒間の比よりも大きくなっていることを特徴とす
るダーリントントランジスタ装置。 ム 特許請求の範囲１に記載のダーリントントランジス
タ装置において、第１トランジスタのコレクタがこの第
１トランジスタのベースに接続されていることを特徴と
するダーリントントランジスタ装置。 ＆ 特許請求の範囲１または２に記載のダーリントント
ランジスタ装置において、入力トランジスタのエミッタ
が電流源に結合されていることを特徴とするダーリント
ントランジスタ装置。 ４ 特許請求の範囲１〜８のいずれか１つに記載のダー
リントントランジスタ装置において、入力トランジスタ
が、この入力トランジスタおよび出力トランジスタの導
電型とは反対の導電型のエミッタホロワトランジスタに
より駆動されるように構成されていることを特徴とする
ダーリントントランジスタ装置。 器 相補的に駆動される互いに反対の導電型の第１およ
び第２出力トランジスタが設けられたプッシュプル増幅
器において、第１および第２トランジスタの各々が特許
請求の範囲１〜ｔのいずれか１つに記載のダーリントン
トランジスタ装置として構成されていることを特徴とす
るプッシュプル増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400635A NL8400635A (nl) | 1984-02-29 | 1984-02-29 | Darlington transistorschakeling. |
| NL8400635 | 1984-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60218911A true JPS60218911A (ja) | 1985-11-01 |
| JPH0618300B2 JPH0618300B2 (ja) | 1994-03-09 |
Family
ID=19843564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035414A Expired - Lifetime JPH0618300B2 (ja) | 1984-02-29 | 1985-02-26 | ダ−リントントランジスタ装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4633100A (ja) |
| EP (1) | EP0156411B1 (ja) |
| JP (1) | JPH0618300B2 (ja) |
| KR (1) | KR930007294B1 (ja) |
| CA (1) | CA1223927A (ja) |
| DE (1) | DE3575826D1 (ja) |
| HK (1) | HK86591A (ja) |
| NL (1) | NL8400635A (ja) |
| SG (1) | SG86190G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262505A (ja) * | 1986-05-09 | 1987-11-14 | Hitachi Ltd | 電子回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2587562B1 (fr) * | 1985-09-17 | 1987-11-20 | Thomson Csf | Dispositif de commande d'un circuit de sortie d'un circuit integre |
| US4730124A (en) * | 1987-02-11 | 1988-03-08 | Tektronix, Inc. | High transconductance composite PNP transistor |
| FR2651623A1 (fr) * | 1989-09-01 | 1991-03-08 | Radiotechnique Compelec | Circuit integre presentant une detection d'etat de saturation. |
| IT1244208B (it) * | 1990-12-20 | 1994-07-08 | Sgs Thomson Microelectronics | Circuito di ricupero dell'offset intrinseco particolarmente per amplificatori |
| US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
| DE4111999A1 (de) * | 1991-04-12 | 1992-10-15 | Hartmut Koellner | Wandlerschaltung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087782A (ja) * | 1973-12-07 | 1975-07-15 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3979606A (en) * | 1975-09-05 | 1976-09-07 | Rca Corporation | Current level detector |
| US4228404A (en) * | 1979-02-05 | 1980-10-14 | National Semiconductor Corporation | Low voltage compound inverter buffer circuit |
| US4334198A (en) * | 1980-04-24 | 1982-06-08 | Rca Corporation | Biasing of transistor amplifier cascades |
| US4371792A (en) * | 1980-07-24 | 1983-02-01 | National Semiconductor Corporation | High gain composite transistor |
| JPS5746513A (en) * | 1980-09-05 | 1982-03-17 | Toshiba Corp | Darlington complementary output circuit |
| JPS5783912A (en) * | 1980-11-12 | 1982-05-26 | Toshiba Corp | Current amplifying circuit |
| JPS57162505A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Transistor circuit |
| US4542399A (en) * | 1983-02-22 | 1985-09-17 | National Semiconductor Corporation | Feed forward Darlington circuit |
-
1984
- 1984-02-29 NL NL8400635A patent/NL8400635A/nl not_active Application Discontinuation
-
1985
- 1985-02-25 EP EP85200245A patent/EP0156411B1/en not_active Expired - Lifetime
- 1985-02-25 DE DE8585200245T patent/DE3575826D1/de not_active Expired - Lifetime
- 1985-02-25 CA CA000475080A patent/CA1223927A/en not_active Expired
- 1985-02-26 JP JP60035414A patent/JPH0618300B2/ja not_active Expired - Lifetime
- 1985-02-27 KR KR1019850001244A patent/KR930007294B1/ko not_active IP Right Cessation
- 1985-02-27 US US06/706,066 patent/US4633100A/en not_active Expired - Fee Related
-
1990
- 1990-10-24 SG SG861/90A patent/SG86190G/en unknown
-
1991
- 1991-10-31 HK HK865/91A patent/HK86591A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5087782A (ja) * | 1973-12-07 | 1975-07-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262505A (ja) * | 1986-05-09 | 1987-11-14 | Hitachi Ltd | 電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618300B2 (ja) | 1994-03-09 |
| EP0156411A1 (en) | 1985-10-02 |
| KR930007294B1 (ko) | 1993-08-04 |
| HK86591A (en) | 1991-11-08 |
| NL8400635A (nl) | 1985-09-16 |
| US4633100A (en) | 1986-12-30 |
| DE3575826D1 (en) | 1990-03-08 |
| KR850006989A (ko) | 1985-10-25 |
| SG86190G (en) | 1991-01-04 |
| CA1223927A (en) | 1987-07-07 |
| EP0156411B1 (en) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3437945A (en) | Transformerless transistor output amplifier | |
| US4249136A (en) | PWM Signal power amplifier | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US3815037A (en) | Current translating circuits | |
| US4723111A (en) | Amplifier arrangement | |
| JPS60218911A (ja) | ダ−リントントランジスタ装置 | |
| JPS6212692B2 (ja) | ||
| KR940017113A (ko) | 차동증폭회로 | |
| EP0156410B1 (en) | Amplifier arrangement | |
| JPH0452649B2 (ja) | ||
| JPH0580164B2 (ja) | ||
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| EP0074680B1 (en) | Differential amplifier | |
| JPH04196704A (ja) | 増幅回路 | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| EP0373853B1 (en) | Amplifier output stage | |
| US5115204A (en) | Differential amplifier | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| JPH04369105A (ja) | 増幅器 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| EP0613248A1 (en) | Integrated circuit amplifiers | |
| JP2739905B2 (ja) | インターフエイス回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 |