JPH0326565B2 - - Google Patents
Info
- Publication number
- JPH0326565B2 JPH0326565B2 JP58156998A JP15699883A JPH0326565B2 JP H0326565 B2 JPH0326565 B2 JP H0326565B2 JP 58156998 A JP58156998 A JP 58156998A JP 15699883 A JP15699883 A JP 15699883A JP H0326565 B2 JPH0326565 B2 JP H0326565B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000011084 recovery Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は自動レベル調整回路に係り、特に、
オーデイオ信号等の交流信号の振幅レベルを入力
信号レベルに応じて調整する自動レベル調整回路
に関する。
オーデイオ信号等の交流信号の振幅レベルを入力
信号レベルに応じて調整する自動レベル調整回路
に関する。
第１図は従来の自動レベル調整回路を示してい
る。入力端子２に与えられた信号は、抵抗４、コ
ンデンサ６、増幅器８及びコンデンサ１０を経て
出力端子１２から取り出されるとともに、ダイオ
ード１４で検波された後、抵抗１６を介してコン
デンサ１８で平滑されて入力信号レベルに応じた
直流レベル信号に変換され、トランジスタ２０の
ベースに加えられる。トランジスタ２０は電圧バ
ツフア回路を構成し、電源ラインとトランジスタ
２２のベースとの間に、コレクタを電源ライン側
にして接続されている。トランジスタ２２は可変
インピーダンス素子として抵抗４とコンデンサ６
の接続点と基準電位点との間にエミツタを基準電
位点側にして接続されている。
る。入力端子２に与えられた信号は、抵抗４、コ
ンデンサ６、増幅器８及びコンデンサ１０を経て
出力端子１２から取り出されるとともに、ダイオ
ード１４で検波された後、抵抗１６を介してコン
デンサ１８で平滑されて入力信号レベルに応じた
直流レベル信号に変換され、トランジスタ２０の
ベースに加えられる。トランジスタ２０は電圧バ
ツフア回路を構成し、電源ラインとトランジスタ
２２のベースとの間に、コレクタを電源ライン側
にして接続されている。トランジスタ２２は可変
インピーダンス素子として抵抗４とコンデンサ６
の接続点と基準電位点との間にエミツタを基準電
位点側にして接続されている。
このような構成によれば入力端子２から与えら
れる信号レベルに対応してトランジスタ２２のベ
ース電流が制御されて入力インピーダンスが調整
され、出力端子１２はレベル調整された出力信号
を取出すことができる。
れる信号レベルに対応してトランジスタ２２のベ
ース電流が制御されて入力インピーダンスが調整
され、出力端子１２はレベル調整された出力信号
を取出すことができる。
しかしながら、このような回路を半導体集積回
路で構成する場合には、集積回路で構成が困難な
コンデンサ６，１０，１８の接続のため、外部接
続用端子（ピン）数が多く、その削減、ダイオー
ドの温度係数による温度特性の改善並びに任意の
レベル設定を可能にすること等が要請される。
路で構成する場合には、集積回路で構成が困難な
コンデンサ６，１０，１８の接続のため、外部接
続用端子（ピン）数が多く、その削減、ダイオー
ドの温度係数による温度特性の改善並びに任意の
レベル設定を可能にすること等が要請される。
そこで、第２図に示す自動レベル調整回路が提
案され、前記の要請を満足させている。この回路
では、増幅器８の入力側のコンデンサ６を除き、
減衰量の調整を可能にした減衰回路２４を設置す
るとともに、電圧源２６から一定のバイアスを与
えるようにし、さらに、増幅器８の出力側のコン
デンサ１０を除いて出力端子１２を形成してい
る。増幅器８の出力は比較器２８の非反転入力端
子（＋）に与えるとともに、その反転入力端子
（−）に形成したレベル設定端子３０には電源端
子３２と基準電位点との間に接続した可変抵抗３
４から一定の比較レベルが設定される。この比較
器２８の出力側に抵抗３６を介して形成された端
子３８と基準電位点との間には時定数設定回路を
構成するコンデンサ４０が接続され、このコンデ
ンサ４０を介して得られる直流レベル信号はトラ
ンジスタ４２のベースに与えられる。トランジス
タ４２は減衰回路２４の減衰量をベース入力に応
じて加減するためのものであり、そのコレクタは
減衰回路２４の調整入力部に接続され、そのエミ
ツタと基準電位点との間には、抵抗４４が接続さ
れている。
案され、前記の要請を満足させている。この回路
では、増幅器８の入力側のコンデンサ６を除き、
減衰量の調整を可能にした減衰回路２４を設置す
るとともに、電圧源２６から一定のバイアスを与
えるようにし、さらに、増幅器８の出力側のコン
デンサ１０を除いて出力端子１２を形成してい
る。増幅器８の出力は比較器２８の非反転入力端
子（＋）に与えるとともに、その反転入力端子
（−）に形成したレベル設定端子３０には電源端
子３２と基準電位点との間に接続した可変抵抗３
４から一定の比較レベルが設定される。この比較
器２８の出力側に抵抗３６を介して形成された端
子３８と基準電位点との間には時定数設定回路を
構成するコンデンサ４０が接続され、このコンデ
ンサ４０を介して得られる直流レベル信号はトラ
ンジスタ４２のベースに与えられる。トランジス
タ４２は減衰回路２４の減衰量をベース入力に応
じて加減するためのものであり、そのコレクタは
減衰回路２４の調整入力部に接続され、そのエミ
ツタと基準電位点との間には、抵抗４４が接続さ
れている。
しかしながら、この回路では、レベル設定に固
定抵抗を用いた場合、その値のばらつきのため、
小レベル設定について設定レベルがばらつく欠点
がある。また、比較器２８の出力側に時定数設定
回路を構成するコンデンサ４０を直結するため、
自動レベル調整回路（ALC回路）の制御能力範
囲を越える巨大入力が加わつた場合には、その充
電電圧が電源電圧付近まで上昇してリカバリータ
イムが長くなり、しかも、減衰回路２４への制御
電流の最大値の設定が困難である等の欠点があ
る。
定抵抗を用いた場合、その値のばらつきのため、
小レベル設定について設定レベルがばらつく欠点
がある。また、比較器２８の出力側に時定数設定
回路を構成するコンデンサ４０を直結するため、
自動レベル調整回路（ALC回路）の制御能力範
囲を越える巨大入力が加わつた場合には、その充
電電圧が電源電圧付近まで上昇してリカバリータ
イムが長くなり、しかも、減衰回路２４への制御
電流の最大値の設定が困難である等の欠点があ
る。
そこで、この発明は、減衰回路への制御電流の
最大値の設定を容易化するとともに、時定数回路
のリカバリータイムの変動を防止してレベル設定
のばらつきを削減した自動レベル調整回路の提供
を目的とする。
最大値の設定を容易化するとともに、時定数回路
のリカバリータイムの変動を防止してレベル設定
のばらつきを削減した自動レベル調整回路の提供
を目的とする。
即ち、この自動レベル調整回路は、レベルを調
整すべき入力信号を受ける増幅器４６と、第１の
基準電圧を発生する電圧源２６と、前記増幅器の
前段に設置され、前記入力信号が共通に接続され
たベース・コレクタに加えられる第１のトランジ
スタ９０とともにベースに基準電圧が加えられる
第２のトランジスタ９２を備え、前記第１及び第
２のトランジスタのエミツタが、ベース・コレク
タを共通にした第３及び第４のトランジスタ９
４，９６を介して共通に接続されてなる減衰回路
２４と、前記減衰回路の前記第１及び第２のトラ
ンジスタに流れる電流をそのエミツタ側からベー
ス入力に応じて引き込む第５のトランジスタ４２
と、エミツタが共通に接続された第６及び第７の
トランジスタ１０８，１１０を備え、そのエミツ
タ側に設置された定電流源１３０から前記第６及
び第７のトランジスタに動作電流が供給され、前
記第６のトランジスタのベースに前記増幅器の出
力が加えられ、前記電圧源の基準電圧が分圧回路
（可変抵抗１２０で分圧されて前記第７のトラン
ジスタのベースに加えられ、前記増幅器の出力と
第７のトランジスタのベースに加えられた電圧と
を比較して両者の大小関係を表す出力を発生する
比較器２８と、この比較器の出力をベースに受
け、前記比較器の出力に応じた電流を取り出す第
８のトランジスタ７４と、この第８のトランジス
タのベース入力部に設置され、そのベース電圧を
一定値に保持するクランプ回路７０と、前記第８
のトランジスタに流れる電流を受け、その電流が
第１の抵抗７８を介して供給されるコンデンサ８
４とともに、このコンデンサに放電回路を構成す
る第２の抵抗８６を備え、前記第５のトランジス
タのベースに前記コンデンサの充電電圧とともに
前記第８のトランジスタに流れる電流に応じて電
流を流す時定数回路８２とを備えてなるものであ
る。
整すべき入力信号を受ける増幅器４６と、第１の
基準電圧を発生する電圧源２６と、前記増幅器の
前段に設置され、前記入力信号が共通に接続され
たベース・コレクタに加えられる第１のトランジ
スタ９０とともにベースに基準電圧が加えられる
第２のトランジスタ９２を備え、前記第１及び第
２のトランジスタのエミツタが、ベース・コレク
タを共通にした第３及び第４のトランジスタ９
４，９６を介して共通に接続されてなる減衰回路
２４と、前記減衰回路の前記第１及び第２のトラ
ンジスタに流れる電流をそのエミツタ側からベー
ス入力に応じて引き込む第５のトランジスタ４２
と、エミツタが共通に接続された第６及び第７の
トランジスタ１０８，１１０を備え、そのエミツ
タ側に設置された定電流源１３０から前記第６及
び第７のトランジスタに動作電流が供給され、前
記第６のトランジスタのベースに前記増幅器の出
力が加えられ、前記電圧源の基準電圧が分圧回路
（可変抵抗１２０で分圧されて前記第７のトラン
ジスタのベースに加えられ、前記増幅器の出力と
第７のトランジスタのベースに加えられた電圧と
を比較して両者の大小関係を表す出力を発生する
比較器２８と、この比較器の出力をベースに受
け、前記比較器の出力に応じた電流を取り出す第
８のトランジスタ７４と、この第８のトランジス
タのベース入力部に設置され、そのベース電圧を
一定値に保持するクランプ回路７０と、前記第８
のトランジスタに流れる電流を受け、その電流が
第１の抵抗７８を介して供給されるコンデンサ８
４とともに、このコンデンサに放電回路を構成す
る第２の抵抗８６を備え、前記第５のトランジス
タのベースに前記コンデンサの充電電圧とともに
前記第８のトランジスタに流れる電流に応じて電
流を流す時定数回路８２とを備えてなるものであ
る。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第３図はこの発明の自動レベル調整回路の実施
例を示している。図において、入力端子２に与え
られたレベル調整すべき信号は、減衰回路２４を
介して増幅器４６に与えられ、その増幅出力は出
力端子１２から取出される。また、増幅器４６の
入力には電圧源２６から抵抗４８を介して与えら
れ、さらに、この増幅器４６の入出力端子間には
抵抗５０，５２及び外部端子５４に接続したコン
デンサ５６によつて帰還回路が形成されている。
例を示している。図において、入力端子２に与え
られたレベル調整すべき信号は、減衰回路２４を
介して増幅器４６に与えられ、その増幅出力は出
力端子１２から取出される。また、増幅器４６の
入力には電圧源２６から抵抗４８を介して与えら
れ、さらに、この増幅器４６の入出力端子間には
抵抗５０，５２及び外部端子５４に接続したコン
デンサ５６によつて帰還回路が形成されている。
増幅器４６の出力は電流出力形の比較器２８の
反転入力端子（−）に与えられ、比較器２８の非
反転入力端子（＋）に形成されたレベル設定端子
３０には、電圧源２６に正極側に形成された端子
５８と基準電位点との間に発生する基準電圧を抵
抗６０，６２で分圧して得た電圧が与えられてい
る。
反転入力端子（−）に与えられ、比較器２８の非
反転入力端子（＋）に形成されたレベル設定端子
３０には、電圧源２６に正極側に形成された端子
５８と基準電位点との間に発生する基準電圧を抵
抗６０，６２で分圧して得た電圧が与えられてい
る。
この比較器２８の出力側には基準電位点との間
にダイオード６４，６６，６８から成るクランプ
回路７０が設定され、比較器２８の出力はバツフ
ア回路としてのトランジスタ７４のベースに与え
られる。このバツフアトランジスタ７４のコレク
タには電源端子７６から駆動電圧VCCが印加さ
れ、エミツタには抵抗７８を介して時定数設定端
子８０が形成されている。時定数回路８２は、抵
抗７８、時定数設定端子８０に接続された抵抗８
４及びコンデンサ８６で構成されている。
にダイオード６４，６６，６８から成るクランプ
回路７０が設定され、比較器２８の出力はバツフ
ア回路としてのトランジスタ７４のベースに与え
られる。このバツフアトランジスタ７４のコレク
タには電源端子７６から駆動電圧VCCが印加さ
れ、エミツタには抵抗７８を介して時定数設定端
子８０が形成されている。時定数回路８２は、抵
抗７８、時定数設定端子８０に接続された抵抗８
４及びコンデンサ８６で構成されている。
以上の構成に基づき、動作を説明する。入力端
子２に与えられた入力信号は減衰回路２４を介し
て増幅器４６に与えられ、その増幅出力は出力端
子１２から取出されるとともに、比較器２８で基
準レベルと比較される。増幅器４６の増幅利得は
抵抗５０，５２及びコンデンサ５６で一定に設定
される。また、比較器２８の非反転入力端子
（＋）に形成されたレベル設定端子３０に与えら
れる基準レベルは従来回路と異なり、電圧源２６
が発生する基準電圧を抵抗６０，６２で分圧して
得ている。
子２に与えられた入力信号は減衰回路２４を介し
て増幅器４６に与えられ、その増幅出力は出力端
子１２から取出されるとともに、比較器２８で基
準レベルと比較される。増幅器４６の増幅利得は
抵抗５０，５２及びコンデンサ５６で一定に設定
される。また、比較器２８の非反転入力端子
（＋）に形成されたレベル設定端子３０に与えら
れる基準レベルは従来回路と異なり、電圧源２６
が発生する基準電圧を抵抗６０，６２で分圧して
得ている。
比較器２８の出力レベルは一定電圧以下にクラ
ンプ回路７０で電位設定され、その出力はトラン
ジスタ７４のベース入力となる。この入力に応じ
た動作電流がトランジスタ７４に流れ、時定数回
路８２のコンデンサ８４は一定の時定数によつて
充電される。即ち、この時定数回路８２によつて
トランジスタ４２を駆動するためのアタツクタイ
ム及びリカバリータイムが設定される。トランジ
スタ７４を流れる動作電流は時定数回路８２を介
してトランジスタ４２のベース入力となり、この
結果、トランジスタ４２によつて減衰回路２４に
制御電流が与えられることになる。
ンプ回路７０で電位設定され、その出力はトラン
ジスタ７４のベース入力となる。この入力に応じ
た動作電流がトランジスタ７４に流れ、時定数回
路８２のコンデンサ８４は一定の時定数によつて
充電される。即ち、この時定数回路８２によつて
トランジスタ４２を駆動するためのアタツクタイ
ム及びリカバリータイムが設定される。トランジ
スタ７４を流れる動作電流は時定数回路８２を介
してトランジスタ４２のベース入力となり、この
結果、トランジスタ４２によつて減衰回路２４に
制御電流が与えられることになる。
このような回路によれば、入力信号レベルと抵
抗６０，６２で設定される基準レベルとの比較に
基づき、減衰回路２４の減衰量が制御され、信号
レベルを制御することができる。特に、トランジ
スタ４２を介して流れる制御電流ISの最大値は時
定数回路８２のコンデンサ８４が最大に充電した
とすれば、トランジスタベース・エミツタ間電圧
VFを抵抗８６の抵抗値Ｒで除した値（VF／Ｒ）
で決り、これによつて減衰回路２４の最大制御電
流が設定され、最大減衰量を決定することができ
る。
抗６０，６２で設定される基準レベルとの比較に
基づき、減衰回路２４の減衰量が制御され、信号
レベルを制御することができる。特に、トランジ
スタ４２を介して流れる制御電流ISの最大値は時
定数回路８２のコンデンサ８４が最大に充電した
とすれば、トランジスタベース・エミツタ間電圧
VFを抵抗８６の抵抗値Ｒで除した値（VF／Ｒ）
で決り、これによつて減衰回路２４の最大制御電
流が設定され、最大減衰量を決定することができ
る。
また、コンデンサ８４の最大充電電圧は1VFで
あるため、強入力信号に対してもコンデンサ８４
の不必要な充電によるリカバリータイムの極端な
長時間化を防止でき、さらに、電源電圧VCCの違
いによつてもリカバリータイムを大きく変化させ
ることを防止できる。また、比較器２８に設定さ
れる比較基準電圧は電圧源２６の出力を分圧して
得ているため、電源電圧VCCに含まれているリツ
プルの影響を受けることも無い。
あるため、強入力信号に対してもコンデンサ８４
の不必要な充電によるリカバリータイムの極端な
長時間化を防止でき、さらに、電源電圧VCCの違
いによつてもリカバリータイムを大きく変化させ
ることを防止できる。また、比較器２８に設定さ
れる比較基準電圧は電圧源２６の出力を分圧して
得ているため、電源電圧VCCに含まれているリツ
プルの影響を受けることも無い。
さらに、この回路では比較器２８の動作電流を
制御することにより、ALC回路の動作、不動作
を制御することができる。
制御することにより、ALC回路の動作、不動作
を制御することができる。
第４図はこの発明の自動レベル調整回路の具体
的な回路構成例を示し、第３図に示す自動レベル
調整回路と同一部分には同一符号が付してある。
的な回路構成例を示し、第３図に示す自動レベル
調整回路と同一部分には同一符号が付してある。
図において、減衰回路２４は、トランジスタ８
７，８８、第１のトランジスタ９０、第２のトラ
ンジスタ９２、第３のトランジスタ９４、第４の
トランジスタ９６及び抵抗９８，１００で構成さ
れている。トランジスタ８６，８８のエミツタ電
源端子７６から電源電圧VCCが印加される電源ラ
インに抵抗９８，１００を介して接続され、トラ
ンジスタ８７のベースとトランジスタ８８のベー
ス・コレクタは共通に接続され、トランジスタ８
７，８８及び抵抗９８，１００はカレントミラー
回路を構成している。トランジスタ９０のベー
ス・コレクタは共通に接続され、入力端子２が形
成された信号入力側に接続されている。トランジ
スタ９２のベースには前記電圧源２６から一定の
バイアスが与えられている。トランジスタ９０，
９２のエミツタはベース・コレクタを共通にした
ダイオードとしてのトランジスタ９４，９６を介
して共通に接続され、トランジスタ９４，９６の
エミツタと基準電位点との間に第５のトランジス
タ４２がエミツタ側に抵抗４４を介して接続さ
れ、トランジスタ４２によつて制御電流ISが減衰
回路２４に与えられる。信号の減衰は、入力端子
２に接続される図示していない入力抵抗と、この
減衰回路２４で得られる。
７，８８、第１のトランジスタ９０、第２のトラ
ンジスタ９２、第３のトランジスタ９４、第４の
トランジスタ９６及び抵抗９８，１００で構成さ
れている。トランジスタ８６，８８のエミツタ電
源端子７６から電源電圧VCCが印加される電源ラ
インに抵抗９８，１００を介して接続され、トラ
ンジスタ８７のベースとトランジスタ８８のベー
ス・コレクタは共通に接続され、トランジスタ８
７，８８及び抵抗９８，１００はカレントミラー
回路を構成している。トランジスタ９０のベー
ス・コレクタは共通に接続され、入力端子２が形
成された信号入力側に接続されている。トランジ
スタ９２のベースには前記電圧源２６から一定の
バイアスが与えられている。トランジスタ９０，
９２のエミツタはベース・コレクタを共通にした
ダイオードとしてのトランジスタ９４，９６を介
して共通に接続され、トランジスタ９４，９６の
エミツタと基準電位点との間に第５のトランジス
タ４２がエミツタ側に抵抗４４を介して接続さ
れ、トランジスタ４２によつて制御電流ISが減衰
回路２４に与えられる。信号の減衰は、入力端子
２に接続される図示していない入力抵抗と、この
減衰回路２４で得られる。
電圧源２６は電源ラインと基準電位点との間に
抵抗１０２，１０４を接続し、電源電圧VCCを分
圧して得た電圧をバツフア回路１０６を介して取
出すようにしたものである。
抵抗１０２，１０４を接続し、電源電圧VCCを分
圧して得た電圧をバツフア回路１０６を介して取
出すようにしたものである。
また、比較器２８にはエミツタを共通にした一
対の第６及び第７のトランジスタ１０８，１１０
が設けられ、各トランジスタ１０８，１１０のベ
ースは電圧シフト用ダイオード１１２，１１４を
介してトランジスタ１１６，１１８のエミツタに
接続されている。各トランジスタ１１６，１１８
の各コレクタは接地され、且つトランジスタ１１
６のベースには増幅器４６の増幅出力が与えら
れ、トランジスタ１１８のベースには電圧源２６
の出力が分圧回路を成す可変抵抗１２０で分圧さ
れて印加されている。トランジスタ１０８，１１
０のコレクタと基準電位点との間には、トランジ
スタ１２２，１２４がエミツタを基準電位点側に
して接続されている。また、トランジスタ１０
８，１１０のエミツタと電源ラインとの間には、
トランジスタ１２６がエミツタを電源ライン側に
して接続され、このトランジスタ１２６のベース
には、トランジスタ１２８のベース・コレクタが
共通に接続されている。トランジスタ１２８のエ
ミツタは電源ラインに接続され、トランジスタ１
２８のベース・コレクタと基準電位点との間には
比較器２８の動作電流を設定する定電流源１３０
が設置されている。そして、この比較器２８の出
力はトランジスタ１０８，１２２のコレクタから
取り出され、第８のトランジスタとしてのバツフ
アトランジスタ７４のベースに与えられている。
このバツフアトランジスタ７４のエミツタ側には
時定数回路８２が設置されており、この時定数回
路８２は、バツフアトランジスタ７４に流れる電
流を受け、その電流が第１の抵抗７８を介して供
給されるコンデンサ８４とともに、このコンデン
サ８４に放電回路を構造する第２の抵抗８６を備
え、トランジスタ４２のベースに対してコンデン
サ８４の充電電圧とともにバツフアトランジスタ
７４に流れる電流に応じて電流を供給する。この
実施例の場合、比較器２８に設定される基準レベ
ルは固定抵抗に代え可変抵抗１２０で設定され、
バツフアトランジスタ７４のエミツタ面積は電流
容量を増加するために大きく設定されている。ト
ランジスタ７４のエミツタからトランジスタ４２
のベースに与えられるベース入力は抵抗１３２を
介して与えられている。
対の第６及び第７のトランジスタ１０８，１１０
が設けられ、各トランジスタ１０８，１１０のベ
ースは電圧シフト用ダイオード１１２，１１４を
介してトランジスタ１１６，１１８のエミツタに
接続されている。各トランジスタ１１６，１１８
の各コレクタは接地され、且つトランジスタ１１
６のベースには増幅器４６の増幅出力が与えら
れ、トランジスタ１１８のベースには電圧源２６
の出力が分圧回路を成す可変抵抗１２０で分圧さ
れて印加されている。トランジスタ１０８，１１
０のコレクタと基準電位点との間には、トランジ
スタ１２２，１２４がエミツタを基準電位点側に
して接続されている。また、トランジスタ１０
８，１１０のエミツタと電源ラインとの間には、
トランジスタ１２６がエミツタを電源ライン側に
して接続され、このトランジスタ１２６のベース
には、トランジスタ１２８のベース・コレクタが
共通に接続されている。トランジスタ１２８のエ
ミツタは電源ラインに接続され、トランジスタ１
２８のベース・コレクタと基準電位点との間には
比較器２８の動作電流を設定する定電流源１３０
が設置されている。そして、この比較器２８の出
力はトランジスタ１０８，１２２のコレクタから
取り出され、第８のトランジスタとしてのバツフ
アトランジスタ７４のベースに与えられている。
このバツフアトランジスタ７４のエミツタ側には
時定数回路８２が設置されており、この時定数回
路８２は、バツフアトランジスタ７４に流れる電
流を受け、その電流が第１の抵抗７８を介して供
給されるコンデンサ８４とともに、このコンデン
サ８４に放電回路を構造する第２の抵抗８６を備
え、トランジスタ４２のベースに対してコンデン
サ８４の充電電圧とともにバツフアトランジスタ
７４に流れる電流に応じて電流を供給する。この
実施例の場合、比較器２８に設定される基準レベ
ルは固定抵抗に代え可変抵抗１２０で設定され、
バツフアトランジスタ７４のエミツタ面積は電流
容量を増加するために大きく設定されている。ト
ランジスタ７４のエミツタからトランジスタ４２
のベースに与えられるベース入力は抵抗１３２を
介して与えられている。
このような構成によれば、時定数回路８２の一
部及び可変抵抗１２０を除き、全回路を半導体集
積回路で構成でき、安定したレベル調整を行うこ
とができるとともに、前記実施例の同様の効果を
得ることができる。
部及び可変抵抗１２０を除き、全回路を半導体集
積回路で構成でき、安定したレベル調整を行うこ
とができるとともに、前記実施例の同様の効果を
得ることができる。
以上説明したように、この発明によれば、減衰
回路への最大動作電流の設定が容易化されるとと
もに、電源電圧の違いやALCの制御可能範囲を
超える巨大入力による時定数回数のリカバリータ
イムの変動が防止でき、レベル調整のばらつきを
削減することができる。
回路への最大動作電流の設定が容易化されるとと
もに、電源電圧の違いやALCの制御可能範囲を
超える巨大入力による時定数回数のリカバリータ
イムの変動が防止でき、レベル調整のばらつきを
削減することができる。
第１図及び第２図は従来の自動レベル調整回路
を示す回路図、第３図はこの発明の自動レベル調
整回路の実施例を示す回路図、第４図はこの発明
の自動レベル調整回路の具体的な回路構成例を示
す回路図である。 ２４……減衰回路、２６……電圧源、２８……
比較器、４２……第５のトランジスタ、４６……
増幅器、７０……クランプ回路、７４……第８の
トランジスタ、７８……第１の抵抗、８２……時
定数回路、８４……コンデンサ、８６……第２の
抵抗、９０……第１のトランジスタ、９２……第
２のトランジスタ、９４……第３のトランジス
タ、９６……第４のトランジスタ、１０８……第
６のトランジスタ、１１０……第７のトランジス
タ、１２０……可変抵抗（分圧回路）、１３０…
…定電流源。
を示す回路図、第３図はこの発明の自動レベル調
整回路の実施例を示す回路図、第４図はこの発明
の自動レベル調整回路の具体的な回路構成例を示
す回路図である。 ２４……減衰回路、２６……電圧源、２８……
比較器、４２……第５のトランジスタ、４６……
増幅器、７０……クランプ回路、７４……第８の
トランジスタ、７８……第１の抵抗、８２……時
定数回路、８４……コンデンサ、８６……第２の
抵抗、９０……第１のトランジスタ、９２……第
２のトランジスタ、９４……第３のトランジス
タ、９６……第４のトランジスタ、１０８……第
６のトランジスタ、１１０……第７のトランジス
タ、１２０……可変抵抗（分圧回路）、１３０…
…定電流源。
Claims (1)
- 【特許請求の範囲】 １ レベルを調整すべき入力信号を受ける増幅器
と、 第１の基準電圧を発生する電圧源と、 前記増幅器の前段に設置され、前記入力信号が
共通に接続されたベース・コレクタに加えられる
第１のトランジスタとともにベースに基準電圧が
加えられる第２のトランジスタを備え、前記第１
及び第２のトランジスタのエミツタが、ベース・
コレクタを共通にした第３及び第４のトランジス
タを介して共通に接続されてなる減衰回路と、 前記減衰回路の前記第１及び第２のトランジス
タに流れる電流をそのエミツタ側からベース入力
に応じて引き込む第５のトランジスタと、 エミツタが共通に接続された第６及び第７のト
ランジスタを備え、そのエミツタ側に設置された
定電流源から前記第６及び第７のトランジスタに
動作電流が供給され、前記第６のトランジスタの
ベースに前記増幅器の出力が加えられ、前記電圧
源の基準電圧が分圧回路で分圧されて前記第７の
トランジスタのベースに加えられ、前記増幅器の
出力と第７のトランジスタのベースに加えられた
電圧とを比較して両者の大小関係を表す出力を発
生する比較器と、 この比較器の出力をベースに受け、前記比較器
の出力に応じた電流を取り出す第８のトランジス
タと、 この第８のトランジスタのベース入力部に設置
され、そのベース電圧を一定値に保持するクラン
プ回路と、 前記第８のトランジスタに流れる電流を受け、
その電流が第１の抵抗を介して供給されるコンデ
ンサとともに、このコンデンサに放電回路を構成
する第２の抵抗を備え、前記第５のトランジスタ
のベースに前記コンデンサの充電電圧とともに前
記第８のトランジスタに流れる電流に応じて電流
を流す時定数回路と、 を備えてなることを特徴とする自動レベル調整回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15699883A JPS6048609A (ja) | 1983-08-27 | 1983-08-27 | 自動レベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15699883A JPS6048609A (ja) | 1983-08-27 | 1983-08-27 | 自動レベル調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6048609A JPS6048609A (ja) | 1985-03-16 |
| JPH0326565B2 true JPH0326565B2 (ja) | 1991-04-11 |
Family
ID=15639947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15699883A Granted JPS6048609A (ja) | 1983-08-27 | 1983-08-27 | 自動レベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048609A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5092534A (en) * | 1990-11-15 | 1992-03-03 | Tanaka Seiki Co., Ltd. | Tensioning apparatus |
| JPH05183361A (ja) * | 1991-12-26 | 1993-07-23 | Sanyo Electric Co Ltd | Ａｌｃ回路 |
| JP2996135B2 (ja) * | 1995-03-27 | 1999-12-27 | ヤマハ株式会社 | 自動利得制御回路 |
| JP3583632B2 (ja) | 1998-12-15 | 2004-11-04 | タナカ工業株式会社 | ２サイクルエンジン |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518126A (en) * | 1978-07-25 | 1980-02-08 | Fujitsu Ltd | Automatic gain control amplifier circuit |
| JPS55104143A (en) * | 1979-02-02 | 1980-08-09 | Matsushita Electric Ind Co Ltd | Signal processor |
| JPS5793710A (en) * | 1980-12-02 | 1982-06-10 | Mitsubishi Electric Corp | Automatic gain control circuit |
| JPS59101915A (ja) * | 1982-12-01 | 1984-06-12 | Hitachi Ltd | Ａｇｃ回路 |
-
1983
- 1983-08-27 JP JP15699883A patent/JPS6048609A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518126A (en) * | 1978-07-25 | 1980-02-08 | Fujitsu Ltd | Automatic gain control amplifier circuit |
| JPS55104143A (en) * | 1979-02-02 | 1980-08-09 | Matsushita Electric Ind Co Ltd | Signal processor |
| JPS5793710A (en) * | 1980-12-02 | 1982-06-10 | Mitsubishi Electric Corp | Automatic gain control circuit |
| JPS59101915A (ja) * | 1982-12-01 | 1984-06-12 | Hitachi Ltd | Ａｇｃ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6048609A (ja) | 1985-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267518A (en) | Gain controllable amplifier stage | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| JPS5844803A (ja) | １１／２ポ−ルオ−デイオ電力増幅器 | |
| JPH0326565B2 (ja) | ||
| JPH0115169B2 (ja) | ||
| JPH0650455B2 (ja) | 電流源回路 | |
| JPS631768B2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPS59172819A (ja) | 利得可変増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPS6125244B2 (ja) | ||
| JPS625538B2 (ja) | ||
| JPS626361B2 (ja) | ||
| US4205275A (en) | Method and apparatus of controlling bias voltage in regulating amplifiers | |
| JPH0122255Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPH033404B2 (ja) | ||
| JPH0442846B2 (ja) | ||
| JPH0626291B2 (ja) | 利得制御装置 | |
| JPS6115619Y2 (ja) | ||
| JPH026662Y2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JPH0535606B2 (ja) | ||
| JPH0252882B2 (ja) |