KR830001875B1 - 온도 보상 바이어스 회로 - Google Patents

온도 보상 바이어스 회로 Download PDF

Info

Publication number
KR830001875B1
KR830001875B1 KR1019800001098A KR800001098A KR830001875B1 KR 830001875 B1 KR830001875 B1 KR 830001875B1 KR 1019800001098 A KR1019800001098 A KR 1019800001098A KR 800001098 A KR800001098 A KR 800001098A KR 830001875 B1 KR830001875 B1 KR 830001875B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
bias circuit
circuit
emitter
Prior art date
Application number
KR1019800001098A
Other languages
English (en)
Other versions
KR830002440A (ko
Inventor
루돌프 하포드 잭
Original Assignee
알. 씨. 에이. 코퍼레이션
에드워드 제이, 노오턴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알. 씨. 에이. 코퍼레이션, 에드워드 제이, 노오턴 filed Critical 알. 씨. 에이. 코퍼레이션
Publication of KR830002440A publication Critical patent/KR830002440A/ko
Application granted granted Critical
Publication of KR830001875B1 publication Critical patent/KR830001875B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
    • C07C253/00—Preparation of carboxylic acid nitriles
    • C07C253/32—Separation; Purification; Stabilisation; Use of additives
    • C07C253/34—Separation; Purification
    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01D—MECHANICAL METHODS OR APPARATUS IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS
    • D01D5/00—Formation of filaments, threads, or the like
    • D01D5/28—Formation of filaments, threads, or the like while mixing different spinning solutions or melts during the spinning operation; Spinnerette packs therefor
    • D01D5/30—Conjugate filaments; Spinnerette packs therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23907—Pile or nap type surface or component
    • Y10T428/2395—Nap type surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber
    • Y10T428/2929—Bicomponent, conjugate, composite or collateral fibers or filaments [i.e., coextruded sheath-core or side-by-side type]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber
    • Y10T428/2973—Particular cross section

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Textile Engineering (AREA)
  • Amplifiers (AREA)
  • Television Receiver Circuits (AREA)

Abstract

내용 없음.

Description

온도 보상 바이어스 회로
도면은 본 발명의 한 실시예를 도시한 개략계통도이다.
본 발명은 일반적으로 온도 안정화 트랜지스터 회로에 관한 것으로, 특히 온도 변화에 따른 트랜지스터 증폭기의 이득을 안정화시키기 위한 바이어스 회로에 관한 것이다.
공통 에미터 구성의 트랜지스터 증폭기의 전압 이득은 다음 식으로 표현된다.
V(이득)=RLgm…………(1)
상기 식(1)에서 RL은 콜렉터 전극에 결합된 부하 임피던스, gm은 트랜지스터의 상호 콘덕턴스
Figure kpo00001
이다. 공지된 바와같이 트랜지스터 증폭기의 전압 이득은 회로의 동작온도 변화와 더불어 변한다. 이것은 다음식으로 표현된 바와 같이 상호 콘덕턴스가 온도 의존항을 포함하기 때문이다.
Figure kpo00002
상기 식(2)에서, Ic는 콜렉터 전류, Vbe는 베이-에미터 전극, q는 전하, K는 볼쯔만상수, │Ic│는 영입력 콜렉터 전류 크기, T는 절대 온도이다. gm은 온도에 역비례하므로, 온도가 상승하면 gm은 감소하여 트랜지스터 증폭기의 이득이 감소하게 된다. 게다가, 트랜지스터의 절대 온도는 실온에서 전력이 인가 될때부터 트랜지스터가 안정 동작 온도에 이를때가지 40°k내지 55°k정도 증가되기 때문에, 트랜지스터 증폭기의 이득은 그의 정상적인 온도 변화에도 상당한 영향을 받을 것으로 생각된다.
본 발명의 원리에 의하면, 트랜지스터 증폭기의 이득을 온도 변화에 대해 안정화시키기 위한 바이어스 회로가 설치된다. 본 발명의 특정 실시예에 있어서, 트랜지스터 증폭기는 입력단자를 구비하며, 또한 이입력 단자와 2단자 전위원의 제2단자간에 베이스-에미터 접합된 하나의 호 트랜지스터를 구비한다. 한편, 이같은 바이어스 회로는 두 개의 전위원 단자들간에 결합되며, 또한, 이 바이어스 회로는 제1단자에 결합된 하나의 저항과, 증폭기의 입력 단자와 제2전워원 단자간에 결합된 하나의 반도체 정류 접합과, 제2트랜지스터의 콜렉터-에미터 전로 및 상기 저항과 반도체 정류 접합간에 결합된 분압기의 병렬 결합체를 구비한다. 제2트랜지스터의 베이스는 분압기의 중간 탭에 결합된다. 회로의 온도가 상승하면, 증폭 트랜지스터의 gm은 감소한다. 상술한 바와같이 배치된 바이어스회로 소자 양단간의 전압강하는 회로의 동작 온도 상승시 증폭기에 대한 바이어스 회로의 전류 도전량을 증대시킨다. 이같은 비이어스 전류의 증대는 증폭 트랜지스터의 콜렉터 전류가 증대되게 해서 grr이 안정화되고 따라서 증폭기의 이득이 안정화 되게 한다.
본 발명의 특정 실시예에 있어서, 정류전압은 증폭기의 입력단자와 제2전위원 단자간에 콜렉터-에미터 전로가 결합된 제 3 트랜지스터를 구비한다. 제2저항은 제3트랜지스터의베이스 전극과 콜렉터 전극간에 결합된다. 제3트랜지스터의 베이스 전극은 이득 제어전압에 응답하여 콜렉터 전극의 전압을 감소시켜 이에 의하여 트랜지스터 증폭기의 이득을 제어한다.
본 발명의 특정 실시예에 있어서, 제3트랜지스터는 트랜지스터 증폭기의 복제(複製) 또는 모조(模造)를 이루도록 결합된다. 제3트랜지스터에 흐르는 전류는 두 트랜지스터의 에미터 면적에 의해 결정되는 비율로 제1트랜지스터에서 복제되고, 이에 의해서 트랜지스터 증폭기의 영입력 바이어스의 안정화가 행해진다.
본 발명의 다른 원리들에 의하면, 바이어스 회로는 캐스코우드 트랜지스터 증폭기에 필요한 직류 바이어스를 제공하도록 구성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 대해 설명하겠다.
도면에는 본 발명의 원리를 실시한 텔레비젼 중간 주파(I,F)증폭기가 도시되어 있는데 일반적으로, 이증폭기는 신호원(200)으로 부터의 중간 주파수 신호들을 증폭하는 제1중간 주파 증폭단(300) 및 제2중간 주파 증폭단(330)을 갖는다. 모의(模擬) 바이어스 회로(370)는 자동 이득제어(AGC)회로(400)로 부터 공급된 이득제어 전압에 응동하여 중간 주파 증폭기의 이득을 제어함과 더불어, 무선주파(R,F) 자동 이득제어 바이어스 회로(150)를 바이어스 한다. 중간 주파 증폭기, 모의 바이어스 회로 및 무선주파 자동 이득제어 바이어스 회로는 배수(倍數) Vbe바이어스 회로(600)에 의해서 온도 변화로 인한 이득 변화가 보상된다. 모의 바이어스 회로(370) 및 배수 Vbe바이어스 회로(600)는 또한 제1 및 제2중간 주파 증폭기(300,330)의 캐스코우드 증폭단에 적정한 바이어스를 인가하도록 배치된다. 중간 주파 증폭기(300,330), 모의 바이어스 회로(370), 무선주파 자동 이득제어 바이어스 회로(150) 및 배수 Vbe바이어스 회로(600)는 회로성분, 신호원 및 외부 전원에 대한 접속용의 접촉부를 갖는 단일의 모노리틱 집적회로 판상에 편리하게 제조될 수도 있다. 집적회로 형으로 제조하면 회로들이 주위 온도의 동일 변화에 좌우되므로 단일의 온도 보상 바이어스 회로에 의해 모든 회로의 온도 보상을 행하는 것이 가능하다.
도면에 도시한 회로들은 중간 주파수 신호원(200)으로 부터의 중간 주파수 신호를 증폭하는데, 중간 주파수 신호는 일반적으로 텔레비젼 동조 기내의 혼합기에 의해 생성되고, 중간 주파 증폭기보다 선행하는 여파 회로망에 의해 형성된 중간 주파수 통과대역내에 있다. 중간 주파수 신호원(200)은 외부 접촉단자(202)를 통해 중간 주파 증폭기에 결합되고 외부 접촉단자(202)는 제1중간 주파 증폭기(300)의 완충 트랜지스터(302)의 베이스에 결합되며, 완충 트랜지스터(302)의 콜렉터는 전위원(+V)에 결합되고, 또한, 완충 트랜지스터(302)의 에미터는 저항(304)을 통해 기준 전압(접시점)에 결합됨과 동시에 트랜지스터(306)의 베이스에 결합되고, 트랜지스터(306)의 에미터는 저항(310)과 순 바이어스 pIN 다이오드(308)의 병렬 회로를 통해 접지되고, 트랜지스터(306)의 콜렉터는 트랜지스터(312)의 에미터에 결합되고, 트랜지스터(312)의 베이스는 저항(314)을 통해 배수 바이어스 회로(600)에 결합되고, 트랜지스터(312)의 콜렉터는 외부 접촉단자(316)에 결합됨과 동시에 약한 신호 상태하에서 화상 반송파의 근방에서 증폭기의 응답이 피이크를 이루도록 작용하는 저항(324)과 전압가변 용량장치(326)의 직렬 회로를 통해 +V 전위원에 결합된다. 증폭기(306, 312)는 캐스코우드 증폭기형으로 배치되어, 중간 주파수 신호에 대해 제1의 제어형 증폭단을 제공한다.
외부 접촉 단자(316)에는 저항(318)을 통해 외부동조 회로(320)가 결합된다. 중간 주파수 신호는 동조회로(320)로 부터 외부 접촉단자(322)를 통해 제2중간 주파 증폭기(332)의 입력에 인가된다. 외부 접촉단자(322)는 콜렉터가 +V전원에 결합되고, 에미터가 저항(334)을 통해 접지점에 결합된 완충 트랜지스터(332)의 베이스에 결합된다.
제2중 간주파 증폭기(332)는 제1중간 주파 증폭기(300)와 같은 식으로 구성되며 완충 트랜지스터(332), 트랜지스터(336), (342)를 포함하는 캐스코우트 증폭기, 공통 에미터 트랜지스터의 에미터와 접지점간에 삽입 배치된 PIN 다이오드(338) 및 관련 저항성분을구 비한다. 제2중간 주파 증폭기(330)의 출력은 트랜지스터(342)의 콜렉터로 부터 외부접촉 단자(346)에 의해 외부 동조회로(350)에 공급된다. 이와같이 증폭된 중간 주파수 신호는 동조 회로(350)로 부터 제3중간 주파 증폭기(도시안됨)에 공급되어 이후 증폭되고 처리된다.
중간 주파 증폭기(300), (330)의 이득은 자동 이득제어 회로(400)에 의해 발생된 자동 이득제어 회로(400)에 의해 발생된 자동 이득제어 전압으로 부터 발생되는 중간 주파 이득제어 전압에 의해 제어된다. 자동 이득제어 회로(400)는, 예로서, 검출된 영상 신호의 레벨에 관련하여 변화하는 자동 이득제어 전압을 생성하는 형태일수도 있다. 자동 이득제어 전압은 외부 접촉단자(402)로 부터 직렬저항(362), (364)을 통해 모의 바이어스 회로(370)의 트랜지스터(372)의 베이스에 인가 된다. 트랜지스터(372)의 콜렉터는 +V 전원에 결합되고, 에미터는 트랜지스터(376)의 베이스에 결합됨과 동시에 저항(374)을 통해 접지된다. 트랜지스터(3776)의 에미터는 PIN 다이오드(378)를 통해 접지되고, 콜렉터는 중간 주파수 자동 이득제어 모선(360)에 결합된다. 중간 주파수 자동 이득제어 모선(360)은 캐피시터(368)를 통해 프랜지스터(372)의 베이스에 결합됨과 동시에, 저항(366)을 통해 저항(362), (364)의 접지점에 결합된다.
모의 바이어스 회로(370)는 제1 및 제2중간 주파 증폭기(300), (330) 및 무선 주파수 자동 이득제어 회로(150)에 공급되는 바이어스 전류를 제어하고, 또한 중간 주파 증폭기 및 무선 주파수 자동 이득제어 회로의 기하학적 형상의 복제 또는 모조의 기하학적 형상을 갖도록 구성되어 있기 때문에 모의 바이어스 회로라는 명칭이 붙은 것이다. 특히 상세히 말하자면, 모의 바이어스 회로(370)는 트랜지스터(372)의 베이스의 PIN 다이오드(378)의 접지 음극간의 베이스-에미터간 전압강하의 3배 전압(3Vbe)을 갖는데, 이것은 중간 주파 증폭기 및 무선 주파수 자동 이득제어 바이어스 회로의 3Vbe구성과 일치한다. 모의 바이어스 회로(370)는 제1 및 제2중간 주파 증폭기(300), (330)의 복제이기 때문에, 트랜지스터(376)의 영입력 콜렉터-에미터 전류도 전류 밀러(mirror)적으로 트랜지스터(306), (336)의 콜렉터-에미터 전로의 영입력 적류 바이어스 전류로서 복제된다. 모의 바이어스 회로(376)를 흐르는 전류와 중간 주파 증폭 트랜지스터를 흐르는 전류의 비는 각 트랜지스터의 에미터 면적의 함수이다. 도면에 있어서의 예로서, 트랜지스터(306), (336)의 에미터 면적은 트랜지스터(376)의 에미터 면적의 두배로 선택된다. 이것은 자동 이득제어가 행해지지 않은 경우(즉, 영입력 상태) 트랜지스스(376)를 흐르는 1mA의 전류가 각 트랜지스터(306), (336)을 흐르는 2mA의 전류로서 복제됨을 의미한다. 각 트랜지스터의 에미터 면적은 중간 주파 증폭기에 있어서 다른 영입력 바이어스 전류가 필요할 경우에는 다른 비율로 정해질 수도 있음은 명백하다. 모의 바이어스 회로(370)는 또한 필요에 따라 3개 이상의 증폭기에 병렬의 영입력 바이어스를 제공하는데 사용될 수도 있다.
모선(360)의 중간 주파수 자동 이득제어 전압을 직렬저항(382), (384)을 통해 제1중간 주파 증폭기(300)의 트랜지스터(302)의 베이스에 인가 된다. 저항(382,(384)의 접속점을 접지하는 캐피시터(386)는 트랜지스터(302)의 베이스의 중간 주파수 신호로부터 중간 주파수 자동 이득제어 모선(360)의 여파 분리를 행한다. 이와 마찬가지로, 중간 주파수 자동 이득제어 전압은 중간 주파수 자동 이득제어 모선(360)으로부터 직렬 저항(390), (392)을 통해 트랜지스터(332)의 베이스에 인가되고, 중간 주파수 자동 이득제어 모선(360)은 캐피시터(394)에 의하여 트랜지스터(332)의 여기서 캐패시터는 저항(390) 및 (392)의 접속점으로 부터 접지로 연결되어 트랜지스터 베이스에서의 I.F. AGC 전압에 대하여 저역 필터링을 행한다. 또한 중간 주파수 자동 이득제어 전압은 분리 저항(380)에 의해서 무선 주파수 자동 이득제어 바이어스 회로(150)에 인가된다. 무선 주파수 자동 이득제어 회로(150)는 입력에 있어서의 감소하는 중간 주파수 자동 이득제어 전압에 응동하여 지연된 무선 주파수자동 이득제어 전압을 발생해서 텔레비젼 수상기(도시안됨)의 동조기에 인가한다. 분비저항(380)은 캐피시터(152)를 통행 접지되는 트랜지스터(154)의 베이스에 결합된다. 트랜지스터(154)의 콜레터는 +V전원에 결합되고, 에미터는 저항(156)을 통해 접지됨과 동시에, 저항(158)을 통해 트랜지스터(160)의 베이스에 결합된다. 트랜지스터(160)의 에미터는 순 바이어스 PIN 다이오드(162)를 통해 접지되고, 콜렉터는 트랜지스터(166)의 베이스 및 가변 자동 이득제어 지연자항(190)에 결합된다. 자동 이득제어 지연저항(190)의 설정에 의해 무선 주파수 자동 이득제어 바이어스 회로가 무선 주파수 이득저하를 개시하는 바이어스 점(즉, 중간 주파수 자동 이득제어 모선(360)의 전압레벨)이 결정된다. 트랜지스터(160)의 베이스는 제너다이오드(164)의 양극에 결합되고, 콜렉터는 제너다이오드(164)의 음극에 결합된다. 제너다이오드(164)는 채널 절환시에 일어날수도 있는 트랜지스터(160)의 콜렉터 전압의 커다란 상승을 방지하는 동적범위 규제 수단으로서 동작한다. 텔레비젼 수상기가 채널절환중에 대단히 강한 방송 신호를 순간적으로 수신하면, 자동 이득제어, 회로가 무선주파 증폭기 및 중간 주파 증폭기의 이득을 감소시키는데, 이러한 이득 감소는 트랜지스터(160)가 비도통 되게하기 때문에, 트랜지스터(160)의 콜렉터 전압은 +V 전위원의 레벨까지 상승한다. 한편 채널 선택기가 최종적으로 약한 방송신호를 수신하는 채널에 정지하면, 동조기가 고이득 상태로 동작하여야만 하고, 트전지스터(160)는 도통하여 콜렉터 전압이 감소되게 해서 무선 주파수 이득이 증대되게 해야만 할 것인데 자동 이득제어 회로에는많은 지연 요소가 있으므로 무선 주파수 자동 이득제어 바이어스 회로(150)에 의한 회복이 느리게된다. 따라서 재너 다이오드(164)는 트랜지스터(160)의 콜렉터 전압을 최대 레벨, 즉 회로가 신속히 회복될 수 있는 레벨로 클램핑하는 것에 의해 무선 주파스 자동 이득제어 바이어스 회로의 느린 회복을 방지한다.
전술한 바와같이, 트랜지스터(154), (160) 및 PIN 다이오드 (162)를 포함하는 무선 주파수 자동 이득제어 바이어스 회로의 입력 회로망은 모의 바이어스 회로(370)의 바이어스와 일치하는 3Vbe회로 이다. 무선주파수 자동 이득제어 바이어스 회로(150)는 도시한 예에서 중간주파 증폭기에 비해 대단히 낮은 전류 레벨에서 동작하기 때문에, 트랜지스터(160)의 에미터 면적은트랜지스터(376)의 에미터 면적보다 작게 선정된다. 이것은 트랜지스터(160)의 콜렉터-에미터 전류가 모의 바이어스 회로(370)의 정합 트랜지스터(376)의 콜렉터-에미터 전류보다 작은 것을 의미한다.
트랜지스터(166)의 콜렉터는 +V 전원에 결합되고, 에미터는 트랜지스터(168)의 베이스에 결합된다. 트랜지스터(168)의 콜렉터는 +V전원에 결합되고, 그의 에미터 전극(170)에는 텔레비젼 수상기의 동조용 준바이어스 자동 이득제어 전아바이 발생된다. 트랜지스터(168)의 제2전극(172)은 직렬저항((74), (176)을 통해서 접지된다. 저항(174)와 (176)의 접속점은 에미터가 저항(182)을 통해 접지되고, 콜렉터에는 역방향 무선 주파수 자동 이득제어 전압이 발생되는 트랜지스터(180)의 베이스에 결합된다. 이리하여, 무선 주파수 자동 이득제어 바이어스 회로(150)는 순방향 및 역방향의 자동 이득제어 전압을 발생하므로 이득제어를 필요로 하는 동조기와 더불어 사용될 수 있다. 또한, 역 방향 무선 주파수 자동 이득제어 전압의 범위는 일정하지 않으나, 사용자가 무선 주파수 자동 이득제어 출력의 부하 임피던스를 선택하는 것에 의해 결정된다.
배수 Vbe 바이어스 회로(600)는 중간 주파수 자동 이득제어 모선(360) 및 트랜지스터(376)의 전압원으로서 작용한다. 트랜지스터(602)의 콜렉터는 저항(610)을 통해 +V전원에 결합되고, 에미터는 저항(608)을 통해 중간 주파수 자동 이그제어 모선(360)에 결합된다. 트랜지스터(602)의 베이스-콜렉터 가나에는 저항(604)이 삼입되고, 베이스-에미터 간에는 저항(606)이 삽입된다. 저항(604), (606)의 값을 도시한 바와같이 선택하면, 저항(606)의 양단간 전압은 트랜지스터(602)의 병렬 베이스-에미터 전로의 양단간 전압에 의해 1Vbe(약 0.7V)에 유지된다. 저항(604)및 (606)의 비는 본 실시예에 있어서 약 5대 1이므로, 저항(604)에는 약 5Vbe의 전압 강하가 생기고, 트랜지스터(602)의 콜렉터-에미터간에는 합계 6Vbe의 전압강하가 생긴다. 이리하여, 트랜지스터(602)의 에미터(따라서, 중간 주파수 자동 이득제어 모선(360)의 전압은 콜렉터 전압보다 약 6Vbe정도 낮은 전아바에 유지된다. 자동 이득제어 회로(400)로 부터의 이득제어 전압이 없는 경우(즉, 최대 이득 상태에서 동작하는 경우), 중간 주파스자동 이득제어 모선(360)의 전압은 모선 바이어스 회로(370)에 의의 접지 전위보다. 약 3Vbe만큼 높게 유지된다. 이같은 상태하에서 공통 베이스 캐스코우드 증폭 트랜지스터(312), (342)의 베이스에 인가되는 정압은 접지 전위보다 약 9Vbe만큼 높다.
캐스코우드 증폭기(360), (312) 및 (326)(342)는 영입력 상태에서 두 개의 캐스코우드 트랜지스터의 각각에 +V 전원 전압의 1/2의 전압 강하가 생기도록 바이어스 되는 것이 바람직하다. 예로서, +V 전원의 값을 +12V로 선택하면, 이 전압은 동조 회로(320), (350)에 의해 제각기 공통 베이스 캐스코우드 트랜지스터(312), (342)의 콜렉터에 효율적으로 인가 된다. 따라서, 트랜지스터(360), (336)의 콜렉터에 6V의 직류 레벨이 생기도록 캐스코우드 증폭기를 바이어스 되게 하는 것이 바람직하다. 이것에 의해 트랜지스터(312), (342)의 베이스 전압은 6V보다 1Vbe만큼 높게 된다. 트랜지스터(312), (342)의 베이스는 모의 바이어스 회로(370) 및 배수 Vbe바이어스 회로(600)에 의해 9Vbe, 즉, 6.3V에 바이어스 되기 때문에 이같은 구성에 의해 캐스코우드 증폭기가 영입력 상태하에서 적정하게 바이어스됨을 알 수 있다. 동작시에는 AGC 회로(400)는 검출 비데오 신호의 레벨로 인가되는 AGC 제어 전압을 발생시키는데, 낮은 레벨의 AGC 제어 전압을 발생시에는 미약 비데오 신호가 발생되고 높은 레벨의 AGC 제어 전압의 발생시에는 강한(높은 레벨의) 비데오 신호가 발생된다. 약한 신호 상태에서는 모의바이어스 회로(370)에 낮은 레벨의 AGC 제어 전압이 인가 되어서 트랜지스터(352)(376)의 영 입력 상태의 변화는 거의 밖에 발생되지 않으므로 I.F. AGC 모선(360)의 전압은 약 3Vbe의 높은 레벨로 된다. 이 높은 레벨의 I.F. AGC 전압은 트랜지스터(302, (332)의 베이스를 통하여 I.F. 증폭기(300), (330)에 인가 된다. 이에 따라 트지지스터(302), (306) 및 (332), (336)는 강하게 도통하며, 토랜지스터(306), (336)에 의해 PIN 다이오드(308), (338)에 높은 직류 바이어스 전류가 흐른다. 이러한 큰 바이어스 전류에 의해 PIN 다이오드의 저항이 저하하고, 이로 인해 트랜지스터(306), (336)의 에미터 저항이 낮아진다. 이와같이 하여 캐스코우드 증폭기(306)(312) 및 (336)(342)는 I.F 신호원(200)으로 부터 공급되는 미약 I.F 신호를 상당한 레벨로 증폭시킨다. 또한 비데오 신호 레벨이 수신한 I.F, 텔레비젼 신호의 레벨의 상승에 따라 상승하면 AGC 회로(400)에 의하여 발생되는 AGC 제어 전압의 레벨도 상승한다. 이 AGC 제어전터의 상승에 의해 저항(362)를 통하여 모의 바이어스 회로(370) 및 I.F. AGC 모선(360)에 흐르는 전류가 증대한다. 모의 바이어스 회로(370)는 AGC회로(400)로 부터의 전류 흐름에 의하여 트랜지스터(372)의 베이스 전압 레벨을 약 3Vbe로 유지되게 한다. 이것은 트랜지스터(376)의 도통 전류를 증가시키므로 도달되며, AGC 회로(400)로 부터의 실질적인 모든 증가 전류는 저항(366)을 통해 I.F.AGC 모선에 흐르며 또한 트랜지스터(376)에 의해 접지로 흐르게 되며 저항(366)의 양단 사이에 전압 강하를 일으킨다. 이 저항(366)의 전압 강하에 의해 I.F. AGC 모선의 전압이 트랜지스터(372)의 베이스의 3Vbe레벨 이하로 감소시키고 이때 트랜지스터(376)는 저항(366)을 통해 AGC 회로로 부터 공급되는 실질적인 모든 전류는 물론 배수 Vbe바이어스 회로(600)에 의하여 공급되는 영입력 전류를 흐르게 한다. 모선(360)의 감소된 I.F. AGC 전압은 저항 (382), (384) 및 (390), (392)를 통해 트랜지스터(302), (332)의 베이스에 개별적으로 인가되며, 트랜지스터(306), (336)의 상호 콘덕턴스의 감소를 일으킨다. 이 트랜지스터(306), (336)의 상호 콘덕턴스의 감소 때문에 트랜지스터(306), (336)에 의해 제각기 PIN 다이오드(308), (338)에 공급되는 직류 바이어스 전류가 감소하고, PIN 다이오드(308), (338)의 저항이 증가한다. 트랜지스터(306), (336)의 에미터 임피-던스의 증가에 의해 캐스코우드 증폭기(306), (312) 및 (336), (342)의 이득은 감소하지만 배수 Vbe바이어스 회로에 의해 I.F. AGC 모선(360)과 캐스코우드 트랜지스터(312), (342)의 베이스와의 사이에는 일정한 전위차6Vbe가 유지되므로, 트랜지스터(312), (342)에 공급되는 직류 바이어스는 I.F. AGC 모선(360)의 전압 레벨의 감소를 일으킨다.
AGC 회로(400)로 부터 공급되는 전류는 비데오 신호 레벨의 증가에 따라 계속 증가하며, 저항(366)양단에서 증대하는 전압 강하는 모선(360)상의 I.F. AGC 전압의 레벨을 계속 감소시킨다. 이 I.F. AGC 전압의 감소는 I.F 증폭 트랜지스터(306), (336)의 gm을 계속 감소시키게 하며, PIN 다이오드(308), (338)의 저항은 계속 증가시킨다. 트랜지스터(306), (336) gm은 I.F 증폭기의 전압 이득을 실제로 약 1이 되게 하고 전체 범위의 I.F 이득 감소가 끝나는 최소 레벨에 도달한다. 지연 R.F.AGC 회로(150)의 제어하에서는 동조기에 더 이상의 이득 감소가 일어나지 않게 한다.
I.F 증폭기가 I.F 이득 감소의 제한치에 가까와 지면 분리저항(102)에 의하여 트랜지스터(154)의 베이스에 인가되는 낮은 I.F. AGC 전압은 트랜지스터가 도통되지 않게 한다. 트랜지스터(154)가 차단되면 그 에미터 전압이 감소하여 트랜지스터(160)가 도통되지 않게 한다.
이 트랜지스터(160)가 차단되면 그 콜렉터 전압이 가변 R.F AGC 지연저항(190)의 설정으로 정해지는 속도로 증가되며 트랜지스터(166)의 베이스 전압이 트랜지스터의 도통에 충분한 레벨에 도달하면 그에 따라서 트랜지스터(168)의 도통이 시작된다. 이때 전류는 트랜지스터(168)의 제1 에미터(170)를 통하여 흘르며, 이 전류는 등조기의 순방향 AGC 전압을 발생시키도록 사용 될 수 있다. 동시에 트랜지스터(168)의 제2 에미터 (172)에도 전류가 흘러 트랜지스터(180)의 도통되게 한다. 이때 트랜지스터(180)의 콜렉터에도 전류가 흐르게 되는데 이 전류는 트랜지스터(168)의 제1 에미터의 전류의 반대극성이 전류이다. 이 트랜지스터(180)의 콜렉터 전류는 동조기의 역방향 AGC 전압의 발생에 사용할 수가 있다.
배수 Vbe바이어스 회로(600)는 저항(610)을 통하여 공급되는 바이어스 전류를 증폭 트랜지스터(306), (336)의 온도 상승에 의한 정상적인 gm 감소를 보상하도록 온도의 함수로서 변화된다. 상술한 바와같이 트랜지스터(602)의 콜렉터는 모의 바이어스 회로(370) 및 배수 Vbe바이어스 회로(600) 때문에 9Vbe의 영 입력 바이어스 점에 있으나, 이 바이어스 점은그 점에서의 바이어스 전위에 대한 Vbe의 수의 함수인 부의 온도 계수를 가진다. 트랜지스터의 베이스, 에미터간 전압은 제1 근사식에 있어서 다음식으로 표시된다.
Figure kpo00003
단 IE는 에미터전류, Isat는 트랜지스터의 포화 전류이다. KT/q의 분자에는 온도항 T가 있으나, Vbe는 실제는 Isat의 온도의 존도가 매우 높기 때문에 온도에 역 비례하며, 이 Vbe식중의 Isat의 항의 우세 때문에트랜지스터의 Vbe는 온도 상승에 따라 감소한다. Vbe의 온도의 존성은 상수 IE에 대한 Vbe의 변화에 의하여 증대될 수 있다. 포화 전류의 온도의 존성에 의하여 다음 결과가 얻어진다.
Figure kpo00004
이 값은 모든 유형의 트랜지스터 및 IE의 모든 정상치에 대하여 대략 일정함을 알 수가 있다. 따라서 트랜지스터(602)의 콜렉터의 9Vbe의 영입력 바이어스 점은 -18mV/℃라는 부의 온도 계수를 지닌다. 이것은 트랜지스터(602)의 콜렉터의 전압이 회로의 주위 온도가 1℃상승시마다 18mV 씩 감소하는 것을 의미한다. 상기한 바와같이 AGC 회로(400) 및 모의 바이어스 회로(370)에 의해 AGC 제어가 없을 경우는 트랜지스터(602)의 콜렉터 9Vbe점이 약 6.3V 에 유지된다. IF AGC 모선(360)의 전압이 모의 바이어스 회로(370)에 의한 AGC 동작중에 저하하면, 이 9Vbe점의 전압은 약간 감소된다. IF AGC 모선의 전압 레벨보다 6Vbe의 높은 전압 레벨로 유지 된다. 평균하여 로랜지스터(602)의 콜렉터 전압은 약 6V가 된다. 도시한 바와 같이 +V 전원의 전압 +12V에 대하여 저항(610)의 값을 1kΩ로 하면. 이 저항의 양단에 9V의 전압 강하를 발생시키고 이것에 의하여 배수 Vbe바이어스 회로(600)에 6mA의 전류가 흐르는 것을 알 수 있다. 이 전류는 그 배수 Vbe바이어스 회로(60)를 통하여 I.F. AGC 모선(360)에 흐르고 다시 모의 바이어스 회로(370)의 트랜지스터터(376)에 의하여 접지된다. 이 트랜지스터(376)를 흐르는 6mA의 전류는, 트랜지스터(306), (336)와 트랜지스터(376)와의 에미터 면적비가 2대 1인 것으로부터 캐스코우드 증폭기(366), (312) 및 (336), (342)에 의하여 2대 1의 비율로 복제된다. 따라서 트랜지스터(376)를 흐르는 6mA 전류는 트랜지스터(306, (336)의 각각에 12mA의 콜렉터 전류는 발생한다. 이들의 값을 gm의 식(2)에 대입시키면 다음과 같이 된다.
Figure kpo00005
Figure kpo00006
=4.79×10-1암페어/볼트
=0.479Ω
도시한 회로의 온도가 실온 이상의 55°의 높은 최대공칭의 동작온도345°K)까지 상승하면 그 회로 내의 트랜지스터의 Vbe는 온도 1℃당 2mV씩 감소한다. 이 때문에 트랜지스터(376)의 콜렉터의 3Vbe점은 55℃의 온도 상승 중에 33mV 감소한다. 또 트랜지스터(602)의 베이스·에미터간 전압은 2mV/℃의 비율로 감소되며, 저항(606)의 양곡간의 전압을 감소시켜, 분압기(604)(606) 저항(604)의 양단 간의 전압이 그 분압저항비(도시 예에서는 5대 1)로 결정되는 양만큼 감소되게 한다. 이와같이 하여 배수 Vbe바이어스 회로(600)에 의한 전체 전압 강하는 55℃의 온도 상승에 대하여 6Vbe, 즉 660mV에 같게 된다. 따라서 의랜지스터(602)의 콜렉터의 9Vbe바이어스 점의 전체 전압 강하는 약 1V로, 이 결과치는 -18mV/ ℃를 곱하는 것으로 얻어진다. 이 트랜지스터(602)의 콜렉터 전압을 감소시키면 저항(610)의 양단에는 7V의 전압 강하를 일으키고 이것에 의하여 배수 Vbe바이어스 회로(600)가 모의 바이어스 회로(370)에 7mA의 전류를 도통시킨다. 트랜지스터(376)에 흐르는 7mA의 전류는 트랜지스터(306), (336)에 의하여 2대 1의 비율로 복제되고 양 트랜지스터의 콜렉터 전류는 각각 14mA가 된다. 이들 값을 gm의 식(2)에 대입하면 다음과 같이 된다.
Figure kpo00007
Figure kpo00008
=4.7×10-1암페어/볼트
=47Ω
이값은 앞서 실온 동작에 대하여 얻어진 gm의 값과 같다. 따라서 도시한 배수 Vbe바이어스 회로가 동작 온도의 변동에 대하여 I.F. 증폭기의 gm를 안정시키는 것을 알 수 있다.

Claims (1)

  1. 베이스-에미터 접합부로 이루어진 트랜지스터의 이득을 온도 변화에 대하여 보상하도록 상기 트랜지스터용 바이어스 회로와 작동 전압원으로 구성시킨 회로에 있어서, 바이어스 회로를 제1단자(접지)와 작동 전압원의 제2단자(+V) 사이에 직렬로 결합시켜, 제1전류도 전 트랜지스터(376)가 베이스-에미터 접합부 전압 크기의 온도 의존되는 전압 강하를 억제하며, 제2전류도전 배스 Vbe바이어스 회로(600)가 상기 제1전류 도전 트랜지스터에서의 전압 강하에 정수배에 해당하게 제1전압 강하에 대한 온도 변동에 따라 일정하게 변화하는 전압 강하를 억제하게 하고, 제3전류 도전 저항(610)이 온도의 정 임피던스을 갖게 구성되게 하며, 증폭 트랜지스터(306)의 베이스-에미터 전로가 상기 제1전류 도전 트랜지스터(376) 및 제2 전류 도전 바이어스 회로(600)의 접속점과, 작동 전압원의 제1단자(접지) 사이에 결합되게 한 온도 보상 바이어스 회로.
KR1019800001098A 1979-03-16 1980-03-15 온도 보상 바이어스 회로 KR830001875B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/021,322 US4260956A (en) 1979-03-16 1979-03-16 Temperature compensating bias circuit
US?021,322? 1979-03-16
US021322 1979-03-16

Publications (2)

Publication Number Publication Date
KR830002440A KR830002440A (ko) 1983-05-28
KR830001875B1 true KR830001875B1 (ko) 1983-09-15

Family

ID=21803553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019800001098A KR830001875B1 (ko) 1979-03-16 1980-03-15 온도 보상 바이어스 회로

Country Status (13)

Country Link
US (1) US4260956A (ko)
JP (1) JPS55125705A (ko)
KR (1) KR830001875B1 (ko)
AU (1) AU5626580A (ko)
CA (1) CA1143803A (ko)
DE (1) DE3009904C2 (ko)
ES (1) ES489573A0 (ko)
FI (1) FI800708A (ko)
FR (1) FR2451662A1 (ko)
GB (1) GB2047496B (ko)
IT (1) IT1129646B (ko)
PL (1) PL127575B1 (ko)
PT (1) PT70922A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604568A (en) * 1984-10-01 1986-08-05 Motorola, Inc. Current source with adjustable temperature coefficient
US4595885A (en) * 1984-10-01 1986-06-17 Motorola, Inc. Adjustable active filter
US4716315A (en) * 1986-10-29 1987-12-29 Rca Corporation Temperature compensation apparatus for an electrical circuit
US4749889A (en) * 1986-11-20 1988-06-07 Rca Licensing Corporation Temperature compensation apparatus
US5570065A (en) * 1994-08-26 1996-10-29 Motorola, Inc. Active bias for radio frequency power amplifier
US5910751A (en) * 1997-02-14 1999-06-08 International Business Machines Corporation Circuit arrangement and method with temperature dependent signal swing
US5859568A (en) * 1997-04-11 1999-01-12 Raytheon Company Temperature compensated amplifier
JP3631037B2 (ja) * 1999-03-18 2005-03-23 アルプス電気株式会社 テレビジョンチューナー
DE69906725D1 (de) * 1999-08-31 2003-05-15 St Microelectronics Srl Hochgenaue Vorspannungsschaltung für eine CMOS Kaskodenstufe, insbesondere für rauscharme Verstärker
CN109687541A (zh) * 2017-10-19 2019-04-26 新盛力科技股份有限公司 电池供电装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3136928A (en) * 1960-06-30 1964-06-09 Pye Ltd Sensing circuit
DK106043C (da) * 1964-08-22 1966-12-12 Philips Ind Handel As Kredsløb til stabilisering af arbejdspunktet for flere transistorer over for variationer i temperatur og fødespænding ved hjælp af et temperaturafhængigt element.
US3421102A (en) * 1965-06-10 1969-01-07 Tektronix Inc Direct coupled temperature compensated amplifier
FR1453439A (fr) * 1965-08-10 1966-06-03 Stabilisateur de tension et applications, en particulier, à des sources de tensionsde référence à coefficient de température nul ou réglable
US3505535A (en) * 1967-01-03 1970-04-07 Ibm Digital circuit with antisaturation collector load network
US3534245A (en) * 1967-12-08 1970-10-13 Rca Corp Electrical circuit for providing substantially constant current
US3579133A (en) * 1969-01-29 1971-05-18 Rca Corp Signal translating stage
JPS4932570A (ko) * 1972-07-22 1974-03-25
GB1508228A (en) * 1974-11-12 1978-04-19 Sony Corp Transistor circuits
US4218708A (en) * 1978-08-18 1980-08-19 Rca Corporation Keyed AGC circuit

Also Published As

Publication number Publication date
ES8103522A1 (es) 1981-02-16
PL127575B1 (en) 1983-11-30
IT8020551A0 (it) 1980-03-12
CA1143803A (en) 1983-03-29
GB2047496A (en) 1980-11-26
FI800708A (fi) 1980-09-17
ES489573A0 (es) 1981-02-16
DE3009904A1 (de) 1980-09-25
GB2047496B (en) 1983-06-15
US4260956A (en) 1981-04-07
DE3009904C2 (de) 1982-12-23
PL222726A1 (ko) 1981-01-30
KR830002440A (ko) 1983-05-28
JPS55125705A (en) 1980-09-27
FR2451662A1 (fr) 1980-10-10
IT1129646B (it) 1986-06-11
PT70922A (en) 1980-04-01
AU5626580A (en) 1980-09-18

Similar Documents

Publication Publication Date Title
US5517143A (en) Current mirror circuits and methods with guaranteed off state and amplifier circuits using same
US4096517A (en) Video amplifier
KR830001875B1 (ko) 온도 보상 바이어스 회로
US4388540A (en) Controllable multiplier circuit with expanded gain control range
US4137552A (en) Automatic beam current limiter with independently determined threshold level and dynamic control range
US3671770A (en) Temperature compensated bias circuit
JPH11514193A (ja) 温度補償増幅器
JPS5823012B2 (ja) 利得制御信号増幅器
US5483151A (en) Variable current source for variably controlling an output current in accordance with a control voltage
US3942129A (en) Controlled gain amplifier
CA1078504A (en) Video amplifier including an a-c coupled voltage follower output stage
PL125453B1 (en) Automatic brightness adjustment network in the apparatus reproducing image video signals
US3482177A (en) Transistor differential operational amplifier
US3448372A (en) Apparatus for reducing the switching time of a dual voltage power supply
KR910006855B1 (ko) 신호 샘플링 회로
US5585755A (en) Audio differential bus receiver for audio/video interconnection
US5506536A (en) Differential amplifier with exponential gain characteristic
CA1164997A (en) Television automatic gain-control system
US4393354A (en) Crossover circuit for use in automatic gain control systems
US3950708A (en) Gain-controlled amplifier
KR100465919B1 (ko) 디스플레이 드라이버 장치
US4970412A (en) Comparator circuit
US4513322A (en) Switching network with suppressed switching transients
JPH0232608A (ja) 増幅回路
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor