JP2008205560A - 可変利得増幅回路、フィルタ回路、及び半導体装置 - Google Patents
可変利得増幅回路、フィルタ回路、及び半導体装置 Download PDFInfo
- Publication number
- JP2008205560A JP2008205560A JP2007036165A JP2007036165A JP2008205560A JP 2008205560 A JP2008205560 A JP 2008205560A JP 2007036165 A JP2007036165 A JP 2007036165A JP 2007036165 A JP2007036165 A JP 2007036165A JP 2008205560 A JP2008205560 A JP 2008205560A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- input
- resistance
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/153—Feedback used to stabilise the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45136—One differential amplifier in IC-block form being shown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】オペアンプOP1は、非反転入力端子が基準電位に接続されている。オペアンプOP1の出力端子と反転入力端子との間には帰還抵抗R0が接続されており、当該反転入力端子と可変利得増幅回路の入力端子INとの間には入力抵抗R1が挿入されている。調整抵抗Rsは、当該反転入力端子と基準電位との間に接続されており、入力抵抗R1の抵抗値を変化させたときに、入力抵抗R1との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される。
【選択図】図1
Description
同図において、オペアンプ(演算増幅器)OP1の非反転入力端子は回路のグランド(基準電位、仮想接地)に接続されている。また、オペアンプOP1の出力端子と反転入力端子との間には帰還抵抗R0が接続されている。
G=V0 /V1 =R0/R1
となることは広く知られている(ここでは信号の反転は考えないこととする)。ここで、入力抵抗R1の値を変化させると回路の利得が変化する。このようにして図12の回路の利得を変化させたときの周波数特性及び位相特性の変化の様子を示したものが図13のグラフである。
V0 ×R1/(R1+R0)
である。
また、前述した本発明に係る可変利得増幅回路において、前記帰還抵抗は抵抗値が可変であり、前記入力抵抗は抵抗値が固定であり、前記調整抵抗は、前記帰還抵抗の抵抗値を変化させたときに、前記入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される、ように構成してもよい。
また、本発明の別の態様のひとつであるフィルタ回路は、演算増幅器と抵抗とコンデンサとを備えて構成されるRCアクティブフィルタの入力端子に接続される入力抵抗の抵抗値を変化させることにより、回路の利得を変化させることのできるフィルタ回路において、前記入力抵抗の有する2つの端子のうち、一方の端子は前記入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、前記演算増幅器の反転入力端子と前記回路の仮想接地との間に調整抵抗を有しており、前記入力抵抗の抵抗値を変化させたときに、前記調整抵抗の抵抗値と当該入力抵抗の抵抗値との並列抵抗値が一定の値を維持するように、当該調整抵抗の抵抗値が制御される、ことを特徴とするものである。
まず図1について説明する。同図は、本発明を実施する可変利得増幅回路の構成の第一の例を示している。
G=R0/R1
となる(ここでは信号の反転は考えないこととする)。従って、可変抵抗である入力抵抗R1の値を変化させると回路の利得が変化する。
V0 ×(R1//Rs)/{(R1//Rs)+R0}
で示される。ここで、R1//Rsが入力抵抗R1の値の変化に対して一定の値を維持するように調整抵抗Rsの値が調整されると、上記のフィードバック量は、入力抵抗R1の変化に関わらず一定となる。このようにすることにより、図2に示されているように、入力抵抗R1の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。
図4において、オペアンプOP1、帰還抵抗R0、入力抵抗R1、及び調整抵抗Rsは、半導体装置1における単一の半導体基板上に形成されて可変利得増幅回路を構成している。なお、この半導体装置1は、例えば高周波信号処理用のアナログIC(集積回路)であり、例えば無線信号の送信機や受信機などといった電子機器2に備えられる。
sn との直列接続を並列に接続して調整抵抗Rsが構成されている。
R11 //Rs1 =R12 //Rs2 =…=R1n //Rsn
が成立するように設定されている。すなわち、対応付けられている抵抗R11 、R12 、…、及びR1n と抵抗Rs1 、Rs2 、…、及びRsn との各組合わせで構成される並列接続の合成抵抗値が、全て同一となるように、抵抗Rs1 、Rs2 、…、及びRsn の各抵抗値が設定されている。
まず、図7Aについて説明する。同図は、利得可変機能を有するフィルタ回路の一例を示す回路図である。
示したものが図7Bのグラフである。このグラフから分かるように、入力抵抗R1の値を大きくして図12の回路の直流利得を低下させると、可変利得増幅回路位相特性も変化し、フィルタのカットオフ周波数及びQ値が変化してしまう。この変化も、抵抗R1の値を大きくしたことによってオペアンプOP1の出力から反転入力端子へのフィードバック量が変化することに起因するものである。
同図に示す回路は、図1に示した本発明を実施する可変利得増幅回路における帰還抵抗R0にコンデンサCが並列接続されて構成されている一次のLPF(ローパスフィルタ)回路であり、このコンデンサCによって可変利得増幅回路の周波数特性を変化させている。なお、この図8Aの回路は、図7Aの回路におけるオペアンプOP1の反転入力端子と当該回路の仮想接地との間に調整抵抗Rsを設けたものと観ることもできる。
G=R0/R1
となる(ここでは信号の反転は考えないこととする)。従って、可変抵抗である入力抵抗R1の値を変化させると回路の直流利得が変化する。
図8Aの回路において、入力抵抗R1の値を変化させて回路の直流利得を変化させると共に、調整抵抗Rsの値を上述したようにして調整したときの周波数特性の変化の様子を図8Bのグラフで示す。
V0 ×(R1//Rs)/{(R1//Rs)+R0}
で示される。ここで、R1//Rsが入力抵抗R1の値の変化に対して一定の値を維持するように調整抵抗Rsの値が調整されると、上記のフィードバック量は、入力抵抗R1の変化に関わらず一定となる。このようにすることにより、図8Bに示されているように、入力抵抗R1の値を変化させて回路の直流利得を変化させても、フィルタのカットオフ周波数及びQ値は変化しない。
同図において、オペアンプOP1の非反転入力端子は回路のグランド(基準電位)に接続されている。また、オペアンプOP1の出力端子と反転入力端子との間には帰還抵抗R0が接続されている。ここで、図1に示した第一の例と異なり、この帰還抵抗R0は、抵抗値を変化させることのできる可変抵抗である。
G=R0/R1
となる(ここでは信号の反転は考えないこととする)。従って、可変抵抗である帰還抵抗R0の値を変化させると回路の利得が変化する。
図10の回路において、オペアンプOP1の反転入力端子へのフィードバック量は、図1の回路と同様
V0 ×(R1//Rs)/{(R1//Rs)+R0}
で示される。ここで、R1//Rsと帰還抵抗R0の抵抗値との比が、帰還抵抗R0の値の変化に対して一定の値を維持するように調整抵抗Rsの値が調整されると、上記のフィードバック量は、帰還抵抗R0の変化に関わらず一定となる。このようにすることにより、帰還抵抗R0の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。
図11において、オペアンプOP1は、反転出力端子(OUTM側)と非反転出力端子(OUTP側)との各々より差動信号を出力する差動出力型のオペアンプである。このオペアンプOP1の非反転出力端子と反転入力端子との間、及び、反転出力端子と非反転入力端子との間には、抵抗値が同一である帰還抵抗R0がそれぞれ接続されている。また、この可変利得増幅回路の反転側入力端子INMとオペアンプOP1の反転入力端子との間、及び、可変利得増幅回路の非反転側入力端子INPとオペアンプOP1の非反転入力端子との間には、抵抗値が同一である入力抵抗R1がそれぞれ接続されている。この2つの入力抵抗R1は、どちらも抵抗値を変化させることのできる可変抵抗であるが、その一方の抵抗値を変化させたときには、その変化後の抵抗値と同一になるようにそのもう一方の
抵抗値が制御される。
G=R0/R1
となる(ここでは信号の反転は考えないこととする)。従って、可変抵抗である入力抵抗R1の値を変化させると回路の利得が変化する。
V0 ×(R1//Rs)/{(R1//Rs)+R0}
で示される。ここで、R1//Rsが、入力抵抗R1の値の変化に対して一定の値を維持するように調整抵抗の値が調整されると、上記のフィードバック量は、帰還抵抗R0の変化に関わらず一定となる。このようにすることにより、入力抵抗R1の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。
以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良・変更が可能である。
(付記1)利得を変化させることのできる可変利得増幅回路であって、
非反転入力端子が基準電位に接続されている演算増幅器と、
前記演算増幅器の出力端子と反転入力端子との間に接続されている帰還抵抗と、
前記反転入力端子と前記可変利得増幅回路の入力端子との間に挿入されている入力抵抗と、
前記反転入力端子と前記基準電位との間に接続されており、前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される調整抵抗と、
を有していることを特徴とする可変利得増幅回路。
(付記2)前記帰還抵抗は抵抗値が固定であり、
前記入力抵抗は抵抗値が可変であり、
前記調整抵抗は、前記入力抵抗の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される、
ことを特徴とする付記1に記載の可変利得増幅回路。
(付記3)前記入力抵抗は、
抵抗値の異なる複数の第一の抵抗器と、
前記第一の抵抗器のうちのひとつを選択して前記反転入力端子と前記可変利得増幅回路の入力との間に接続する第一の選択スイッチと、
を有しており、
前記調整抵抗は、
前記第一の抵抗器の各々と一対一に対応付けられている複数の第二の抵抗器であって、当該対応付けられている第一の抵抗器と第二の抵抗器との並列接続における合成抵抗値が、全ての第一の抵抗器と第二の抵抗器との対応付けの組み合わせで同一の値となる抵抗値を各々有している第二の抵抗器と、
複数の前記第二の抵抗器から前記第一のスイッチで選択された第一の抵抗器に対応付けられているものを選択して前記反転入力端子と前記基準電位との間に接続する第二の選択スイッチと、
を有していることを特徴とする付記2に記載の可変利得増幅回路。
(付記4)前記第一の選択スイッチは、前記第一の抵抗器に各々直列に1つずつ接続されているトランジスタであり、
前記第二の選択スイッチは、前記第二の抵抗器に各々直列に1つずつ接続されているトランジスタである、
ことを特徴とする付記3に記載の可変利得増幅回路。
(付記5)前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を、前記可変利得増幅回路の出力信号の信号レベルに基づいて制御して変化させることを特徴とする付記1に記載の可変利得増幅回路。
(付記6)前記帰還抵抗は抵抗値が可変であり、
前記入力抵抗は抵抗値が固定であり、
前記調整抵抗は、前記帰還抵抗の抵抗値を変化させたときに、前記入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される、
ことを特徴とする付記1に記載の可変利得増幅回路。
(付記7)前記演算増幅器、前記帰還抵抗、前記入力抵抗、及び前記調整抵抗を単一の半導体基板上に形成して付記1に記載の可変利得増幅回路を構成したことを特徴とする半導体装置。
(付記8)付記7に記載の半導体装置を備えたことを特徴とする電子機器。
(付記9)演算増幅器と抵抗とコンデンサとを備えて構成されるRCアクティブフィルタの入力端子に接続される入力抵抗の抵抗値を変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
前記入力抵抗の有する2つの端子のうち、一方の端子は前記入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
前記演算増幅器の反転入力端子と前記回路の仮想接地との間に調整抵抗を有しており、
前記入力抵抗の抵抗値を変化させたときに、前記調整抵抗の抵抗値と当該入力抵抗の抵抗値との並列抵抗値が一定の値を維持するように、当該調整抵抗の抵抗値が制御される、ことを特徴とするフィルタ回路。
(付記10)利得を変化させることのできる可変利得増幅回路であって、
反転出力端子と非反転出力端子との各々より差動信号を出力する差動増幅器と、
前記差動増幅器の非反転出力端子と反転入力端子との間に接続されている第一の帰還抵抗と、
前記差動増幅器の反転出力端子と非反転入力端子との間に接続されており、前記第一の帰還抵抗と同一の抵抗値である第二の帰還抵抗と、
前記反転入力端子と前記可変利得増幅回路の第一の入力端子との間に挿入されており、抵抗値が可変である第一の入力抵抗と、
前記反転入力端子と前記可変利得増幅回路の第二の入力端子との間に挿入されており、抵抗値が可変である第二の入力抵抗と、
前記反転入力端子と前記非反転入力端子との間に接続されている調整抵抗と、
を有しており、
前記第一の入力抵抗と前記第二の入力抵抗とは、抵抗値が同一になるように制御され、
前記調整抵抗の抵抗値は、前記第一及び前記第二の入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値である抵抗と抵抗値が該調整抵抗の1/2である抵抗との並列抵抗値が一定の値を維持するように制御される、
ことを特徴とする可変利得増幅回路。
(付記11)演算増幅器と抵抗とコンデンサとを備えて構成されるRCアクティブフィルタであって正及び負の2つの入力端子と正及び負の2つの出力端子とを有する全差動回路である当該RCアクティブフィルタの正入力端子に接続される正側入力抵抗の抵抗値と、負入力端子に接続される負側入力抵抗の抵抗値とを変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
前記正側入力抵抗の有する2つの端子のうち、一方の端子は前記正入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の非反転入力端子に接続されており、
前記負側入力抵抗の有する2つの端子のうち、一方の端子は前記負入力端子に接続され、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
前記演算増幅器の反転入力端子と非反転入力端子との間に調整抵抗を有しており、
前記正側入力抵抗と前記負側入力抵抗とは、抵抗値が同一になるように制御され、
前記調整抵抗の抵抗値は、前記正側入力抵抗及び前記負側入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値の抵抗と当該調整抵抗との並列抵抗値が一定になるように制御される、
ことを特徴とするフィルタ回路。
R0 帰還抵抗
R1 入力抵抗
Rs 調整抵抗
R11 、R12 、…、R1n 、Rs1 、Rs2 、…、Rsn 抵抗
M11 、M12 、…、M1n 、
Ms1 、Ms2 、…、Msn FET(電界効果トランジスタ)
S1 、S2 、…、Sn 端子
C コンデンサ
IN 可変利得増幅回路の入力端子
INP 可変利得増幅回路の非反転入力端子
INM 可変利得増幅回路の反転入力端子
OUT 可変利得増幅回路の出力端子
OUTP 可変利得増幅回路の非反転出力端子
OUTM 可変利得増幅回路の反転出力端子
V1 可変利得増幅回路への入力電圧
VO 可変利得増幅回路からの出力電圧
1 半導体装置
2 電子機器
3 レジスタ
4 信号レベル検出回路
5 制御回路
Claims (10)
- 利得を変化させることのできる可変利得増幅回路であって、
非反転入力端子が基準電位に接続されている演算増幅器と、
前記演算増幅器の出力端子と反転入力端子との間に接続されている帰還抵抗と、
前記反転入力端子と前記可変利得増幅回路の入力端子との間に挿入されている入力抵抗と、
前記反転入力端子と前記基準電位との間に接続されており、前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される調整抵抗と、
を有していることを特徴とする可変利得増幅回路。 - 前記帰還抵抗は抵抗値が固定であり、
前記入力抵抗は抵抗値が可変であり、
前記調整抵抗は、前記入力抵抗の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される、
ことを特徴とする請求項1に記載の可変利得増幅回路。 - 前記入力抵抗は、
抵抗値の異なる複数の第一の抵抗器と、
前記第一の抵抗器のうちのひとつを選択して前記反転入力端子と前記可変利得増幅回路の入力との間に接続する第一の選択スイッチと、
を有しており、
前記調整抵抗は、
前記第一の抵抗器の各々と一対一に対応付けられている複数の第二の抵抗器であって、当該対応付けられている第一の抵抗器と第二の抵抗器との並列接続における合成抵抗値が、全ての第一の抵抗器と第二の抵抗器との対応付けの組み合わせで同一の値となる抵抗値を各々有している第二の抵抗器と、
複数の前記第二の抵抗器から前記第一のスイッチで選択された第一の抵抗器に対応付けられているものを選択して前記反転入力端子と前記基準電位との間に接続する第二の選択スイッチと、
を有していることを特徴とする請求項2に記載の可変利得増幅回路。 - 前記第一の選択スイッチは、前記第一の抵抗器に各々直列に1つずつ接続されているトランジスタであり、
前記第二の選択スイッチは、前記第二の抵抗器に各々直列に1つずつ接続されているトランジスタである、
ことを特徴とする請求項3に記載の可変利得増幅回路。 - 前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を、前記可変利得増幅回路の出力信号の信号レベルに基づいて制御して変化させることを特徴とする請求項1に記載の可変利得増幅回路。
- 前記帰還抵抗は抵抗値が可変であり、
前記入力抵抗は抵抗値が固定であり、
前記調整抵抗は、前記帰還抵抗の抵抗値を変化させたときに、前記入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される、
ことを特徴とする請求項1に記載の可変利得増幅回路。 - 前記演算増幅器、前記帰還抵抗、前記入力抵抗、及び前記調整抵抗を単一の半導体基板上に形成して請求項1に記載の可変利得増幅回路を構成したことを特徴とする半導体装置。
- 演算増幅器と抵抗とコンデンサとを備えて構成されるRCアクティブフィルタの入力端子に接続される入力抵抗の抵抗値を変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
前記入力抵抗の有する2つの端子のうち、一方の端子は前記入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
前記演算増幅器の反転入力端子と前記回路の仮想接地との間に調整抵抗を有しており、
前記入力抵抗の抵抗値を変化させたときに、前記調整抵抗の抵抗値と当該入力抵抗の抵抗値との並列抵抗値が一定の値を維持するように、当該調整抵抗の抵抗値が制御される、ことを特徴とするフィルタ回路。 - 利得を変化させることのできる可変利得増幅回路であって、
反転出力端子と非反転出力端子との各々より差動信号を出力する差動増幅器と、
前記差動増幅器の非反転出力端子と反転入力端子との間に接続されている第一の帰還抵抗と、
前記差動増幅器の反転出力端子と非反転入力端子との間に接続されており、前記第一の帰還抵抗と同一の抵抗値である第二の帰還抵抗と、
前記反転入力端子と前記可変利得増幅回路の第一の入力端子との間に挿入されており、抵抗値が可変である第一の入力抵抗と、
前記反転入力端子と前記可変利得増幅回路の第二の入力端子との間に挿入されており、抵抗値が可変である第二の入力抵抗と、
前記反転入力端子と前記非反転入力端子との間に接続されている調整抵抗と、
を有しており、
前記第一の入力抵抗と前記第二の入力抵抗とは、抵抗値が同一になるように制御され、
前記調整抵抗の抵抗値は、前記第一及び前記第二の入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値である抵抗と抵抗値が該調整抵抗の1/2である抵抗との並列抵抗値が一定の値を維持するように制御される、
ことを特徴とする可変利得増幅回路。 - 演算増幅器と抵抗とコンデンサとを備えて構成されるRCアクティブフィルタであって正及び負の2つの入力端子と正及び負の2つの出力端子とを有する全差動回路である当該RCアクティブフィルタの正入力端子に接続される正側入力抵抗の抵抗値と、負入力端子に接続される負側入力抵抗の抵抗値とを変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
前記正側入力抵抗の有する2つの端子のうち、一方の端子は前記正入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の非反転入力端子に接続されており、
前記負側入力抵抗の有する2つの端子のうち、一方の端子は前記負入力端子に接続され、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
前記演算増幅器の反転入力端子と非反転入力端子との間に調整抵抗を有しており、
前記正側入力抵抗と前記負側入力抵抗とは、抵抗値が同一になるように制御され、
前記調整抵抗の抵抗値は、前記正側入力抵抗及び前記負側入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値の抵抗と当該調整抵抗との並列抵抗値が一定になるように制御される、
ことを特徴とするフィルタ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036165A JP2008205560A (ja) | 2007-02-16 | 2007-02-16 | 可変利得増幅回路、フィルタ回路、及び半導体装置 |
US11/987,619 US7679447B2 (en) | 2007-02-16 | 2007-12-03 | Variable gain amplifier circuit and filter circuit |
US12/691,480 US8111096B2 (en) | 2007-02-16 | 2010-01-21 | Variable gain amplifier circuit and filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036165A JP2008205560A (ja) | 2007-02-16 | 2007-02-16 | 可変利得増幅回路、フィルタ回路、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205560A true JP2008205560A (ja) | 2008-09-04 |
Family
ID=39706133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036165A Pending JP2008205560A (ja) | 2007-02-16 | 2007-02-16 | 可変利得増幅回路、フィルタ回路、及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7679447B2 (ja) |
JP (1) | JP2008205560A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146861A (ja) * | 2010-01-13 | 2011-07-28 | Fujitsu Ltd | フィルタ回路 |
JP2014036293A (ja) * | 2012-08-08 | 2014-02-24 | Renesas Mobile Corp | 半導体集積回路及びそれを備えた無線通信端末 |
JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
JP2016036180A (ja) * | 2015-11-13 | 2016-03-17 | ルネサスエレクトロニクス株式会社 | 無線通信装置 |
US10826451B2 (en) | 2017-10-06 | 2020-11-03 | Thine Electronics, Inc. | Combined resistance circuit and variable gain amplifier circuit |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI396389B (zh) * | 2007-06-04 | 2013-05-11 | Quanta Comp Inc | 複合式開關控制系統 |
JP2011091572A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 可変利得増幅回路 |
US8452253B2 (en) * | 2010-07-20 | 2013-05-28 | Broadcom Corporation | Compact low-power receiver including transimpedance amplifier, digitally controlled interface circuit, and low pass filter |
US8976981B2 (en) * | 2010-10-07 | 2015-03-10 | Blackberry Limited | Circuit, system and method for isolating a transducer from an amplifier in an electronic device |
US8638156B2 (en) * | 2011-08-05 | 2014-01-28 | Analog Devices, Inc. | Multi-output-resistance switch driver circuits |
KR101873298B1 (ko) * | 2011-12-16 | 2018-07-02 | 삼성전자주식회사 | 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기 |
CN104104345A (zh) * | 2013-04-02 | 2014-10-15 | 安凯(广州)微电子技术有限公司 | 一种低噪声的麦克风输入放大器 |
US9065400B2 (en) | 2013-09-20 | 2015-06-23 | Honeywell International Inc. | Programmable-gain instrumentation amplifier |
US8970293B1 (en) | 2013-10-29 | 2015-03-03 | Motorola Solutions, Inc. | Active RC filter having gain-setting attenuator |
US9500687B2 (en) * | 2014-03-21 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuit and method for measuring the gain of an operational amplifier |
TW201713032A (zh) * | 2015-09-17 | 2017-04-01 | 力智電子股份有限公司 | 前置放大器 |
CN105997008A (zh) * | 2016-06-25 | 2016-10-12 | 深圳市贝沃德克生物技术研究院有限公司 | 生物传感器的信号自适应调节系统及方法 |
CN106788325A (zh) * | 2016-12-28 | 2017-05-31 | 宁波斯凯勒智能科技有限公司 | 一种高q值可调滤波电路 |
US10866555B2 (en) * | 2017-01-19 | 2020-12-15 | Canon Kabushiki Kaisha | Image forming apparatus capable of detecting sheet |
CN112104337A (zh) * | 2020-11-18 | 2020-12-18 | 四川科道芯国智能技术股份有限公司 | Mfb有源滤波器和nfc芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06270462A (ja) * | 1993-03-24 | 1994-09-27 | Canon Inc | 画像形成装置の光量制御装置 |
JPH07321577A (ja) * | 1994-05-26 | 1995-12-08 | Toshiba Corp | 可変利得増幅回路 |
JP2000332548A (ja) * | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
JP2002290208A (ja) * | 2001-03-23 | 2002-10-04 | Tsuru Gakuen | 超低周波信号処理回路 |
JP2005323131A (ja) * | 2004-05-10 | 2005-11-17 | Sony Corp | 利得制御増幅回路および記録再生装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3946328A (en) * | 1975-01-27 | 1976-03-23 | Northern Electric Company, Limited | Functionally tunable active filter |
US4275453A (en) * | 1980-01-25 | 1981-06-23 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Smoothing filter for digital to analog conversion |
US4482866A (en) * | 1982-02-26 | 1984-11-13 | Barcus-Berry, Inc. | Reference load amplifier correction system |
DE3329195C2 (de) * | 1983-08-12 | 1987-01-29 | Karl Heinz Dr.-Ing. 8500 Nürnberg Feistel | Aktives Kettenfilterglied mit umschaltbarer Bandbreite und aktiver Parallelschwingkreis hierfür |
US5107224A (en) * | 1987-10-30 | 1992-04-21 | North American Philips Corporation | Wideband single-ended voltage-to-current converter and gain-control circuit |
US4904951A (en) * | 1988-06-06 | 1990-02-27 | Burr-Brown Corporation | Method and circuit for reducing effects of distributed capacitance associated with large thin film resistors |
US5027083A (en) * | 1990-02-20 | 1991-06-25 | At&T Bell Laboratories | General purpose low cost digital amplitude regulator |
JPH08116224A (ja) | 1994-10-19 | 1996-05-07 | Nippondenso Co Ltd | 利得可変型増幅器 |
DE69620579D1 (de) * | 1995-01-12 | 2002-05-16 | Takeshi Ikeda | Abstimmschaltung |
JP3476454B1 (ja) * | 2002-10-01 | 2003-12-10 | 沖電気工業株式会社 | 信号増幅回路 |
KR100698319B1 (ko) * | 2005-02-17 | 2007-03-23 | 삼성전자주식회사 | 이득 제어 증폭기 및 이에 기초한 캐스코드 이득 제어 증폭기 |
-
2007
- 2007-02-16 JP JP2007036165A patent/JP2008205560A/ja active Pending
- 2007-12-03 US US11/987,619 patent/US7679447B2/en active Active
-
2010
- 2010-01-21 US US12/691,480 patent/US8111096B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06270462A (ja) * | 1993-03-24 | 1994-09-27 | Canon Inc | 画像形成装置の光量制御装置 |
JPH07321577A (ja) * | 1994-05-26 | 1995-12-08 | Toshiba Corp | 可変利得増幅回路 |
JP2000332548A (ja) * | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
JP2002290208A (ja) * | 2001-03-23 | 2002-10-04 | Tsuru Gakuen | 超低周波信号処理回路 |
JP2005323131A (ja) * | 2004-05-10 | 2005-11-17 | Sony Corp | 利得制御増幅回路および記録再生装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146861A (ja) * | 2010-01-13 | 2011-07-28 | Fujitsu Ltd | フィルタ回路 |
JP2014036293A (ja) * | 2012-08-08 | 2014-02-24 | Renesas Mobile Corp | 半導体集積回路及びそれを備えた無線通信端末 |
US9160281B2 (en) | 2012-08-08 | 2015-10-13 | Renesas Electronics Corporation | Semiconductor integrated circuit and radio communication terminal including the same |
JP2015154488A (ja) * | 2014-02-14 | 2015-08-24 | アナログ デバイシス グローバル | オフセット補償を備えた増幅器 |
US9385673B2 (en) | 2014-02-14 | 2016-07-05 | Analog Devices Global | Amplifier with offset compensation |
JP2016036180A (ja) * | 2015-11-13 | 2016-03-17 | ルネサスエレクトロニクス株式会社 | 無線通信装置 |
US10826451B2 (en) | 2017-10-06 | 2020-11-03 | Thine Electronics, Inc. | Combined resistance circuit and variable gain amplifier circuit |
Also Published As
Publication number | Publication date |
---|---|
US8111096B2 (en) | 2012-02-07 |
US20080197924A1 (en) | 2008-08-21 |
US20100171549A1 (en) | 2010-07-08 |
US7679447B2 (en) | 2010-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008205560A (ja) | 可変利得増幅回路、フィルタ回路、及び半導体装置 | |
US9595931B2 (en) | Two differential amplifier configuration | |
EP2696511A1 (en) | High Bandwidth equalizer and limiting amplifier | |
TWI310265B (en) | Gain amplifier with dc offset cancellation circuit | |
JP2008219527A (ja) | アナログスイッチ | |
US20060197592A1 (en) | Variable gain amplifier | |
JP2011091572A (ja) | 可変利得増幅回路 | |
JP4652863B2 (ja) | フィルタ回路のq補正 | |
JP4792503B2 (ja) | トランスコンダクタンスアンプ | |
US8963637B2 (en) | Semiconductor device and communication device | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
JP4937366B2 (ja) | 増幅器、及び通信装置 | |
US10199995B2 (en) | Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier | |
JP2009055351A (ja) | 増幅回路 | |
JP2016181884A (ja) | 電子回路 | |
US9871495B2 (en) | Thermal compensation for amplifiers | |
JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
CN111464149A (zh) | 滤波放大器 | |
JP2005217710A (ja) | 電子ボリューム | |
US20150244391A1 (en) | Ramp signal generator using programmable gain amplifier | |
JP4943546B1 (ja) | 可変利得増幅器及び受信装置 | |
JP6986066B2 (ja) | ノイズ除去回路 | |
JP2007074340A (ja) | 演算増幅器 | |
JPH10303656A (ja) | アナログ信号選択回路 | |
JPH0630426B2 (ja) | 利得可変回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |