JP2008205560A - 可変利得増幅回路、フィルタ回路、及び半導体装置 - Google Patents

Abstract

【課題】利得を変化させてもフィードバック量が変化しない可変利得増幅回路を提供して、各種の回路に利用できるようにする。
【解決手段】オペアンプＯＰ１は、非反転入力端子が基準電位に接続されている。オペアンプＯＰ１の出力端子と反転入力端子との間には帰還抵抗Ｒ０が接続されており、当該反転入力端子と可変利得増幅回路の入力端子ＩＮとの間には入力抵抗Ｒ１が挿入されている。調整抵抗Ｒｓは、当該反転入力端子と基準電位との間に接続されており、入力抵抗Ｒ１の抵抗値を変化させたときに、入力抵抗Ｒ１との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される。
【選択図】図１

Description

本発明は、電気信号の増幅技術に関し、特に、利得が可変である増幅回路の技術に関する。

図１２について説明する。同図は、利得を変化させることのできる増幅回路である可変利得増幅回路の一例を示す回路図である。
同図において、オペアンプ（演算増幅器）ＯＰ１の非反転入力端子は回路のグランド（基準電位、仮想接地）に接続されている。また、オペアンプＯＰ１の出力端子と反転入力端子との間には帰還抵抗Ｒ０が接続されている。

この可変利得増幅回路の入力端子ＩＮとオペアンプＯＰ１の反転入力端子との間には入力抵抗Ｒ１が接続されている。なお、この入力抵抗Ｒ１は、抵抗値を変化させることのできる可変抵抗である。

以上のように構成されている図１２の増幅回路は典型的な反転増幅回路である。反転増幅回路の利得Ｇは、
Ｇ＝Ｖ₀ ／Ｖ₁ ＝Ｒ０／Ｒ１
となることは広く知られている（ここでは信号の反転は考えないこととする）。ここで、入力抵抗Ｒ１の値を変化させると回路の利得が変化する。このようにして図１２の回路の利得を変化させたときの周波数特性及び位相特性の変化の様子を示したものが図１３のグラフである。

図１３から分かるように、入力抵抗Ｒ１の値を大きくして図１２の回路の利得を低下させると、位相特性も変化し、位相の回転する周波数がより高域側にシフトする。これは、抵抗Ｒ１の値を大きくしたことによってオペアンプＯＰ１の出力の反転入力端子へのフィードバック量が変化するためである。

なお、図１２の回路において、オペアンプＯＰ１から反転入力端子へのフィードバック量は、
Ｖ₀ ×Ｒ１／（Ｒ１＋Ｒ０）
である。

ところで、本願発明に関し、例えば特許文献１には、演算増幅器を用いた反転又は非反転増幅器において、入力抵抗とそれに直列接続され常時導通状態であるダミースイッチの導通抵抗との比率、及び帰還抵抗である利得設定用抵抗と利得切り換え用スイッチの導通抵抗との比率を略同一とすることで、利得切り換え用スイッチの導通抵抗の影響による利得誤差を低減すると共に、利得可変のために用いる抵抗の総抵抗値を低減するという技術が開示されている。
特開平８−１１６２２４号公報

前述したように、図１２に示した可変利得増幅回路では、回路の利得を変化させると回路のフィードバック量が変化するために位相特性が変化してしまう。このような位相特性の変化は、回路で増幅した信号の波形に歪みをもたらす原因になり得る。

本発明は上述した問題に鑑みてなされたものであり、その解決しようとする課題は、利得を変化させてもフィードバック量が変化しない可変利得増幅回路を提供して、各種の回路に利用できるようにすることである。

本発明の態様のひとつである可変利得増幅回路は、利得を変化させることのできる可変利得増幅回路であって、非反転入力端子が基準電位に接続されている演算増幅器と、前記演算増幅器の出力端子と反転入力端子との間に接続されている帰還抵抗と、前記反転入力端子と前記可変利得増幅回路の入力端子との間に挿入されている入力抵抗と、前記反転入力端子と前記基準電位との間に接続されており、前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される調整抵抗と、を有していることを特徴とするものである。

この構成によれば、回路の利得を変化させせるために入力抵抗及び帰還抵抗のうちのどちらか一方の抵抗値を変化させても、演算増幅器に対するフィードバック量の変化が抑制され、一定の値が維持される。従って、回路の利得を変化させてもその位相特性が変化しない。

なお、上述した本発明に係る可変利得増幅回路において、前記帰還抵抗は抵抗値が固定であり、前記入力抵抗は抵抗値が可変であり、前記調整抵抗は、前記入力抵抗の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される、ように構成してもよい。

この構成によれば、回路の利得を変化させるために入力抵抗の抵抗値を変化させても、演算増幅器に対するフィードバック量の変化が抑制され、一定の値が維持される。従って、回路の利得を変化させてもその位相特性が変化しない。

なお、このとき、前記入力抵抗は、抵抗値の異なる複数の第一の抵抗器と、前記第一の抵抗器のうちのひとつを選択して前記反転入力端子と前記可変利得増幅回路の入力との間に接続する第一の選択スイッチと、を有しており、前記調整抵抗は、前記第一の抵抗器の各々と一対一に対応付けられている複数の第二の抵抗器であって、当該対応付けられている第一の抵抗器と第二の抵抗器との並列接続における合成抵抗値が、全ての第一の抵抗器と第二の抵抗器との対応付けの組み合わせで同一の値となる抵抗値を各々有している第二の抵抗器と、複数の前記第二の抵抗器から前記第一のスイッチで選択された第一の抵抗器に対応付けられているものを選択して前記反転入力端子と前記基準電位との間に接続する第二の選択スイッチと、を有しているように構成してもよい。

この構成によれば、入力抵抗の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値が該変化に対して一定の値を維持するように調整抵抗の抵抗値を制御することができる。

なお、このとき、前記第一の選択スイッチは、前記第一の抵抗器に各々直列に１つずつ接続されているトランジスタであり、前記第二の選択スイッチは、前記第二の抵抗器に各々直列に１つずつ接続されているトランジスタである、ように構成してもよい。

また、前述した本発明に係る可変利得増幅回路において、前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を、前記可変利得増幅回路の出力信号の信号レベルに基づいて制御して変化させるように構成してもよい。

この構成によれば、回路の利得を変化させてもその位相特性が変化しないＡＧＣ（自動利得制御）回路を提供することができる。
また、前述した本発明に係る可変利得増幅回路において、前記帰還抵抗は抵抗値が可変であり、前記入力抵抗は抵抗値が固定であり、前記調整抵抗は、前記帰還抵抗の抵抗値を変化させたときに、前記入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される、ように構成してもよい。

この構成によれば、回路の利得を変化させるために帰還抵抗の抵抗値を変化させても、演算増幅器に対するフィードバック量の変化が抑制され、一定の値が維持される。従って、回路の利得を変化させてもその位相特性が変化しない。

なお、前記演算増幅器、前記帰還抵抗、前記入力抵抗、及び前記調整抵抗を単一の半導体基板上に形成して前述した本発明に係る可変利得増幅回路を構成した半導体装置も本発明に係るものである。

また、上述した本発明に係る半導体装置を備えた電子機器も本発明に係るものである。
また、本発明の別の態様のひとつであるフィルタ回路は、演算増幅器と抵抗とコンデンサとを備えて構成されるＲＣアクティブフィルタの入力端子に接続される入力抵抗の抵抗値を変化させることにより、回路の利得を変化させることのできるフィルタ回路において、前記入力抵抗の有する２つの端子のうち、一方の端子は前記入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、前記演算増幅器の反転入力端子と前記回路の仮想接地との間に調整抵抗を有しており、前記入力抵抗の抵抗値を変化させたときに、前記調整抵抗の抵抗値と当該入力抵抗の抵抗値との並列抵抗値が一定の値を維持するように、当該調整抵抗の抵抗値が制御される、ことを特徴とするものである。

この構成によれば、回路の直流利得を変化させせるために入力抵抗の抵抗値を変化させても、演算増幅器に対するフィードバック量の変化が抑制され、一定の値が維持されるので、入力抵抗の抵抗値を変化させて回路の直流利得を変化させても、フィルタのカットオフ周波数及びＱ値を変化させないようにすることができる。

また、本発明の別の態様のひとつである可変利得増幅回路は、利得を変化させることのできる可変利得増幅回路であって、反転出力端子と非反転出力端子との各々より差動信号を出力する差動増幅器と、前記差動増幅器の非反転出力端子と反転入力端子との間に接続されている第一の帰還抵抗と、前記差動増幅器の反転出力端子と非反転入力端子との間に接続されており、前記第一の帰還抵抗と同一の抵抗値である第二の帰還抵抗と、前記反転入力端子と前記可変利得増幅回路の第一の入力端子との間に挿入されており、抵抗値が可変である第一の入力抵抗と、前記反転入力端子と前記可変利得増幅回路の第二の入力端子との間に挿入されており、抵抗値が可変である第二の入力抵抗と、前記反転入力端子と前記非反転入力端子との間に接続されている調整抵抗と、を有しており、前記第一の入力抵抗と前記第二の入力抵抗とは、抵抗値が同一になるように制御され、前記調整抵抗の抵抗値は、前記第一及び前記第二の入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値である抵抗と抵抗値が該調整抵抗の１／２である抵抗との並列抵抗値が一定の値を維持するように制御される、ことを特徴とするものである。

この構成によれば、回路の利得を変化させせるために入力抵抗及び帰還抵抗のうちのどちらか一方の抵抗値を変化させても、演算増幅器に対するフィードバック量の変化が抑制され、一定の値が維持される。従って、回路の利得を変化させてもその位相特性が変化しない差動増幅回路を提供することができる。

また、本発明の別の態様のひとつであるフィルタ回路は、演算増幅器と抵抗とコンデンサとを備えて構成されるＲＣアクティブフィルタであって正及び負の２つの入力端子と正及び負の２つの出力端子とを有する全差動回路である当該ＲＣアクティブフィルタの正入力端子に接続される正側入力抵抗の抵抗値と、負入力端子に接続される負側入力抵抗の抵抗値とを変化させることにより、回路の利得を変化させることのできるフィルタ回路において、前記正側入力抵抗の有する２つの端子のうち、一方の端子は前記正入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の非反転入力端子に接続されており、前記負側入力抵抗の有する２つの端子のうち、一方の端子は前記負入力端子に接続され、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、前記演算増幅器の反転入力端子と非反転入力端子との間に調整抵抗を有しており、前記正側入力抵抗と前記負側入力抵抗とは、抵抗値が同一になるように制御され、前記調整抵抗の抵抗値は、前記正側入力抵抗及び前記負側入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値の抵抗と当該調整抵抗との並列抵抗値が一定になるように制御される、ことを特徴とするものである。

この構成によれば、回路の直流利得を変化させせるために入力抵抗の抵抗値を変化させても、演算増幅器に対するフィードバック量の変化が抑制され、一定の値が維持される。従って、回路の直流利得を変化させてもその位相特性が変化しないフィルタ回路を提供することができる。

本発明によれば、以上のようにすることにより、利得を変化させてもフィードバック量が変化しない可変利得増幅回路の提供が可能となり、各種の回路に利用できるようになるという効果を奏する。

以下、本発明の実施の形態を図面に基づいて説明する。
まず図１について説明する。同図は、本発明を実施する可変利得増幅回路の構成の第一の例を示している。

同図において、オペアンプ（演算増幅器）ＯＰ１の非反転入力端子は回路のグランド（基準電位）に接続されている。また、オペアンプＯＰ１の出力端子と反転入力端子との間には帰還抵抗Ｒ０が接続されている。

この可変利得増幅回路の入力端子ＩＮとオペアンプＯＰ１の反転入力端子との間には入力抵抗Ｒ１が接続されている。この入力抵抗Ｒ１は、抵抗値を変化させることのできる可変抵抗である。

更に、オペアンプＯＰ１の反転入力端子と回路のグランドとの間には、本発明において特徴的である調整抵抗Ｒｓが接続されている。この調整抵抗Ｒｓも、抵抗値を変化させることのできる可変抵抗である。

この調整抵抗Ｒｓは、入力抵抗Ｒ１及び帰還抵抗Ｒ０のうちのどちらか一方の抵抗値を変化させたときに、入力抵抗Ｒ１との並列接続における合成抵抗値と帰還抵抗Ｒ０の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される。但し、図１の回路では、帰還抵抗Ｒ０は抵抗値が固定であるので、調整抵抗Ｒｓは、入力抵抗Ｒ１の抵抗値を変化させたときに、入力抵抗Ｒ１との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される。

図１の回路において、回路の利得Ｇは、図１２の回路と同様、
Ｇ＝Ｒ０／Ｒ１
となる（ここでは信号の反転は考えないこととする）。従って、可変抵抗である入力抵抗Ｒ１の値を変化させると回路の利得が変化する。

ここで、調整抵抗Ｒｓは、Ｒ１//Ｒｓ（入力抵抗Ｒ１と調整抵抗Ｒｓとの並列接続における合成抵抗値）が、回路利得の変更のための入力抵抗Ｒ１の変化に対して一定の値を維持するように調整される。

図１の回路において、入力抵抗Ｒ１の値を変化させて回路の利得を変化させると共に、調整抵抗Ｒｓの値を上述したようにして調整したときの周波数特性及び位相特性の変化の様子を図２のグラフで示す。

図１の回路において、オペアンプＯＰ１の反転入力端子へのフィードバック量は、
Ｖ₀ ×（Ｒ１//Ｒｓ）／｛（Ｒ１//Ｒｓ）＋Ｒ０｝
で示される。ここで、Ｒ１//Ｒｓが入力抵抗Ｒ１の値の変化に対して一定の値を維持するように調整抵抗Ｒｓの値が調整されると、上記のフィードバック量は、入力抵抗Ｒ１の変化に関わらず一定となる。このようにすることにより、図２に示されているように、入力抵抗Ｒ１の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。

ここで図３Ａ及び図３Ｂについて説明する。これらの図は可変利得増幅回路のシミュレーションの結果を示しており、図３Ａは図１２に示した回路のシミュレーション結果、図３Ｂは図１に示した回路のシミュレーション結果である。ここで、図３Ａ及び図３Ｂのそれぞれ上側に示した曲線は周波数特性を表しており、下側に示した曲線は位相特性を表している。

図３Ａ及び図３Ｂに示したシミュレーションでは、オペアンプＯＰ１の利得を１０００倍とし、帰還抵抗Ｒ０は１０ｋΩとした。ここで、実線の曲線は入力抵抗Ｒ１が１．０ｋΩの場合の結果（このときの調整抵抗Ｒｓは∞）であり、破線の曲線は入力抵抗Ｒ１が３．３ｋΩの場合の結果（このときの調整抵抗Ｒｓは１．４３ｋΩ）であり、一点鎖線の曲線は入力抵抗Ｒ１が１０ｋΩの場合の結果（このときの調整抵抗Ｒｓは１．１１ｋΩ）である。但し、図３Ｂにおける位相特性の曲線は、これらの３つの線が重なっている。

この図３Ａと図３Ｂとを対比すると、図１２の回路では、利得を変化させると位相特性も変化し、高周波域において位相の回転量が変化してしまっているのに対し、図１の回路では、利得を変化させても位相特性は変化していないことが分かる。

次に図４について説明する。同図は、図１に示した可変利得増幅回路の具体的な構成例を示している。
図４において、オペアンプＯＰ１、帰還抵抗Ｒ０、入力抵抗Ｒ１、及び調整抵抗Ｒｓは、半導体装置１における単一の半導体基板上に形成されて可変利得増幅回路を構成している。なお、この半導体装置１は、例えば高周波信号処理用のアナログＩＣ（集積回路）であり、例えば無線信号の送信機や受信機などといった電子機器２に備えられる。

図４に示した回路は、入力抵抗Ｒ１及び調整抵抗Ｒｓの構成を図１から変更している。すなわち、図４の回路では、抵抗Ｒ１₁ とＦＥＴ（電界効果トランジスタ）Ｍ１₁ との直列接続、抵抗Ｒ１₂ とＦＥＴＭ１₂ との直列接続、…、及び抵抗Ｒ１_n とＦＥＴＭ１_n との直列接続を並列に接続して入力抵抗Ｒ１が構成されており、抵抗Ｒｓ₁ とＦＥＴＭｓ₁ との直列接続、抵抗Ｒｓ₂ とＦＥＴＭｓ₂ との直列接続、…、及び抵抗Ｒｓ_n とＦＥＴＭ
ｓ_n との直列接続を並列に接続して調整抵抗Ｒｓが構成されている。

ここで、抵抗Ｒ１₁ 、Ｒ１₂ 、…、及びＲ１_n は互いに異なる抵抗値の抵抗である。また、抵抗Ｒｓ₁ 、Ｒｓ₂ 、…、及びＲｓ_n は、それぞれ抵抗Ｒ１₁ 、Ｒ１₂ 、…、及びＲ１_n に一対一に対応付けられており、その抵抗値は、
Ｒ１₁ //Ｒｓ₁ ＝Ｒ１₂ //Ｒｓ₂ ＝…＝Ｒ１_n //Ｒｓ_n
が成立するように設定されている。すなわち、対応付けられている抵抗Ｒ１₁ 、Ｒ１₂ 、…、及びＲ１_n と抵抗Ｒｓ₁ 、Ｒｓ₂ 、…、及びＲｓ_n との各組合わせで構成される並列接続の合成抵抗値が、全て同一となるように、抵抗Ｒｓ₁ 、Ｒｓ₂ 、…、及びＲｓ_n の各抵抗値が設定されている。

図４においては、端子Ｓ₁ 、Ｓ₂ 、…、及びＳ_n のうちのいずれか１つに対し回路のグランド（基準電位）よりも十分に高い所定の電圧を印加する。ここで、例えば端子Ｓ₁ に所定の電圧を印加するとＦＥＴＭ１₁ 及びＭｓ₁ がオンとなる。すると、抵抗Ｒ１₁ が入力抵抗Ｒ１として選択されて可変利得増幅回路の入力端子ＩＮとオペアンプＯＰ１の反転入力端子との間に接続され、抵抗Ｒ１₁ に対応付けられている抵抗Ｒｓ₁ が調整抵抗Ｒｓとして選択されてオペアンプＯＰ１の反転入力端子と回路のグランドとの間に接続される。従って、端子Ｓ₁ 、Ｓ₂ 、…、及びＳ_n のうち所定の電圧を印加するものを切り替えることで、入力抵抗Ｒ１の値が変化して図４の回路の利得を変化させることができ、また、調整抵抗Ｒｓと入力抵抗Ｒ１との並列接続における合成抵抗値が入力抵抗Ｒ１の値の変化に対して一定の値を維持するように調整抵抗Ｒｓの抵抗値が制御されて回路の位相特性の変化が抑制される。

図１に示した可変利得増幅回路の第一の利用例を図５に示す。同図の回路では、半導体装置１に更にレジスタ３を備えるようにする。そして、外部の装置（例えばマイクロプロセッサ）によってレジスタ３にデータが書き込まれると、図４に示した端子Ｓ₁ 、Ｓ₂ 、…、及びＳ_n のうち書き込まれたデータに対応するものに所定の電圧が印加される。この結果、入力抵抗Ｒ１の値が設定されて回路の利得が変化し、併せて調整抵抗Ｒｓの抵抗値が入力抵抗Ｒ１の値に応じて制御されて回路の位相特性の変化が抑制される。

図６は、図１に示した可変利得増幅回路の第二の利用例を示しており、ＡＧＣ（自動利得制御）回路での利用例を示している。同図の回路では、半導体装置１に更に信号レベル検出回路４と制御回路５とを備えるようにする。

図６において、信号レベル検出回路４は、可変利得増幅回路からの出力信号の信号レベルを検出する。制御回路５は、信号レベル検出回路４で検出された信号レベルに基づいて入力抵抗Ｒ１の値を制御して変化させ、併せて調整抵抗Ｒｓの抵抗値を、入力抵抗Ｒ１の値に応じて前述したように制御する。この制御により、可変利得増幅回路からの出力信号の信号レベルに応じて回路の利得が変化し、併せてこの利得の変化に対する位相特性の変化が抑制される。

次に、本発明に係る可変利得増幅回路を利用したフィルタ回路について説明する。
まず、図７Ａについて説明する。同図は、利得可変機能を有するフィルタ回路の一例を示す回路図である。

同図に示す回路は、図１２に示した可変利得増幅回路における帰還抵抗Ｒ０にコンデンサＣが並列接続されて構成されている一次のＬＰＦ（ローパスフィルタ）回路であり、このコンデンサＣによって可変利得増幅回路の周波数特性を変化させている。

図７Ａに示したフィルタ回路の直流利得を変化させたときの周波数特性の変化の様子を
示したものが図７Ｂのグラフである。このグラフから分かるように、入力抵抗Ｒ１の値を大きくして図１２の回路の直流利得を低下させると、可変利得増幅回路位相特性も変化し、フィルタのカットオフ周波数及びＱ値が変化してしまう。この変化も、抵抗Ｒ１の値を大きくしたことによってオペアンプＯＰ１の出力から反転入力端子へのフィードバック量が変化することに起因するものである。

次に図８Ａについて説明する。同図は、本発明を実施するフィルタ回路の構成例を示している。
同図に示す回路は、図１に示した本発明を実施する可変利得増幅回路における帰還抵抗Ｒ０にコンデンサＣが並列接続されて構成されている一次のＬＰＦ（ローパスフィルタ）回路であり、このコンデンサＣによって可変利得増幅回路の周波数特性を変化させている。なお、この図８Ａの回路は、図７Ａの回路におけるオペアンプＯＰ１の反転入力端子と当該回路の仮想接地との間に調整抵抗Ｒｓを設けたものと観ることもできる。

図８Ａの回路において、回路の直流利得Ｇは、図７Ａの回路と同様、
Ｇ＝Ｒ０／Ｒ１
となる（ここでは信号の反転は考えないこととする）。従って、可変抵抗である入力抵抗Ｒ１の値を変化させると回路の直流利得が変化する。

ここで、調整抵抗Ｒｓは、Ｒ１//Ｒｓが、回路の直流利得の変更のための入力抵抗Ｒ１の変化に対して一定の値を維持するように調整される。
図８Ａの回路において、入力抵抗Ｒ１の値を変化させて回路の直流利得を変化させると共に、調整抵抗Ｒｓの値を上述したようにして調整したときの周波数特性の変化の様子を図８Ｂのグラフで示す。

図８Ａの回路においても、オペアンプＯＰ１の反転入力端子へのフィードバック量は、
Ｖ₀ ×（Ｒ１//Ｒｓ）／｛（Ｒ１//Ｒｓ）＋Ｒ０｝
で示される。ここで、Ｒ１//Ｒｓが入力抵抗Ｒ１の値の変化に対して一定の値を維持するように調整抵抗Ｒｓの値が調整されると、上記のフィードバック量は、入力抵抗Ｒ１の変化に関わらず一定となる。このようにすることにより、図８Ｂに示されているように、入力抵抗Ｒ１の値を変化させて回路の直流利得を変化させても、フィルタのカットオフ周波数及びＱ値は変化しない。

ここで図９Ａ及び図９Ｂについて説明する。これらの図はフィルタ回路のシミュレーションの結果を示しており、図９Ａは５次バタワース特性のアクティブＬＰＦ回路の最終段に図１２の可変利得増幅回路を用いた場合のシミュレーション結果、図９Ｂは、５次バタワース特性のアクティブＬＰＦ回路の最終段に図１の可変利得増幅回路を用いた場合のシミュレーション結果を示している。

この図９Ａと図９Ｂとを対比する。図９Ａの曲線では、ＬＰＦのカットオフ周波数が直流利得の変化に従って変動しており、また、カットオフ周波数近傍における曲線の形状が直流利得の変化に従って変化している（すなわちフィルタのＱ値が変化している）ことが分かる。これに対し、図９Ｂの曲線では、直流利得を変化させてもＬＰＦのカットオフ周波数は変化しておらず、また、カットオフ周波数近傍における曲線の形状も変化していない（すなわちフィルタのＱ値が変化していない）ことが分かる。

なお、図４に具体的な構成例を示した可変利得増幅回路における帰還抵抗Ｒ０にコンデンサＣを並列接続することで、図８Ａに示したフィルタ回路を構成できることは明らかである。また、このコンデンサＣを半導体装置１における半導体基板上に形成することも勿論可能である。

次に図１０について説明する。同図は、本発明を実施する可変利得増幅回路の構成の第二の例を示している。
同図において、オペアンプＯＰ１の非反転入力端子は回路のグランド（基準電位）に接続されている。また、オペアンプＯＰ１の出力端子と反転入力端子との間には帰還抵抗Ｒ０が接続されている。ここで、図１に示した第一の例と異なり、この帰還抵抗Ｒ０は、抵抗値を変化させることのできる可変抵抗である。

また、この可変利得増幅回路の入力端子ＩＮとオペアンプＯＰ１の反転入力端子との間には入力抵抗Ｒ１が接続されている。ここで、図１に示した第一の例と異なり、この入力抵抗Ｒ１は、抵抗値が固定である。

更に、オペアンプＯＰ１の反転入力端子と回路のグランドとの間には、本発明において特徴的である調整抵抗Ｒｓが接続されている。この調整抵抗Ｒｓは、抵抗値を変化させることのできる可変抵抗である。

この調整抵抗Ｒｓは、入力抵抗Ｒ１及び帰還抵抗Ｒ０のうちのどちらか一方の抵抗値を変化させたときに、入力抵抗Ｒ１との並列接続における合成抵抗値と帰還抵抗Ｒ０の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される。この図１０の回路では、入力抵抗Ｒ１は抵抗値が固定であるので、調整抵抗Ｒｓは、帰還抵抗Ｒ０の抵抗値を変化させたときに、入力抵抗Ｒ１との並列接続における合成抵抗値と帰還抵抗Ｒ０の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される。

図１０の回路において、回路の利得Ｇは、図１の回路と同様、
Ｇ＝Ｒ０／Ｒ１
となる（ここでは信号の反転は考えないこととする）。従って、可変抵抗である帰還抵抗Ｒ０の値を変化させると回路の利得が変化する。

ここで、調整抵抗Ｒｓは、Ｒ１//Ｒｓと帰還抵抗Ｒ０の抵抗値との比が、回路利得の変更のための帰還抵抗Ｒ０の変化に対して一定の値を維持するように調整される。
図１０の回路において、オペアンプＯＰ１の反転入力端子へのフィードバック量は、図１の回路と同様
Ｖ₀ ×（Ｒ１//Ｒｓ）／｛（Ｒ１//Ｒｓ）＋Ｒ０｝
で示される。ここで、Ｒ１//Ｒｓと帰還抵抗Ｒ０の抵抗値との比が、帰還抵抗Ｒ０の値の変化に対して一定の値を維持するように調整抵抗Ｒｓの値が調整されると、上記のフィードバック量は、帰還抵抗Ｒ０の変化に関わらず一定となる。このようにすることにより、帰還抵抗Ｒ０の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。

次に図１１について説明する。同図は、本発明を実施する可変利得増幅回路の構成の第三の例を示している。なお、この回路は差動増幅回路である。
図１１において、オペアンプＯＰ１は、反転出力端子（ＯＵＴＭ側）と非反転出力端子（ＯＵＴＰ側）との各々より差動信号を出力する差動出力型のオペアンプである。このオペアンプＯＰ１の非反転出力端子と反転入力端子との間、及び、反転出力端子と非反転入力端子との間には、抵抗値が同一である帰還抵抗Ｒ０がそれぞれ接続されている。また、この可変利得増幅回路の反転側入力端子ＩＮＭとオペアンプＯＰ１の反転入力端子との間、及び、可変利得増幅回路の非反転側入力端子ＩＮＰとオペアンプＯＰ１の非反転入力端子との間には、抵抗値が同一である入力抵抗Ｒ１がそれぞれ接続されている。この２つの入力抵抗Ｒ１は、どちらも抵抗値を変化させることのできる可変抵抗であるが、その一方の抵抗値を変化させたときには、その変化後の抵抗値と同一になるようにそのもう一方の
抵抗値が制御される。

更に、オペアンプＯＰ１の反転入力端子と非反転入力端子の間には、本発明において特徴的である調整抵抗が接続されている。この調整抵抗は、抵抗値を変化させることのできる可変抵抗であり、その抵抗値を２×Ｒｓとする。

この調整抵抗は、入力抵抗Ｒ１及び帰還抵抗Ｒ０のうちのどちらか一方の抵抗値を変化させたときに、抵抗値が当該調整抵抗の１／２である抵抗Ｒｓと入力抵抗Ｒ１との並列接続における合成抵抗値と帰還抵抗Ｒ０の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される。この図１１の回路では、帰還抵抗Ｒ０は抵抗値が固定であるので、調整抵抗は、入力抵抗Ｒ１の抵抗値を変化させたときに、抵抗値が当該調整抵抗の１／２である抵抗Ｒｓと入力抵抗Ｒ１との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される。

図１１の回路においても、回路の利得Ｇは、図１の回路と同様、
Ｇ＝Ｒ０／Ｒ１
となる（ここでは信号の反転は考えないこととする）。従って、可変抵抗である入力抵抗Ｒ１の値を変化させると回路の利得が変化する。

ここで、調整抵抗は、Ｒ１//Ｒｓ（ここで、Ｒｓは、抵抗値が調整抵抗の１／２の抵抗値）が、回路利得の変更のための入力抵抗Ｒ１の変化に対して一定の値を維持するように調整される。

図１１の回路において、オペアンプＯＰ１の２つの入力端子へのフィードバック量は、図１の回路と同様
Ｖ₀ ×（Ｒ１//Ｒｓ）／｛（Ｒ１//Ｒｓ）＋Ｒ０｝
で示される。ここで、Ｒ１//Ｒｓが、入力抵抗Ｒ１の値の変化に対して一定の値を維持するように調整抵抗の値が調整されると、上記のフィードバック量は、帰還抵抗Ｒ０の変化に関わらず一定となる。このようにすることにより、入力抵抗Ｒ１の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。

なお、図１１の回路において、帰還抵抗Ｒ０を固定抵抗として入力抵抗Ｒ１を可変抵抗とする代わりに、図１０のように、帰還抵抗Ｒ０を可変抵抗として入力抵抗Ｒ１を固定抵抗とし、帰還抵抗Ｒ０の抵抗値を変化させたときに、抵抗値が当該調整抵抗の１／２である抵抗Ｒｓと入力抵抗Ｒ１との並列接続における合成抵抗値と帰還抵抗Ｒ０の抵抗値との比が、その変化に対して一定の値を維持するように調整抵抗の抵抗値を制御するようにしてもよい。こうすることによっても、帰還抵抗Ｒ０の値を変化させて回路の利得を変化させても、位相特性の変化を抑制することができる。

また、図１１の回路にコンデンサを備えることで（例えば帰還抵抗Ｒ０に並列にコンデンサを備えることで）入力抵抗の抵抗値を変化させることで回路の直流利得を変化させることのできるフィルタ回路を構成した場合において、入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値の抵抗と調整抵抗との並列抵抗値が一定になるように調整抵抗の抵抗値を制御するようにしても、位相特性の変化を抑制することができる。
以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良・変更が可能である。

なお、上記した実施の形態から次のような構成の技術的思想が導かれる。
（付記１）利得を変化させることのできる可変利得増幅回路であって、
非反転入力端子が基準電位に接続されている演算増幅器と、
前記演算増幅器の出力端子と反転入力端子との間に接続されている帰還抵抗と、
前記反転入力端子と前記可変利得増幅回路の入力端子との間に挿入されている入力抵抗と、
前記反転入力端子と前記基準電位との間に接続されており、前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される調整抵抗と、
を有していることを特徴とする可変利得増幅回路。
（付記２）前記帰還抵抗は抵抗値が固定であり、
前記入力抵抗は抵抗値が可変であり、
前記調整抵抗は、前記入力抵抗の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される、
ことを特徴とする付記１に記載の可変利得増幅回路。
（付記３）前記入力抵抗は、
抵抗値の異なる複数の第一の抵抗器と、
前記第一の抵抗器のうちのひとつを選択して前記反転入力端子と前記可変利得増幅回路の入力との間に接続する第一の選択スイッチと、
を有しており、
前記調整抵抗は、
前記第一の抵抗器の各々と一対一に対応付けられている複数の第二の抵抗器であって、当該対応付けられている第一の抵抗器と第二の抵抗器との並列接続における合成抵抗値が、全ての第一の抵抗器と第二の抵抗器との対応付けの組み合わせで同一の値となる抵抗値を各々有している第二の抵抗器と、
複数の前記第二の抵抗器から前記第一のスイッチで選択された第一の抵抗器に対応付けられているものを選択して前記反転入力端子と前記基準電位との間に接続する第二の選択スイッチと、
を有していることを特徴とする付記２に記載の可変利得増幅回路。
（付記４）前記第一の選択スイッチは、前記第一の抵抗器に各々直列に１つずつ接続されているトランジスタであり、
前記第二の選択スイッチは、前記第二の抵抗器に各々直列に１つずつ接続されているトランジスタである、
ことを特徴とする付記３に記載の可変利得増幅回路。
（付記５）前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を、前記可変利得増幅回路の出力信号の信号レベルに基づいて制御して変化させることを特徴とする付記１に記載の可変利得増幅回路。
（付記６）前記帰還抵抗は抵抗値が可変であり、
前記入力抵抗は抵抗値が固定であり、
前記調整抵抗は、前記帰還抵抗の抵抗値を変化させたときに、前記入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される、
ことを特徴とする付記１に記載の可変利得増幅回路。
（付記７）前記演算増幅器、前記帰還抵抗、前記入力抵抗、及び前記調整抵抗を単一の半導体基板上に形成して付記１に記載の可変利得増幅回路を構成したことを特徴とする半導体装置。
（付記８）付記７に記載の半導体装置を備えたことを特徴とする電子機器。
（付記９）演算増幅器と抵抗とコンデンサとを備えて構成されるＲＣアクティブフィルタの入力端子に接続される入力抵抗の抵抗値を変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
前記入力抵抗の有する２つの端子のうち、一方の端子は前記入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
前記演算増幅器の反転入力端子と前記回路の仮想接地との間に調整抵抗を有しており、
前記入力抵抗の抵抗値を変化させたときに、前記調整抵抗の抵抗値と当該入力抵抗の抵抗値との並列抵抗値が一定の値を維持するように、当該調整抵抗の抵抗値が制御される、ことを特徴とするフィルタ回路。
（付記１０）利得を変化させることのできる可変利得増幅回路であって、
反転出力端子と非反転出力端子との各々より差動信号を出力する差動増幅器と、
前記差動増幅器の非反転出力端子と反転入力端子との間に接続されている第一の帰還抵抗と、
前記差動増幅器の反転出力端子と非反転入力端子との間に接続されており、前記第一の帰還抵抗と同一の抵抗値である第二の帰還抵抗と、
前記反転入力端子と前記可変利得増幅回路の第一の入力端子との間に挿入されており、抵抗値が可変である第一の入力抵抗と、
前記反転入力端子と前記可変利得増幅回路の第二の入力端子との間に挿入されており、抵抗値が可変である第二の入力抵抗と、
前記反転入力端子と前記非反転入力端子との間に接続されている調整抵抗と、
を有しており、
前記第一の入力抵抗と前記第二の入力抵抗とは、抵抗値が同一になるように制御され、
前記調整抵抗の抵抗値は、前記第一及び前記第二の入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値である抵抗と抵抗値が該調整抵抗の１／２である抵抗との並列抵抗値が一定の値を維持するように制御される、
ことを特徴とする可変利得増幅回路。
（付記１１）演算増幅器と抵抗とコンデンサとを備えて構成されるＲＣアクティブフィルタであって正及び負の２つの入力端子と正及び負の２つの出力端子とを有する全差動回路である当該ＲＣアクティブフィルタの正入力端子に接続される正側入力抵抗の抵抗値と、負入力端子に接続される負側入力抵抗の抵抗値とを変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
前記正側入力抵抗の有する２つの端子のうち、一方の端子は前記正入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の非反転入力端子に接続されており、
前記負側入力抵抗の有する２つの端子のうち、一方の端子は前記負入力端子に接続され、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
前記演算増幅器の反転入力端子と非反転入力端子との間に調整抵抗を有しており、
前記正側入力抵抗と前記負側入力抵抗とは、抵抗値が同一になるように制御され、
前記調整抵抗の抵抗値は、前記正側入力抵抗及び前記負側入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値の抵抗と当該調整抵抗との並列抵抗値が一定になるように制御される、
ことを特徴とするフィルタ回路。

本発明を実施する可変利得増幅回路の構成の第一の例を示す図である。 図１の回路において入力抵抗の値を変化させると共に、調整抵抗の値の調整を行ったときの周波数特性及び位相特性の変化の様子を示す図である。 可変利得増幅回路のシミュレーション結果を示す図（その１）である。 可変利得増幅回路のシミュレーション結果を示す図（その２）である。 図１に示した可変利得増幅回路の具体的な構成例を示す図である。 図１に示した可変利得増幅回路の第一の利用例を示す図である。 図１に示した可変利得増幅回路の第二の利用例を示す図である。 利得可変機能を有するフィルタ回路の一例を示す図である。 図７Ａに示したフィルタ回路の直流利得を変化させたときの周波数特性の変化の様子を示したグラフを示す図である。 本発明を実施するフィルタ回路の構成例を示す図である。 図８Ａの回路において入力抵抗の値を変化させると共に、調整抵抗の値の調整を行ったときの周波数特性の変化の様子を示す図である。 フィルタ回路のシミュレーションの結果を示す図（その１）である。 フィルタ回路のシミュレーションの結果を示す図（その２）である。 本発明を実施する可変利得増幅回路の構成の第二の例を示す図である。 本発明を実施する可変利得増幅回路の構成の第三の例を示す図である。 利得を変化させることのできる増幅回路である可変利得増幅回路の一例を示す回路図である。 図１２の回路の利得を変化させたときの周波数特性及び位相特性の変化の様子を示したグラフである。

符号の説明

ＯＰ１ オペアンプ（演算増幅器）
Ｒ０ 帰還抵抗
Ｒ１ 入力抵抗
Ｒｓ 調整抵抗
Ｒ１₁ 、Ｒ１₂ 、…、Ｒ１_n 、Ｒｓ₁ 、Ｒｓ₂ 、…、Ｒｓ_n 抵抗
Ｍ１₁ 、Ｍ１₂ 、…、Ｍ１_n 、
Ｍｓ₁ 、Ｍｓ₂ 、…、Ｍｓ_n ＦＥＴ（電界効果トランジスタ）
Ｓ₁ 、Ｓ₂ 、…、Ｓ_n 端子
Ｃ コンデンサ
ＩＮ 可変利得増幅回路の入力端子
ＩＮＰ 可変利得増幅回路の非反転入力端子
ＩＮＭ 可変利得増幅回路の反転入力端子
ＯＵＴ 可変利得増幅回路の出力端子
ＯＵＴＰ 可変利得増幅回路の非反転出力端子
ＯＵＴＭ 可変利得増幅回路の反転出力端子
Ｖ₁ 可変利得増幅回路への入力電圧
Ｖ_O 可変利得増幅回路からの出力電圧
１ 半導体装置
２ 電子機器
３ レジスタ
４ 信号レベル検出回路
５ 制御回路

Claims (10)

1. 利得を変化させることのできる可変利得増幅回路であって、
   非反転入力端子が基準電位に接続されている演算増幅器と、
   前記演算増幅器の出力端子と反転入力端子との間に接続されている帰還抵抗と、
   前記反転入力端子と前記可変利得増幅回路の入力端子との間に挿入されている入力抵抗と、
   前記反転入力端子と前記基準電位との間に接続されており、前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される調整抵抗と、
   を有していることを特徴とする可変利得増幅回路。
2. 前記帰還抵抗は抵抗値が固定であり、
   前記入力抵抗は抵抗値が可変であり、
   前記調整抵抗は、前記入力抵抗の抵抗値を変化させたときに、該入力抵抗との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される、
   ことを特徴とする請求項１に記載の可変利得増幅回路。
3. 前記入力抵抗は、
   抵抗値の異なる複数の第一の抵抗器と、
   前記第一の抵抗器のうちのひとつを選択して前記反転入力端子と前記可変利得増幅回路の入力との間に接続する第一の選択スイッチと、
   を有しており、
   前記調整抵抗は、
   前記第一の抵抗器の各々と一対一に対応付けられている複数の第二の抵抗器であって、当該対応付けられている第一の抵抗器と第二の抵抗器との並列接続における合成抵抗値が、全ての第一の抵抗器と第二の抵抗器との対応付けの組み合わせで同一の値となる抵抗値を各々有している第二の抵抗器と、
   複数の前記第二の抵抗器から前記第一のスイッチで選択された第一の抵抗器に対応付けられているものを選択して前記反転入力端子と前記基準電位との間に接続する第二の選択スイッチと、
   を有していることを特徴とする請求項２に記載の可変利得増幅回路。
4. 前記第一の選択スイッチは、前記第一の抵抗器に各々直列に１つずつ接続されているトランジスタであり、
   前記第二の選択スイッチは、前記第二の抵抗器に各々直列に１つずつ接続されているトランジスタである、
   ことを特徴とする請求項３に記載の可変利得増幅回路。
5. 前記入力抵抗及び前記帰還抵抗のうちのどちらか一方の抵抗値を、前記可変利得増幅回路の出力信号の信号レベルに基づいて制御して変化させることを特徴とする請求項１に記載の可変利得増幅回路。
6. 前記帰還抵抗は抵抗値が可変であり、
   前記入力抵抗は抵抗値が固定であり、
   前記調整抵抗は、前記帰還抵抗の抵抗値を変化させたときに、前記入力抵抗との並列接続における合成抵抗値と該帰還抵抗の抵抗値との比が該変化に対して一定の値を維持するように抵抗値が制御される、
   ことを特徴とする請求項１に記載の可変利得増幅回路。
7. 前記演算増幅器、前記帰還抵抗、前記入力抵抗、及び前記調整抵抗を単一の半導体基板上に形成して請求項１に記載の可変利得増幅回路を構成したことを特徴とする半導体装置。
8. 演算増幅器と抵抗とコンデンサとを備えて構成されるＲＣアクティブフィルタの入力端子に接続される入力抵抗の抵抗値を変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
   前記入力抵抗の有する２つの端子のうち、一方の端子は前記入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
   前記演算増幅器の反転入力端子と前記回路の仮想接地との間に調整抵抗を有しており、
   前記入力抵抗の抵抗値を変化させたときに、前記調整抵抗の抵抗値と当該入力抵抗の抵抗値との並列抵抗値が一定の値を維持するように、当該調整抵抗の抵抗値が制御される、ことを特徴とするフィルタ回路。
9. 利得を変化させることのできる可変利得増幅回路であって、
   反転出力端子と非反転出力端子との各々より差動信号を出力する差動増幅器と、
   前記差動増幅器の非反転出力端子と反転入力端子との間に接続されている第一の帰還抵抗と、
   前記差動増幅器の反転出力端子と非反転入力端子との間に接続されており、前記第一の帰還抵抗と同一の抵抗値である第二の帰還抵抗と、
   前記反転入力端子と前記可変利得増幅回路の第一の入力端子との間に挿入されており、抵抗値が可変である第一の入力抵抗と、
   前記反転入力端子と前記可変利得増幅回路の第二の入力端子との間に挿入されており、抵抗値が可変である第二の入力抵抗と、
   前記反転入力端子と前記非反転入力端子との間に接続されている調整抵抗と、
   を有しており、
   前記第一の入力抵抗と前記第二の入力抵抗とは、抵抗値が同一になるように制御され、
   前記調整抵抗の抵抗値は、前記第一及び前記第二の入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値である抵抗と抵抗値が該調整抵抗の１／２である抵抗との並列抵抗値が一定の値を維持するように制御される、
   ことを特徴とする可変利得増幅回路。
10. 演算増幅器と抵抗とコンデンサとを備えて構成されるＲＣアクティブフィルタであって正及び負の２つの入力端子と正及び負の２つの出力端子とを有する全差動回路である当該ＲＣアクティブフィルタの正入力端子に接続される正側入力抵抗の抵抗値と、負入力端子に接続される負側入力抵抗の抵抗値とを変化させることにより、回路の利得を変化させることのできるフィルタ回路において、
    前記正側入力抵抗の有する２つの端子のうち、一方の端子は前記正入力端子に接続されており、且つ、もう一方の端子は前記演算増幅器の非反転入力端子に接続されており、
    前記負側入力抵抗の有する２つの端子のうち、一方の端子は前記負入力端子に接続され、且つ、もう一方の端子は前記演算増幅器の反転入力端子に接続されており、
    前記演算増幅器の反転入力端子と非反転入力端子との間に調整抵抗を有しており、
    前記正側入力抵抗と前記負側入力抵抗とは、抵抗値が同一になるように制御され、
    前記調整抵抗の抵抗値は、前記正側入力抵抗及び前記負側入力抵抗の抵抗値を変化させたときに、該変化後の抵抗値の抵抗と当該調整抵抗との並列抵抗値が一定になるように制御される、
    ことを特徴とするフィルタ回路。