JPH10303656A - アナログ信号選択回路 - Google Patents

Abstract

(57)【要約】 【課題】 波形を歪ませることなく、複数のアナログ信
号のいずれかを任意に選択して増幅出力することができ
るアナログ信号選択回路を提供する。 【解決手段】 本発明のアナログ信号選択回路は、アナ
ログ信号に含まれる直流電圧成分をカットするカップリ
ングコンデンサＣと、複数のアナログスイッチ１ａ〜１
ｄからなる入力選択回路１と、入力選択回路１で選択さ
れたアナログ信号を増幅する増幅回路２と、アナログス
イッチ１ａ〜１ｄに連動してオン・オフされるアナログ
スイッチ３ａ〜３ｄとを備える。アナログスイッチ３ａ
〜３ｄの一端はそれぞれ、対応するアナログスイッチ１
ａ〜１ｄの入力端に接続され、アナログスイッチ３ａ〜
３ｄの他端はいずれもバイアス抵抗Ｒに接続されてい
る。アナログスイッチ１ａ〜１ｄの出力端にはバイアス
電流は流れないため、アナログスイッチ１ａ〜１ｄのオ
ン抵抗の非直線性による波形の歪みは起きなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のアナログ信
号のいずれか一つを選択して増幅出力するアナログ信号
選択回路に関する。

【０００２】

【従来の技術】オーディオ機器などには、複数のアナロ
グ信号のいずれか一つを選択するアナログマルチプレク
サが設けられている。例えば、オーディオ機器用のマル
チプレクサは、ＣＤ再生装置やチューナなどから出力さ
れた複数のアナログ信号のいずれかを、操作者の指示に
応じて任意に選択して増幅出力する。このマルチプレク
サから出力された信号はスピーカに送られて音声出力さ
れる。

【０００３】この種のアナログマルチプレクサは、アナ
ログスイッチやオペアンプなどを組み合わせて構成され
るため、半導体基板上に形成することも比較的容易に行
うことができる。

【０００４】図５は、半導体基板（チップ）上に形成可
能な従来のアナログマルチプレクサの回路図である。図
５のアナログマルチプレクサは、複数のアナログスイッ
チ１ａ〜１ｄからなる入力選択回路１と、入力選択回路
１で選択されたアナログ信号を増幅する増幅回路２と、
アナログスイッチ１ａ〜１ｄの出力端に接続されたバイ
アス抵抗Ｒと、アナログスイッチ１ａ〜１ｄを制御する
デコーダ回路４とを備える。

【０００５】入力選択回路１内のアナログスイッチ１ａ
〜１ｄは、複数のアナログ信号のそれぞれに対応して設
けられ、これらアナログスイッチ１ａ〜１ｄはデコーダ
回路４からの制御信号によってそれぞれオン・オフ制御
される。増幅回路２は、オペアンプＯＰと、抵抗ｒ１，
ｒ２とを有し、非反転増幅器を構成している。バイアス
抵抗Ｒは、増幅回路２の入力電圧を基準電圧に基づき変
化させるものである。図５では、バイアス抵抗Ｒの他端
をアナロググランド端子に接続しており、上述した基準
電圧はアナロググランドレベルに設定される。

【０００６】上述した入力選択回路１、増幅回路２およ
びバイアス抵抗Ｒはチップ上に形成され、チップ外から
のアナログ信号は直流電圧カット用のカップリングコン
デンサＣ１を介して、チップ内の入力選択回路１に入力
される。

【０００７】次に、図５のアナログマルチプレクサの動
作を説明する。アナログ信号IN1 〜IN4 は、チップ外の
カップリングコンデンサＣ１で直流電圧成分がカットさ
れた後に、チップ内の入力端子AIN1〜AIN4に入力され
る。

【０００８】一方、アナログスイッチ１ａ〜１ｄをオン
・オフ制御する制御信号を出力するデコーダ回路４はチ
ップ内に設けられ、複数のアナログスイッチが同時にオ
ンすることがないように各制御信号を出力する。例え
ば、図示のアナログスイッチ１ａがオンの場合には、他
のアナログスイッチ１ｂ〜１ｄはいずれもオフになり、
増幅回路２内のオペアンプＯＰの正転入力端子にはアナ
ログ信号IN1 が入力される。このアナログ信号IN1 は、
非反転増幅器を構成する増幅回路２によって増幅された
後、出力端子OUT から出力される。

【０００９】

【発明が解決しようとする課題】図５に示す従来のアナ
ログマルチプレクサでは、アナログスイッチ１ａ〜１ｄ
の出力端にバイアス抵抗Ｒを接続しているため、アナロ
グスイッチ１ａ〜１ｄの出力端の電圧はアナログスイッ
チのオン抵抗とバイアス抵抗Ｒとで抵抗分割した電圧に
なる。すなわち、増幅回路２の入力電圧振幅は、チップ
に入力されたアナログ信号の電圧振幅よりも低くなって
しまう。また、アナログスイッチ１ａ〜１ｄのオン抵抗
は一定ではなく、非直線的に変化するため、増幅回路２
の入力電圧が歪むという問題がある。

【００１０】本発明は、このような点に鑑みてなされた
ものであり、その目的は、波形を歪ませることなく、複
数のアナログ信号のいずれかを任意に選択して増幅出力
することができるアナログ信号選択回路を提供すること
にある。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、複数のアナログ信号のそれ
ぞれに対応して設けられ、対応する前記アナログ信号を
通過させるか否かを切り換える複数の第１スイッチ手段
と、これら第１スイッチ手段を通過した前記アナログ信
号を増幅する増幅回路とを備えたアナログ信号選択回路
において、前記増幅回路の入力電圧を基準電圧に基づき
所望の値に調整するバイアス回路を備え、前記バイアス
回路を前記複数の第１スイッチ手段の各入力端に接続す
る。

【００１２】請求項２の発明は、請求項１に記載のアナ
ログ信号選択回路において、前記バイアス回路は、一端
が前記基準電圧に設定されたバイアス抵抗と、前記複数
の第１スイッチ手段のそれぞれに対応して設けられ、対
応する前記第１スイッチ手段に連動してオン・オフ制御
される複数の第２スイッチ手段とを有し、前記第２スイ
ッチ手段の入力端にはそれぞれ、対応する前記アナログ
信号が入力され、前記第２スイッチ手段の出力端はいず
れも前記バイアス抵抗の他端に接続される。

【００１３】請求項３の発明は、請求項１または２に記
載のアナログ信号選択回路において、前記アナログ信号
のそれぞれは、直流電圧を除去するためのコンデンサを
介して、対応する前記第１スイッチ手段に入力される。

【００１４】請求項４の発明は、請求項１〜３のいずれ
かに記載のアナログ信号選択回路において、前記第１お
よび第２のスイッチ手段のそれぞれは、アナログスイッ
チである。

【００１５】請求項５の発明は、請求項１〜４のいずれ
かに記載のアナログ信号選択回路において、前記第１ス
イッチ手段、前記第２スイッチ手段、前記バイアス抵抗
および前記増幅回路を半導体基板上に形成する。

【００１６】請求項１の発明を、例えば図１に対応づけ
て説明すると、「第１スイッチ手段」はアナログスイッ
チ１ａ〜１ｄに、「増幅回路」は増幅回路２に、「バイ
アス回路」はバイアス回路３に、それぞれ対応する。

【００１７】請求項２の発明を、例えば図１に対応づけ
て説明すると、「バイアス抵抗」はバイアス抵抗Ｒに、
「第２スイッチ手段」はアナログスイッチ３ａ〜３ｄ
に、それぞれ対応する。

【００１８】請求項３の発明を、例えば図１に対応づけ
て説明すると、「コンデンサ」はカップリングコンデン
サＣ１に対応する。

【００１９】

【発明の実施の形態】以下、本発明を適用したアナログ
信号選択回路について、図面を参照しながら具体的に説
明する。以下で説明するアナログ信号選択回路は、例え
ばオーディオ機器などに用いられるもので、ＣＤ再生装
置やチューナなどから出力された複数のアナログ信号の
いずれか一つを選択して増幅出力する。アナログ信号選
択回路から出力された信号は例えばスピーカに送られて
音声出力される。

【００２０】図１は本発明に係るアナログ信号選択回路
（以下、アナログマルチプレクサと呼ぶ）の一実施形態
の回路図である。図１では、図５と共通する構成部分に
は同一符号を付けている。

【００２１】図１のアナログ信号選択回路は、図５と同
様に、アナログ信号に含まれる直流電圧成分をカットす
るカップリングコンデンサＣ１と、複数のアナログスイ
ッチ１ａ〜１ｄからなる入力選択回路１と、入力選択回
路１で選択されたアナログ信号を増幅する増幅回路２
と、複数のアナログスイッチ１ａ〜１ｄを制御するデコ
ーダ回路４とを備える。

【００２２】この他、図１のアナログ信号選択回路は、
入力選択回路１の入力端に接続されたバイアス回路３を
備える。このバイアス回路３は、各アナログ信号に対応
して設けられたアナログスイッチ３ａ〜３ｄと、これら
アナログスイッチ３ａ〜３ｄの出力端に接続されたバイ
アス抵抗Ｒとで構成されている。

【００２３】入力選択回路１内のアナログスイッチ１ａ
〜１ｄと、バイアス回路３内のアナログスイッチ３ａ〜
３ｄとはそれぞれ、デコーダ回路４の出力する制御信号
によりオン・オフ制御される。より詳細には、アナログ
スイッチ１ａ，３ａと、アナログスイッチ１ｂ，３ｂ
と、アナログスイッチ１ｃ，３ｃと、アナログスイッチ
１ｄ，３ｄとは、それぞれ連動してオン・オフする。制
御信号はデコーダ回路４から出力され、上述した４組の
アナログスイッチ（１ａ，３ａ）、（１ｂ，３ｂ）、
（１ｃ，３ｃ）、（１ｄ，３ｄ）のうち、１組だけがオ
ンに設定される。

【００２４】アナログスイッチ３ａ〜３ｄの出力端はい
ずれもバイアス抵抗Ｒの一端に接続され、バイアス抵抗
Ｒの他端にはアナロググランド端子が接続されている。
したがって、アナログスイッチ３ａ〜３ｄのいずれかが
オンになると、そのアナログスイッチの入力端の電圧
は、アナロググランドレベルを基準にして変化するよう
になる。

【００２５】図１の回路のうち、カップリングコンデン
サＣ１を除く構成部分は、半導体チップ上に形成され、
アナログ信号IN1 〜IN4 はチップの外部から入力され
る。また、制御信号を生成するデコーダ回路４もチップ
内に設けられる。

【００２６】図１に示すアナログスイッチ１ａ〜１ｄ，
３ａ〜３ｄの回路構成はすべて同じでよく、例えば図２
のような回路で構成されている。図２のアナログスイッ
チは、一対のＰＭＯＳトランジスタＰ１とＮＭＯＳトラ
ンジスタＮ１からなるＣＭＯＳ構成の回路で構成されて
いる。ＮＭＯＳトランジスタＮ１のドレイン端子とＰＭ
ＯＳトランジスタＰ１のソース端子は互いに接続され、
この接続点がアナログスイッチの入力端になる。また、
ＮＭＯＳトランジスタＮ１のソース端子とＰＭＯＳトラ
ンジスタＰ１のドレイン端子は互いに接続され、この接
続点が出力端になる。

【００２７】図１では、各アナログスイッチにそれぞれ
１種類の制御信号を入力しているが、実際には図３に示
すように、制御信号とその反転信号が各アナログスイッ
チに入力される。より具体的には、図２のＮＭＯＳトラ
ンジスタＮ１のゲート端子には制御信号がそのまま入力
されるのに対し、ＰＭＯＳトランジスタＰ１のゲート端
子には制御信号を反転した信号が入力される。

【００２８】例えば、図２において、制御信号Ｘがハイ
レベルの場合には、ＮＭＯＳトランジスタＮ１とＰＭＯ
ＳトランジスタＰ１はともにオンし、アナログスイッチ
はオン状態になる。逆に、制御信号Ｘがローレベルにな
ると、ＮＭＯＳトランジスタＮ１とＰＭＯＳトランジス
タＰ１はともにオフし、アナログスイッチはオフ状態に
なる。

【００２９】一方、図４は図１に示したオペアンプＯＰ
の内部構成を示す回路図である。図のオペアンプＯＰ
は、差動増幅部１１と、出力増幅部１２とで構成されて
いる。差動増幅部１１はＰＭＯＳトランジスタＰ２，Ｐ
３とＮＭＯＳトランジスタＮ２，Ｎ３と定電流源１３と
を有し、出力増幅部１２はＮＭＯＳトランジスタＮ４と
コンデンサＣ２と定電流源１４とを有する。ＰＭＯＳト
ランジスタＰ３のゲート端子がオペアンプＯＰの正転入
力端子に対応し、ＰＭＯＳトランジスタＰ２のゲート端
子がオペアンプＯＰの反転入力端子に対応する。

【００３０】ここで、正転入力端子電圧ＶIN(+) が反転
入力端子電圧ＶIN(-) よりも高い場合には、定電流源１
３からの電流はＰＭＯＳトランジスタＰ２に流れ、ＮＭ
ＯＳトランジスタＮ２，Ｎ３はオンする。このため、Ｎ
ＭＯＳトランジスタＮ４はオフし、出力電圧ＶOUT は電
源電圧レベルＶDDになる。一方、正転入力端子電圧ＶIN
(+) が反転入力端子電圧ＶIN(-) よりも低い場合には、
定電流源１３からの電流はＰＭＯＳトランジスタＰ３に
流れ、ＮＭＯＳトランジスタＮ４のゲート端子が上昇し
てＮＭＯＳトランジスタＮ４がオンし、出力電圧ＶOUT
は接地レベルになる。

【００３１】このように、図１に示したアナログスイッ
チ１ａ〜１ｄ，３ａ〜３ｄとオペアンプＯＰは、ＮＭＯ
ＳトランジスタやＰＭＯＳトランジスタを組み合わせて
構成できるため、図１の回路全体を容易に半導体基板上
に形成することができる。

【００３２】次に、図１の回路の動作を説明する。例え
ば、アナログスイッチ１ａ，３ａがオンの場合には、他
のアナログスイッチはすべてオフになる。このとき、ア
ナログスイッチ１ａの入力端はアナログスイッチ３ａを
介してバイアス抵抗Ｒに接続され、アナログスイッチ１
ａの入力端の電圧はアナロググランドレベルを基準に変
化するようになる。

【００３３】したがって、増幅回路２の正転入力端子に
は、アナロググランドレベルを基準に変化するアナログ
信号IN1 が入力される。増幅回路２は、アナログ信号IN
1 を抵抗ｒ１，ｒ２の抵抗比に応じて増幅して出力す
る。

【００３４】図１の回路の場合、アナログスイッチ１ａ
〜１ｄの出力端にはバイアス抵抗Ｒは接続されていない
ため、アナログスイッチ１ａ〜１ｄの出力端（増幅回路
２の正転入力端子）には電流は流れない。すなわち、増
幅回路２側から見たインピーダンスは無限大になる。し
たがって、アナログスイッチ１ａ〜１ｄのオン抵抗の影
響を受けて増幅回路２の正転入力端子の電圧が低くなる
ことがなく、増幅回路２の正転入力端子の電圧波形が歪
むこともない。

【００３５】なお、厳密に言えば、アナログスイッチに
多少の電流が流れて、アナログスイッチの両端で多少の
電圧降下が生じるが、その電圧降下は、図５に比べると
問題にならないほど少なく、電圧波形の歪みもほとんど
無視できるほど小さい。

【００３６】このように、本実施形態のアナログマルチ
プレクサでは、複数のアナログ信号のいずれか一つを選
択するアナログスイッチ１ａ〜１ｄの入力側にバイアス
回路３を設けたため、アナログスイッチ１ａ〜１ｄの出
力側にバイアス電流が流れなくなる。このため、アナロ
グスイッチ１ａ〜１ｄのオン抵抗の非直線性の影響を受
けることなくアナログ信号を増幅でき、歪みのない原波
形に忠実なアナログ増幅信号が得られる。

【００３７】本実施形態のアナログマルチプレクサは、
上述したオーディオ機器だけではく、種々の用途、例え
ば、電話回線等のアナログ通信機器の信号切り替えなど
にも幅広く応用できる。

【００３８】図２，４ではアナログスイッチやオペアン
プＯＰの回路構成の一例を示したが、回路構成は図示さ
れたものに限定されない。また、上述した実施形態で
は、アナログマルチプレクサを半導体チップ上に形成す
る例を説明したが、ディスクリート部品を用いてプリン
ト基板等にアナログマルチプレクサを構成してもよい。
その場合、オペアンプＯＰやアナログスイッチについて
は、例えばＩＣを用いて構成してもよく、あるいはトラ
ンジスタ等を組み合わせて構成してもよい。

【００３９】また、図１では、４種類のアナログ信号か
ら１つを選択する例を説明したが、入力されるアナログ
信号の数には特に制限はない。

【００４０】さらに、図１では、バイアス抵抗Ｒの一端
をアナロググランド端子に接続しているが、バイアス抵
抗Ｒの一端をアナロググランドレベル以外の所定レベル
に設定してもよい。ただし、その場合には、オペアンプ
ＯＰの反転入力端子の電圧レベルも調整する必要があ
る。

【００４１】

【発明の効果】以上詳細に説明したように、本発明によ
れば、複数のアナログ信号のいずれか一つを選択する第
１スイッチ手段の入力端にバイアス回路を接続したた
め、第１スイッチ手段の出力端側から見たインピーダン
スを無限大に設定でき、第１スイッチ手段の出力端に電
流が流れなくなる。したがって、第１スイッチ手段のオ
ン抵抗の非直線性の影響を受けて波形が歪むことがな
く、任意のアナログ信号を原波形に忠実に増幅して出力
できる。

【図面の簡単な説明】

【図１】本発明に係るアナログ信号選択回路の一実施形
態の回路図。

【図２】図１に示したアナログスイッチの内部構成を示
す回路図。

【図３】アナログスイッチの接続状態を示す図。

【図４】図１に示したオペアンプの内部構成を示す回路
図。

【図５】従来のアナログマルチプレクサの回路図。

【符号の説明】

１ 入力選択回路 ２ 増幅回路 ３ バイアス回路 ４ デコーダ回路 １ａ〜１ｄ，３ａ〜３ｄ アナログスイッチ Ｒ バイアス抵抗 Ｃ１ カップリングコンデンサ

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数のアナログ信号のそれぞれに対応して
   設けられ、対応する前記アナログ信号を通過させるか否
   かを切り換える複数の第１スイッチ手段と、 これら第１スイッチ手段を通過した前記アナログ信号を
   増幅する増幅回路とを備えたアナログ信号選択回路にお
   いて、 前記増幅回路の入力電圧を基準電圧に基づき所望の値に
   調整するバイアス回路を備え、 前記バイアス回路を前記複数の第１スイッチ手段の各入
   力端に接続したことを特徴とするアナログ信号選択回
   路。
2. 【請求項２】前記バイアス回路は、 一端が前記基準電圧に設定されたバイアス抵抗と、 前記複数の第１スイッチ手段のそれぞれに対応して設け
   られ、対応する前記第１スイッチ手段に連動してオン・
   オフ制御される複数の第２スイッチ手段とを有し、 前記第２スイッチ手段の入力端にはそれぞれ、対応する
   前記アナログ信号が入力され、 前記第２スイッチ手段の出力端はいずれも前記バイアス
   抵抗の他端に接続されることを特徴とする請求項１に記
   載のアナログ信号選択回路。
3. 【請求項３】前記アナログ信号のそれぞれは、直流電圧
   を除去するためのコンデンサを介して、対応する前記第
   １スイッチ手段に入力されることを特徴とする請求項１
   または２に記載のアナログ信号選択回路。
4. 【請求項４】前記第１および第２のスイッチ手段のそれ
   ぞれは、アナログスイッチであることを特徴とする請求
   項１〜３のいずれかに記載のアナログ信号選択回路。
5. 【請求項５】前記第１スイッチ手段、前記第２スイッチ
   手段、前記バイアス抵抗および前記増幅回路を半導体基
   板上に形成したことを特徴とする請求項１〜４のいずれ
   かに記載のアナログ信号選択回路。