JP2007074340A - 演算増幅器 - Google Patents

Abstract

【課題】
入力抵抗素子の抵抗値が可変の演算増幅器において、入力端子に接続されたＣ結容量と前記入力抵抗素子とでハイパスフィルターが構成された場合に、前記ハイパスフィルターのカットオフ周波数を一定にできるようにする。
【解決手段】
基準電源１０６からの基準電圧を差動入力増幅器１０１の一方の入力端子に入力する。抵抗値が可変で一方の端子が差動入力増幅器１０１の他方の入力端子に接続された入力抵抗素子、および前記入力抵抗素子の他方の端子と直列に接続された容量素子によってハイパスフィルターを構成する。そして、前記入力抵抗素子の前記他方の端子に接続され、前記入力抵抗素子の抵抗値に応じて、オンオフが切り替わるアナログスイッチを介して、電流源１０７から前記入力抵抗素子に一定の電流を出力する。
【選択図】 図１

Description

本発明は、アナログ信号を増幅あるいは減衰させる演算増幅器に関するものであり、特に入力抵抗素子の抵抗値が可変の演算増幅器において、入力端子に接続されたＣ結容量と前記入力抵抗素子とでハイパスフィルターが構成された場合に、前記入力抵抗素子の抵抗値を変動させても、前記ハイパスフィルターの周波数特性を変動させない技術に関するものである。

近年のＬＳＩでは、すべての信号処理を一つのＬＳＩで構成する技術が普及し始めている。このようなＬＳＩでは、ＬＳＩへの入力信号の大半がアナログ信号であることから、アナログ信号をデジタル信号に変換するまでに、デジタル信号への変換に適した信号レベルへ増幅あるいは減衰させるゲイン可変増幅器が必要である。

このようなゲイン可変増幅器としては、差動増幅器の入力抵抗素子と帰還抵抗素子との抵抗比を可変にする、つまり帰還抵抗素子あるいは入力抵抗素子の抵抗値を可変にすることで増幅器の利得（出力ゲイン）を可変にする反転型演算増幅器が知られている（例えば、特許文献１を参照）。

また、上記のＬＳＩでは、アナログ信号をデジタル信号に変換するのにＡ／Ｄコンバータが利用される。この場合、入力信号（アナログ信号）には、外乱などの影響により、デジタル側において必要でないオフセット電圧成分がつく場合がある。Ａ／Ｄコンバータは、アナログ入力信号のＤＣ電圧成分にオフセット電圧成分がついても、そのままオフセット電圧成分もデジタル変換してしまうので、Ａ／Ｄコンバータに対するアナログ入力信号からは、前記オフセット電圧成分を除去する必要がある。

そこで、上記反転型演算増幅器では、入力端子にＣ結容量を接続することでオフセット電圧成分の影響をなくしている。すなわち、入力端子に接続したＣ結容量と前記入力抵抗素子とでハイパスフィルターが構成されることにより、反転型演算増幅器の出力ＤＣ電圧は一定となり、例え入力信号にオフセット電圧成分が発生しても、反転型演算増幅器の出力ＤＣ電圧は変動しないようにできる。
特開平２−２０６９０８号公報

しかし、出力ゲインを変えるために、前記入力抵抗素子の抵抗値を変動させると、これにともないハイパスフィルターのカットオフ周波数までもが変動するという問題が上記の反転型演算増幅器にはある。

本発明は、前記の問題に着目してなされたものであり、入力抵抗素子の抵抗値が可変の演算増幅器において、入力端子に接続されたＣ結容量と前記入力抵抗素子とでハイパスフィルターが構成された場合に、前記入力抵抗素子の抵抗値を変動させても、前記ハイパスフィルターのカットオフ周波数を一定にできる演算増幅器を提供することを目的としている。

前記の課題を解決するため、請求項１の発明は、
基準電源からの基準電圧が一方の入力端子に入力された差動入力増幅器と、
抵抗値が可変で一方の端子が前記差動入力増幅器の他方の入力端子に接続された入力抵抗素子、および前記入力抵抗素子の他方の端子と直列に接続された容量素子からなるハイパスフィルターと、
前記入力抵抗素子の前記他方の端子に接続され、前記入力抵抗素子の抵抗値に応じて、オンオフが切り替わるアナログスイッチと、
前記アナログスイッチを介して、前記入力抵抗素子に一定の電流を出力する電流源と、
を備えたことを特徴とする。

また、請求項２の発明は、
基準電源からの基準電圧が一方の入力端子に入力された差動入力増幅器と、
抵抗値が可変で一方の端子が前記差動入力増幅器の他方の入力端子に接続された入力抵抗素子、および前記入力抵抗素子の他方の端子と直列に接続された容量素子からなるハイパスフィルターと、
前記入力抵抗素子の前記他方の端子に接続され、前記入力抵抗素子の抵抗値に応じて、オンオフが切り替わるアナログスイッチと、
前記アナログスイッチを介して、前記基準電源と前記入力抵抗素子とを接続する電流調整用抵抗素子と、
を備えたことを特徴とする。

これらにより、複数の演算増幅器のそれぞれの入力端子が、１つの容量素子と
演算増幅器の入力抵抗素子の抵抗値が可変しても、演算増幅器の入力インピーダンスを一定にすることができるので、ハイパスフィルターのカットオフ周波数も一定にすることができる。

また、請求項３の発明は、
請求項２の演算増幅器であって、
前記電流調整用抵抗素子は、抵抗値を可変できるように構成されていることを特徴とする。

これにより、演算増幅器の各抵抗素子の抵抗値がばらついても、ハイパスフィルターのカットオフ周波数を所定の周波数にすることができる。

また、請求項４の発明は、
請求項２の演算増幅器であって、
前記差動入力増幅器、前記ハイパスフィルター、前記アナログスイッチ、および前記電流調整用抵抗素子は、それぞれ複数組が設けられ、
各ハイパスフィルターは、それぞれの入力抵抗素子における前記他方の端子が共通に接続されて、同一の容量素子が共通に用いられるように構成されていることを特徴とする。

これにより、複数の差動入力増幅器が設けられた場合に、それぞれの差動入力増幅器の入力抵抗素子の抵抗値が可変しても、各ハイパスフィルターのカットオフ周波数を一定にすることができる。

また、請求項５の発明は、
請求項１の演算増幅器であって、
前記電流源は、前記差動入力増幅器の出力ＡＣ電圧を電流変換して出力するように構成されていることを特徴とする。

これにより、演算増幅器の入力抵抗素子の抵抗値が可変しても、演算増幅器の入力インピーダンスを一定にすることができるので、ハイパスフィルターのカットオフ周波数も一定にすることができる。

本発明によれば、入力抵抗素子の抵抗値が可変の演算増幅器において、入力端子に接続されたＣ結容量と前記入力抵抗素子とでハイパスフィルターが構成された場合に、前記入力抵抗素子の抵抗値を変動させても、前記ハイパスフィルターのカットオフ周波数を一定にできる。

以下、本発明の実施形態について図面を参照しながら説明する。

《発明の実施形態１》
図１は、本発明の実施形態１に係る反転型演算増幅器１００の構成を示すブロック図である。反転型演算増幅器１００は、図１に示すように、差動入力増幅器１０１、抵抗素子１０２、抵抗素子１０３、抵抗素子１０４、アナログスイッチ１０５、基準電源１０６、電流源１０７、アナログスイッチ１０８、入力端子１０９、および出力端子１１０を備えて構成され、入力端子１０９に容量素子１１１（容量Ｃ０）がＣ結されている。

差動入力増幅器１０１は、非反転入力と反転入力との電圧差を増幅して出力するようになっている。

抵抗素子１０２は、差動入力増幅器１０１の出力を差動入力増幅器１０１の反転入力に帰還させるようになっている。

抵抗素子１０３の一方の端子は、入力端子１０９と接続され、他方の端子は、抵抗素子１０４と直列に接続されている。

抵抗素子１０４は、抵抗素子１０３と接続されていない側の端子が差動入力増幅器１０１の反転入力と接続されている。以下、抵抗素子１０３と抵抗素子１０４の２つの抵抗素子を合わせて入力抵抗素子と呼ぶ。

アナログスイッチ１０５は、抵抗素子１０４の両端に接続され、前記入力抵抗素子の抵抗値を可変できるようになっている。これにより、差動入力増幅器１０１のゲインを変更できる。

基準電源１０６は、差動入力増幅器１０１の非反転入力に基準電圧（Ｖｃ０）を印加するようになっている。以上により入力端子１０９と出力端子１１０と間に反転型演算増幅器が構成される。

電流源１０７は、アナログスイッチ１０８を介して、入力端子１０９に接続されている。電流源１０７は、アナログスイッチ１０５がオン／オフされて、前記入力抵抗素子の抵抗値が変化しても、入力端子１０９に流れる電流が変化しないように、一定の電流を供給する電流源である。つまり、入力端子への入力信号（Ｖｉｎ）のＡＣ電圧成分をＶａｃ、抵抗素子１０３の抵抗値をＲ、抵抗素子１０４の抵抗値を次の式（１）で与えられる値とすると、電流源１０７の電流値（Ｉ０）は、次の式（２）で表される。だだし、ｎ１は実数である。

アナログスイッチ１０８は、アナログスイッチ１０５がオフのときにオンになり、アナログスイッチ１０５がオンのときにオフになるアナログスイッチである。

容量素子１１１は、一方の端子が入力端子１１２に接続され、他方の端子が入力端子１０９を介して抵抗素子１０３の端子（抵抗素子１０４と接続されていない方の端子）に接続されている。容量素子１１１と前記入力抵抗素子とによって、ハイパスフィルターが構成される。

上記の反転型演算増幅器１００では、アナログスイッチ１０５がオン状態（アナログスイッチ１０８がオフ状態）のときには、抵抗素子１０２の抵抗値を次の式（３）で与えられる値とした場合、差動入力増幅器１０１の出力ゲインＧ０は、次の式（４）で与えられる。だだし、ｎ２は実数である。

また、アナログスイッチ１０５がオン状態（アナログスイッチ１０８がオフ状態）における前記ハイパスフィルターのカットオフ周波数ｆｃ０は、抵抗素子１０３の抵抗値がＲであるから、次の式（５）で与えられる。

次に、アナログスイッチ１０５がオフ状態（アナログスイッチ１０８がオン状態）のときには、差動入力増幅器１０１の出力ゲインＧ１は、次の式（６）で与えられる。

また、アナログスイッチ１０５がオフ状態（アナログスイッチ１０８がオン状態）のときに、入力端子１０９に流れる電流は、電流源１０７の電流値と前記入力抵抗素子に流れる電流値の和である。これはアナログスイッチ１０５がオン状態（アナログスイッチ１０８がオフ状態）のときに、入力端子１０９に流れる電流値と同じである。

上記のように、本実施形態によれば、アナログスイッチ１０５をオン／オフさせることによって、前記入力抵抗素子の抵抗値を変化させて、差動入力増幅器１０１の出力ゲインを変動させても、入力端子１０９の入力インピーダンスは変化しない。すなわち。前記ハイパスフィルターのカットオフ周波数は、アナログスイッチ１０５がオン／オフ何れの場合にも式（５）で与えられ、前記入力抵抗素子の抵抗値が可変しても、前記ハイパスフィルターのカットオフ周波数を固定にすることができる。

《発明の実施形態２》
図２は、本発明の実施形態２に係る反転型演算増幅器２００の構成を示すブロック図である。反転型演算増幅器２００は、前記実施形態１における電流源１０７に代えて、抵抗素子２０１を備えて構成されている。なお、以下の実施形態や変形例において前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

抵抗素子２０１の抵抗値は、アナログスイッチ１０５がオフ状態でアナログスイッチ１０８がオン状態において、入力端子１０９の入力インピーダンスが抵抗素子１０３の抵抗値と同じＲとなるように設定される。つまり抵抗素子１０３、抵抗素子１０４、および抵抗素子２０１は、次に示す式（７）の関係を持ち、抵抗素子２０１の抵抗値は、次の式（８）で示される値である。

ただし、式（７）、およびその他の式において、記号//は、並列に接続された２つの抵抗素子の合成抵抗値を示す。例えば、Ｒｘ//Ｒｙと表記したときは、抵抗値がそれぞれＲｘ，Ｒｙの抵抗素子が並列に接続されたときの合成抵抗値を示している。

上記のように本実施形態においても、前記入力抵抗素子の抵抗値が可変しても入力端子１０９における入力インピーダンスを一定にできるので、前記ハイパスフィルターのカットオフ周波数を固定にすることができる。しかも、本実施形態は、抵抗素子のみの簡易な回路を付加するだけでよいので、実施形態１の反転型演算増幅器１００よりも回路規模を小さくすることができる。

《発明の実施形態２の変形例》
実施形態２の変形例に係る反転型演算増幅器３００は、抵抗素子のばらつきにより、例えば当初想定していたよりも抵抗値が大きくなっても、前記ハイパスフィルターのカットオフ周波数を固定にすることができる反転型演算増幅器の例である。

抵抗素子、特にＬＳＩ内の抵抗素子の抵抗値は、当初想定していた抵抗値とは異なっている場合がある。これは半導体製造の拡散工程において、すべてのサンプルを完全に同条件で製造をすることは不可能のためである。つまり、同サンプル内のそれぞれの抵抗素子は、同条件の抵抗値で仕上がるが、すべての抵抗素子において、当初想定していた抵抗値から同割合で抵抗値が大きい値で仕上がる場合がある。例えば、半導体ポリシリ抵抗においては、各サンプル間において３０％程度のばらつきを生じる場合がある。このばらつきは、前記実施形態２の反転型演算増幅器２００における前記ハイパスフィルターのカットオフ周波数特性に対して影響がある。

前記ハイパスフィルターのカットオフ周波数は、容量素子１１１と入力端子１０９の入力インピーダンスによって決定される。前記実施形態２の反転型演算増幅器２００において、入力端子１０９の入力インピーダンスが抵抗値Ｒに固定されていても、その抵抗値Ｒの値自体が当初想定していた抵抗値からずれていた場合には、前記ハイパスフィルターのカットオフ周波数も当初想定していた特性とは異なる。ちなみに、差動入力増幅器１０１の出力ゲインＧ０は、抵抗素子１０２の抵抗値と前記入力抵抗素子の抵抗値との比で決定されるので、それぞれの抵抗値が同割合でずれていても、出力ゲインＧ０に対しての影響はない。

図３は、実施形態２の変形例に係る反転型演算増幅器３００の構成を示すブロック図である。反転型演算増幅器３００では、前記実施形態２における抵抗素子２０１において、抵抗値の可変領域幅を持たせたものとなっている。具体的には、図３に示すように、抵抗素子３０１・３０２、およびアナログスイッチ３０３・３０４が追加されて構成されている。

抵抗素子３０２の抵抗値と抵抗素子３０１の抵抗値は、それぞれ次の式（９）、式（１０）で示される値とする。すなわち、抵抗素子３０２は、抵抗素子２０１よりも抵抗値が大きく、抵抗素子３０１は抵抗素子２０１よりも抵抗値が小さい。

ここで、抵抗素子１０３、抵抗素子１０４、抵抗素子２０１、抵抗素子３０２、および抵抗素子３０１のばらつきによる抵抗値をそれぞれ次の式（１１）、式（１２）、式（１３）、式（１４）、および式（１５）で表す。

ここで、式（１１）〜式（１５）における変数ａは、ばらつき率であり、ａ＞１である。

各抵抗素子の抵抗値が上記のようにばらついた場合には、アナログスイッチ１０５がオフのときに、アナログスイッチ３０３はオンにし、他のアナログスイッチ（アナログスイッチ１０８・３０４）はオフにする。このとき、次に示す式（１６）が成立するので、入力端子１０９の入力インピーダンスがＲになる。したがって、前記ハイパスフィルターのカットオフ周波数は、式（５）で示される値を保つ。

また、アナログスイッチ１０５がオン状態のときには、アナログスイッチ３０４をオンにし、他のアナログスイッチ（アナログスイッチ１０８・３０３）はオフにする。このときは、次に示す式（１７）が成立するので、入力端子１０９の入力インピーダンスがＲになる。したがって、この場合も前記ハイパスフィルターのカットオフ周波数は、式（５）で示される値を保つ。

上記のように、本変形例によれば、抵抗素子の抵抗値がばらついても、前記ハイパスフィルターのカットオフ周波数を固定にすることが可能になる。

《発明の実施形態２のその他の変形例》
図４は、実施形態２のその他の変形例に係る反転型演算増幅器４００の構成を示すブロック図である。反転型演算増幅器４００は、複数の反転型演算増幅器２００が入力端子４０１を介して容量素子１１１に接続されている。

上記の反転型演算増幅器４００では、何れの反転型演算増幅器２００においても、アナログスイッチ１０５のオン状態・オフ状態に係わらず、それぞれの入力端子１０９における入力インピーダンスは、それぞれの反転型演算増幅器２００における抵抗素子１０３の抵抗値である。つまり、それぞれの反転型演算増幅器２００における入力端子１０９の入力インピーダンスは固定され、入力端子４０１における入力インピーダンスも固定される。それゆえ、それぞれの反転型演算増幅器２００における前記ハイパスフィルターのカットオフ周波数も固定できる。

上記のように、入力抵抗素子の抵抗値が可変の反転型演算増幅器が、一つの入力端子に対して複数接続され、各反転型演算増幅器において入力抵抗素子の抵抗値が個別に設定されても、各反転型演算増幅器における前記ハイパスフィルターのカットオフ周波数を固定にすることができる。

《発明の実施形態３》
図５は、本発明の実施形態３に係る反転型演算増幅器５００の構成を示すブロック図である。反転型演算増幅器５００は、反転型演算増幅器１００の電流源１０７に代えて、図５に示すようにＰチャネルトランジスタ５０１、Ｎチャネルトランジスタ５０２、およびＮチャネルトランジスタ５０３を備えて構成されている。

Ｐチャネルトランジスタ５０１は、ゲート端子が出力端子１１０、ソース端子が電源、ドレイン端子がＮチャネルトランジスタ５０２のゲート端子・ドレイン端子とそれぞれ接続され、出力端子１１０の電圧を、式（２）で示される電流値に増幅して電流変換するようになっている。ちなみにＰチャネルトランジスタ５０１によって電流変換された電流は、出力端子１１０からの出力電圧とは逆極性であるため、入力端子１０９に流れる電流と同極性となっている。

Ｎチャネルトランジスタ５０２は、ゲート端子がＮチャネルトランジスタ５０３のゲート端子と接続されている。

Ｎチャネルトランジスタ５０３は、ドレイン端子がアナログスイッチ１０８を介して入力端子１０９に接続されている。すなわち、Ｎチャネルトランジスタ５０２とＮチャネルトランジスタ５０３とによってカレントミラー回路が構成される。したがって、Ｐチャネルトランジスタ５０１の出力電流は、前記カレントミラー回路を介して、入力端子１０９に帰還する。

上記の反転型演算増幅器５００では、アナログスイッチ１０５がオン状態のときには、アナログスイッチ１０８はオフ状態となるので、入力端子１０９における入力インピーダンスは、抵抗素子１０３の抵抗値である。

また、アナログスイッチ１０５がオフ状態のときには、アナログスイッチ１０８はオン状態である。このとき、入力端子１０９に流れる電流は、前記入力抵抗素子に流れる電流と、出力端子１１０の出力電圧をＰチャネルトランジスタ５０１で電流変換した電流値との和である。つまり、入力端子１０９に流れる電流は、アナログスイッチ１０５がオン状態（アナログスイッチ１０８はオフ状態）のときと同値となる。

上記のように、前記入力抵抗素子の抵抗値がＲ０、Ｒ０＋Ｒ１の何れに切り替えられても、入力端子１０９の入力インピーダンスは同値である。したがって、本実施形態においても、前記ハイパスフィルターのカットオフ周波数を一定を保つことができる。

なお、電流変換に用いるＰチャネルトランジスタ５０１をＮチャネルトランジスタで構成し、カレントミラー回路を構成するＮチャネルトランジスタ５０２とＮチャネルトランジスタ５０３をそれぞれＰチャネルトランジスタで構成してもよい。

本発明に係る演算増幅器は、入力抵抗素子の抵抗値が可変の演算増幅器において、入力端子に接続されたＣ結容量と前記入力抵抗素子とでハイパスフィルターが構成された場合に、前記入力抵抗素子の抵抗値を変動させても、前記ハイパスフィルターのカットオフ周波数を一定にできるという効果を有し、アナログ信号を増幅あるいは減衰させる演算増幅器等として有用である。

実施形態１に係る反転型演算増幅器の構成を示すブロック図である。 実施形態２に係る反転型演算増幅器の構成を示すブロック図である。 実施形態２の変形例に係る反転型演算増幅器の構成を示すブロック図である。 実施形態２のその他の変形例に係る反転型演算増幅器の構成を示すブロック図である。 実施形態３に係る反転型演算増幅器の構成を示すブロック図である。

符号の説明

１００ 反転型演算増幅器
１０１ 差動入力増幅器
１０２ 抵抗素子
１０３ 抵抗素子
１０４ 抵抗素子
１０５ アナログスイッチ
１０６ 基準電源
１０７ 電流源
１０８ アナログスイッチ
１０９ 入力端子
１１０ 出力端子
１１１ 容量素子
１１２ 入力端子
２００ 反転型演算増幅器
２０１ 抵抗素子
３００ 反転型演算増幅器
３０１ 抵抗素子
３０２ 抵抗素子
３０３ アナログスイッチ
３０４ アナログスイッチ
４００ 反転型演算増幅器
４０１ 入力端子
５００ 反転型演算増幅器
５０１ Ｐチャネルトランジスタ
５０２ Ｎチャネルトランジスタ
５０３ Ｎチャネルトランジスタ

Claims (5)

1. 基準電源からの基準電圧が一方の入力端子に入力された差動入力増幅器と、
   抵抗値が可変で一方の端子が前記差動入力増幅器の他方の入力端子に接続された入力抵抗素子、および前記入力抵抗素子の他方の端子と直列に接続された容量素子からなるハイパスフィルターと、
   前記入力抵抗素子の前記他方の端子に接続され、前記入力抵抗素子の抵抗値に応じて、オンオフが切り替わるアナログスイッチと、
   前記アナログスイッチを介して、前記入力抵抗素子に一定の電流を出力する電流源と、
   を備えたことを特徴とする演算増幅器。
2. 基準電源からの基準電圧が一方の入力端子に入力された差動入力増幅器と、
   抵抗値が可変で一方の端子が前記差動入力増幅器の他方の入力端子に接続された入力抵抗素子、および前記入力抵抗素子の他方の端子と直列に接続された容量素子からなるハイパスフィルターと、
   前記入力抵抗素子の前記他方の端子に接続され、前記入力抵抗素子の抵抗値に応じて、オンオフが切り替わるアナログスイッチと、
   前記アナログスイッチを介して、前記基準電源と前記入力抵抗素子とを接続する電流調整用抵抗素子と、
   を備えたことを特徴とする演算増幅器。
3. 請求項２の演算増幅器であって、
   前記電流調整用抵抗素子は、抵抗値を可変できるように構成されていることを特徴とする演算増幅器。
4. 請求項２の演算増幅器であって、
   前記差動入力増幅器、前記ハイパスフィルター、前記アナログスイッチ、および前記電流調整用抵抗素子は、それぞれ複数組が設けられ、
   各ハイパスフィルターは、それぞれの入力抵抗素子における前記他方の端子が共通に接続されて、同一の容量素子が共通に用いられるように構成されていることを特徴とする演算増幅器。
5. 請求項１の演算増幅器であって、
   前記電流源は、前記差動入力増幅器の出力ＡＣ電圧を電流変換して出力するように構成されていることを特徴とする演算増幅器。
   
   
   

Images