JP2009530952A - 同相利得を反転する入力段を有する差動増幅器 - Google Patents
同相利得を反転する入力段を有する差動増幅器 Download PDFInfo
- Publication number
- JP2009530952A JP2009530952A JP2009501008A JP2009501008A JP2009530952A JP 2009530952 A JP2009530952 A JP 2009530952A JP 2009501008 A JP2009501008 A JP 2009501008A JP 2009501008 A JP2009501008 A JP 2009501008A JP 2009530952 A JP2009530952 A JP 2009530952A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential
- coupled
- signal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45717—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
Abstract
トランサ及び特別な帰還ループを取り入れる必要なく作動入力信号における同相成分を抑制するために、差動増幅器(1)は、同相信号を含む差動入力信号を受信し、第1の差動中間信号を出力するための、第1の入力ステージ(11)と、同相信号を反転させて、反転させた同相信号と第1の差動中間信号を合成して第2の差動中間信号を生成するための、第2の入力段(12)と、第2の差動中間信号を受信、差動出力信号を出力するための、出力段(13)と、を備えることを特徴とする。第1の入力段(11)は、第1及び第2のトランジスタ(31、32)を有する折り返し型カスコード段であり、第2の入力段(12)は、第3、第4、第5、第6、第7のトランジスタ(33、34、35、36、37)を有するミラー段であり、出力段(13)は、第10、第11のトランジスタ(40、41)を有する共通の主電極段である。
Description
本発明は、差動増幅器、差動増幅器を備えた装置、差動信号を差動増幅する方法、および該方法のステップを実行するためのコンピュータ・プログラム製品に関する。
その様な装置の例として、テレビ受像機やその他の消費者製品及び非消費者製品、並びに、消費者製品及び/又は非消費者製品において用いられるコンバータ及びチューナなどの回路が挙げられる。
従来技術による装置は、特許文献1により既知であり、該文献は、増幅回路用の差動回路を開示している。この様な周知の差動増幅器は、出力から差動入力信号用の入力へ負帰還をもたらす基本的な帰還ループを備えることができる。差動入力信号が同相信号(同相成分)を有する場合には、基本的な帰還ループは、少なくとも特定の同相信号について、出力から入力へ正帰還をもたらす。この正帰還の結果、差動増幅器において信号がクランプされるために歪みを生じる、及び/又は、差動増幅器が発振し始める可能性がある。
米国特許第6,897,726号明細書
従来技術に従う第1の解決策によれば、歪み及び/又は発振を回避するために、差動入力信号内の同相信号は変成器を用いて遮断される。この様な変成器は、通常、帯域幅が不十分である。
従来技術に従う第2の解決策によれば、付加的な帰還ループが採用され、この帰還ループは、同相信号について、出力から入力への正帰還に等しいかそれよりも大きい、出力から入力への付加的な負帰還のみをもたらす。この様な付加的な帰還ループは、基本的な帰還ループの帯域幅に等しいかそれよりも大きいバンド幅を有していなければならず、多くの場合実現が難しく、差動増幅器を複雑かつ高価なものとしている。
既知の装置には、少なくとも特定の同相信号に対して正帰還をもたらす基本的な帰還ループから生じる歪み及び/又は発振を、帯域幅を減少させること、及び/又は、複雑さ及びコストを比較的大きくすること、によってしか避けることができない不利がある。
本発明の目的は、特に、同相安定化用の帰還ループを採用する必要なしに、同相信号を有する差動入力信号を処理できる差動増幅器を提供することである。
本発明の更なる目的は、特に、同相安定化用の帰還ループを採用する必要なしに、同相信号を有する差動入力信号を処理できる差動増幅器を備える装置、差動信号を差動増幅する方法および該方法のステップを実行するためのコンピュータ・プログラム製品を提供することである。
本発明に従う差動増幅器は、
同相信号を有する差動入力信号を受信し、第1の差動中間信号を出力する第1の入力段と、
前記同相信号を反転し、反転させた同相信号と前記第1の差動中間信号を合成して第2の差動中間信号を生成する第2の入力段と、
前記第2の差動中間信号を受信し、差動出力信号を出力する出力段と、
を備えることを特徴とする。
同相信号を有する差動入力信号を受信し、第1の差動中間信号を出力する第1の入力段と、
前記同相信号を反転し、反転させた同相信号と前記第1の差動中間信号を合成して第2の差動中間信号を生成する第2の入力段と、
前記第2の差動中間信号を受信し、差動出力信号を出力する出力段と、
を備えることを特徴とする。
第1の入力段(従来技術)は、同相信号を有する差動入力信号を処理し、それに応じて、第1の差動中間信号を生成する。第1の入力段(従来技術)に加えて、同相信号のみを反転させ、反転させた同相信号と第1の差動中間信号を合成して、第2の差動中間信号を合成する第2の入力段を採用することによって、有害な同相信号が第2の入力段において少なくとも大幅に除去される。よって、第2の入力段から出力段に供給される第2の差動中間信号は、減衰された同相信号を有するか、又は、同相信号を全く有さないことさえある。従って、もはや、同相安定化のためだけに、差動出力から差動入力への帰還ループを採用する必要はない。その結果、本発明に従う差動増幅器は、同相安定化のために帰還ループを採用する必要なしに、同相信号を有する差動入力信号を処理できる。
本発明に従う差動増幅回路の更なる利点は、差動出力から差動入力への基本的な帰還ループの有無に関わらず、第2の入力段が有害な同相信号を、該信号が出力段に至る前に、少なくとも大部分除去できることである。
本発明に従う差動増幅器の一つの実施態様においては、第1の入力段が折り返し型カスコード段を備え、第2入力段がミラー段を備え、出力段が共通主電極段を備えることを特徴とする。他の種類の段の使用を除外しない。
本発明に従う差動増幅器の一つの実施態様においては、第1の入力段が、差動入力を構成する制御電極を有する第1及び第2のトランジスタを備え、該第1及び第2のトランジスタの第1の主電極は相互に結合されていることを特徴とする。第1の差動中間信号は、第1及び第2のトランジスタの第2の主電極を経て供給される。
本発明に従う差動増幅器の一つの実施態様においては、第2入力段が、第1及び第2のトランジスタの制御電極にそれぞれ結合された制御電極を有する第3、第4のトランジスタを備え、前記第3、第4のトランジスタはさらに相互に結合された第2の主電極を有することを特徴とする。同相信号は、第3、第4のトランジスタの第2の主電極を経て供給される。
本発明に従う差動増幅器の一つの実施態様においては、第1、第2のトランジスタの第1の主電極が、更に、第1の基準端子に第1の電流源を経て結合され、第3、第4のトランジスタの第1の主電極が相互に結合され且つ第1の基準端子に第2の電流源を経て結合されていることを特徴とする。この場合、第1及び第2の入力段は、例えば、正電圧源のような第1の基準端子に結合された個別の電流源を有する。個別の電流源は、差動増幅器のノイズ挙動を改善する。
本発明に従う差動増幅器の一つの実施態様においては、第1、第2のトランジスタの第1の主電極が、更に、第3、第4のトランジスタの第1の主電極に結合されるとともに、第1の電流源を経て第1の基準端子にも結合されることを特徴とする。この場合、第1及び第2の入力段は、正電圧源のような第1の基準端子に結合された共通の電流源を有する。共通の電流源は、差動増幅器の構成要素数を低減する。
本発明に従う差動増幅器の一つの実施態様においては、第2入力段が、更に、相互に結合された制御電極を有する第5、第6、第7のトランジスタを備え、該第5、第6、第7のトランジスタの第1の主電極は相互に結合され、更に、第5及び第7のトランジスタの第2の主電極は、それぞれ第1及び第2のトランジスタの第2の主電極に結合され、第6のトランジスタの第2の主電極は、第3及び第4のトランジスタの第2の主電極に結合され且つ第6のトランジスタの制御電極に結合されることを特徴とする。第3及び第4のトランジスタは、同相信号を差動入力信号から濾波し、第5、第6、第7のトランジスタは該同相信号を反転させ、反転させた同相信号と第1の中間信号を合成する。第2の基準端子は、例えば、グランドに対応する。
本発明に従う差動増幅器の一つの実施態様においては、更に、相互に結合された制御電極を有する第8、第9のトランジスタを備え、該第8、第9のトランジスタのそれぞれは、更に第1、第2のトランジスタの第2の電極に結合された第1の主電極を有することを特徴とする。第8及び第9のトランジスタは、第2の入力段と出力段を結合し、第2の入力段又は出力段の一部を形成することができる。第8及び第9のトランジスタは、第2の入力段から第2の差動中間信号を受信し、出力段に供給する。
本発明に従う差動増幅器の一つの実施態様においては、第8、第9トランジスタの第1の主電極がそれぞれ、第3、第4の電流源を経て、第2の基準端子に更に結合されることを特徴とする。これらの第3、第4の電流源によって、第5及び第7のトランジスタを適切に寸法決定する必要性が排除される。
本発明に従う差動増幅器の一つの実施態様においては、出力段は、第8、第9のトランジスタの第2の主電極に結合された制御電極を有する第10、第11のトランジスタを備え、第10、第11のトランジスタは第2の基準端子に結合された第1の主電極並びに差動出力を構成する第2の主電極を有し、該第2の主電極が第5、第6の電流源を経て第1の基準電極にそれぞれ結合され、第10、第11のトランジスタの制御電極が、更に、第7、第8の電流源を経て第1の基準端子に結合されるとともに、それぞれ抵抗及びコンデンサの直列接続を備える回路を介して第10、第11のトランジスタの第2の主電極に結合されていることを特徴とする。これらの直列接続は、差動増幅器を安定させる。
本発明に従う装置、方法及びコンピュータ・プログラム製品の実施態様は、本発明に従う差動増幅器の実施態様と対応する。
本発明は、特に、差動増幅器の差動入力におけるトランス及び/又は差動増幅器の二重帰還ループは、回避されるべきであるという洞察と、及び、特に、差動増幅器において第2の入力段が導入されるべきであるという着想に基づくものである。第2の入力段は差動入力信号の同相信号を反転させて、反転した同相信号と第1の入力段より発生した第1の差動中間信号を合成して、出力段に供給される第2差動中間信号を生成する。
本発明は、特に、同相安定性のために帰還ループを取り入れずに、同相信号を有する差動入力信号を操作できる差動増幅器を提供することにより上記課題を解決する。本発明に従う差動増幅器は、差動出力から差動入力への基本的な帰還ループの有無に関わらず、出力段に至る前に、第2の入力段が不利な同相信号を少なくとも大部分除去するという点で特に有利である。
本発明のこれら及び他の態様は以下に記載する実施態様についての記述を参照することで明らかになる。
図1に示す、本発明に従う差動増幅器1は、同相信号を有する差動入力信号を受信する差動入力21、22を有し、第1の差動中間信号を出力する第1の入力段11と、同相信号を反転させ、反転させた同相信号と第1の差動中間信号を合成して、第2の差動中間信号を生成する第2の入力段12と、第2の差動中間信号を受信し、差動出力信号を出力する差動出力23、24を有する出力段13とを備える。
第1の入力段11は、例えば、折り返し型カスコード段を備え、第2入力段12は、例えば、ミラー段を備え、出力段13は、例えば、共通主電極段を粗備える。
図2に示す、本発明に従う装置2は、本発明に従う差動増幅器1と、差動入力21、22に結合され差動入力信号を差動増幅器1に供給する入力回路3と、差動出力23、24に結合され、差動出力信号を差動増幅器1から受信する出力回路4とを備える。この装置は、例えば、テレビ受像機やその他の消費者製品や非消費者製品、又は、消費者製品及び/又は非消費者製品に用いられるコンバータやチューナなどの回路である。
図3に示される差動増幅器1の第1の実施例は、差動入力21、22を構成する制御電極(ゲート)と、相互に結合された第1の主電極(ソース)とを有する第1及び第2のトランジスタ31、32を備える。更に、差動増幅器1は、第1及び第2のトランジスタ31、32の制御電極(ゲート)に結合された制御ゲートと、相互に結合された第2の主電極(ドレイン)とを有する第3及び第4トランジスタ33、34備える。
更に、第1及び第2のトランジスタ31、32の第1の主電極は、正電圧源のような第1の基準端子61に、第1の電流源51を経て結合され、第3及び第4のトランジスタ33、34の第1の主電極は、相互に結合され且つ第2の電流源52を経て第1の基準端子61に結合される。
更に、差動増幅器1は、相互に結合された制御電極(ゲート)を有する第5、第6、第7のトランジスタ35、36、37を備える。第5、第6、第7のトランジスタ35、36、37は更に、それらの第1の主電極(ソース)が相互に結合され且つグランドのような第2の基準端子62に結合され、更に、第5及び第7トランジスタの第2主電極(ドレイン)は、第1及び第2のトランジスタ31、32の第2の主電極(ドレイン)にそれぞれ結合され、第6トランジスタ36の第2主電極(ドレイン)は、第3及び第4のトランジスタ33、34の第2の主電極(ドレイン)に結合されるとともに、第6のトランジスタ36の制御電極にも結合される。
更に、差動増幅器1は、第8及び第9のトランジスタ38、39を備え、それらの制御電極(ゲート)は相互に結合され、また、第3の基準端子に結合される。更に、第8、第9のトランジスタ38、39の第1の主電極(ソース)はそれぞれ第1、第2のトランジスタ31、32の第2の電極に結合される。
第8、第9のトランジスタ38、39の第1の主電極は、更に、それぞれ第3、第4の電流源53、54を経て、第2の基準端子62に結合される。差動増幅器1は、更に、第10、第11のトランジスタ40、41を備え、それぞれの制御電極(ゲート)は、第8、第9のトランジスタ38、39の第2の主電極に結合される。第10及び第11のトランジスタ40、41は、更に、第2の基準端子62に結合された第1の主電極(ソース)及び差動出力23、24を構成する第2の主電極(ドレイン)を有し、第2の主電極は第5、第6の電流源55、56を経て第1の基準端子61に結合される。第10、第11のトランジスタ40、41の制御電極は、更に、第7、第8の電流源57、58を経て第1の基準端子61に結合され、かつ、それぞれ回路59、60を経て、第10及び第11のトランジスタ40、41の第2の主電極に結合される。これらの回路59、60は、それぞれ、抵抗及びコンデンサの直列接続を備える。
第1及び第2のトランジスタ31、32は、入力段11の一部を形成する。第3、4、5、6、7のトランジスタ33、34、35、36、37は、第2の入力段12の一部を形成する。第10及び第11のトランジスタ40、41は、出力段13の一部を形成する。第8、第9のトランジスタ38、39は第2の入力段12または出力段13の一部を形成することができ、また別個のバッファ段を形成することができる。第8、第9のトランジスタ38、39の制御電極は、第3の基準端子から差動増幅器1を調整するための基準信号を受け取る。
第1及び第2の電流源51、52は、理想的な電流源及び抵抗の並列回路として示されている。実際には、理想的な電流源は存在しない。これらの2つの電流源のみを非理想的な(非無限大の)並列抵抗と共に示す理由は、これらの抵抗が、差動入力信号の同相成分によって生ずる問題の原因となることにある。回路59、60は、周波数補償及び安定化機能を有する。
図4に示す差動増幅回路1の第2の実施態様は、図3に示した第1の実施態様に従うが、第3及び第4の電流源53、54が除去されている点で異なる。このために、第5及び第7のトランジスタ35、37は、対応する大きさに調節される。
図5に示す差動増幅器1の第3の実施態様は、図3及び4に示した第1及び第2の実施態様に従うが、第2の電流源52が除去されているという点で異なる。このために、第1の電流源51は、第3、第4のトランジスタ33、34の第1の主電極にも結合され(第1、第2のトランジスタ31、32の第1の主電極は第3、第4のトランジスタ33、34の第1の主電極にも結合され)、対応する大きさに調節される。
FETトランジスタの代わりに、バイポーラートランジスタのような他の種類のトランジスタを用いることができ、他の種類のトランジスタの使用を除外しない。本発明は、一般に、帰還ループ及び変成器の使用も除外しない。信号の合成は、非加重合成及び/又は加重合成とし得る。
上記の実施例は、本発明を制限するよものではなく、例示するものであり、当業者は添付の請求の範囲の範囲内において、多くの代替実施態様を設計することが可能であるということに留意されたい。動詞「備える」及びその活用形を用いて、特許請求の範囲に記載した要素及びステップは、それら以外の存在を除外するものではない。単数で示した要素についても、それらが複数存在する可能性を除外するものではない。本発明は、いくつかの異なった要素から成るハードウェアによって、及び、最適にプログラムされたコンピュータによって実施できる。いくつかの手段を列挙している、装置についての請求項においては、列挙された手段のうちのいくつかは、ハードウェアの同一の要素によって具現化できる。また、ある手段が互いに異なる従属請求項に記載されているということは、これらの手段の組み合わせが有利に使用できないことを示すものではない。
Claims (13)
- 同相信号を有する差動入力信号を受信し、第1の差動中間信号を出力する第1の入力段と、
前記同相信号を反転し、反転させた同相信号と前記第1の差動中間信号を合成して第2の差動中間信号を生成する第2の入力段と、
前記第2の差動中間信号を受信し、差動出力信号を出力する出力段と、
を備えることを特徴とする差動増幅器。 - 前記第1の入力段が折り返し型カスコード段を備え、前記第2入力段がミラー段を備え、前記出力段が共通主電極段を備えることを特徴とする請求項1に記載の差動増幅器。
- 前記第1の入力段が、差動入力を構成する制御電極を有する第1及び第2のトランジスタを備え、前記第1及び第2のトランジスタの第1主電極が相互に結合されていることを特徴とする請求項1に記載の差動増幅器。
- 前記第2の入力段が、前記第1及び第2トランジスタの制御電極にそれぞれ結合された制御電極を有する第3、第4のトランジスタを備え、前記第3、第4のトランジスタの第2主電極が相互に結合されていることを特徴とする請求項3に記載の差動増幅器。
- 前記第1、第2のトランジスタの第1主電極が、更に、第1基準端子に第1電流源を経て結合され、前記第3、第4のトランジスタの第1主電極が相互に結合され且つ第2の電流源を経て前記第1基準端子に結合されていることを特徴とする請求項4に記載の差動増幅器。
- 前記第1、第2のトランジスタの第1の主電極が、更に、前記第3、第4のトランジスタの第1の主電極に結合されるとともに、第1の電流源を経て第1の基準端子にも結合されていることを特徴とする請求項4に記載の差動増幅器。
- 前記第2の入力段が、更に、相互に結合された制御電極を有する第5、第6、第7のトランジスタを備え、前記第5、第6、第7のトランジスタの第1主電極が相互に結合され且つ第2の基準端子に結合され、さらに、前記第5及び第7のトランジスタの第2の主電極がそれぞれ前記第1及び第2のトランジスタの第2の主電極に結合され、前記第6のトランジスタの第2主電極が前記第3及び第4のトランジスタの第2主電極に結合され且つ前記第6のトランジスタの制御電極に結合されていることを特徴とする請求項4に記載の差動増幅器。
- 更に、相互に結合された制御電極を有する第8、第9のトランジスタを備え、前記第8、第9のトランジスタは、更に、前記第1、第2のトランジスタの第2の主電極に結合された第1の主電極を有することを特徴とする請求項7に記載の差動増幅器差動増幅器。
- 前記第8、第9のトランジスタの第1の主電極がそれぞれ第3、第4の電流源を経て前記第2の基準端子に更に結合されていることを特徴とする請求項8に記載の差動増幅器。
- 前記出力段は、前記第8、第9のトランジスタの第2の主電極に結合された制御電極を有する第10、第11のトランジスタを有し、前記第10、第11のトランジスタは、更に、前記第2の基準端子に結合された第1の主電極並びに差動出力を構成する第2の主電極を有し、前記第10、第11のトランジスタの第2の主電極は第5、第6の電流源を経て第1の基準電極にそれぞれ結合され、前記第10、第11のトランジスタの制御電極は、更に、第7、第8の電流源を経て前記第1の基準端子に結合されるとともに、それぞれ抵抗及びコンデンサの直列接続を有する回路を介して前記第10、第11のトランジスタの第2の主電極にも結合されていることを特徴とする請求項8に記載の差動増幅器差動増幅器。
- 請求項1に記載の差動増幅器を備える、装置。
- 差動信号を差動増幅する方法であって、
第1の入力段を経て、同相信号を有する差動入力信号を受信し、第1の差動中間信号を出力するステップと、
第2の入力段を経て、前記同相信号を反転させて、反転させた同相信号と前記第1の差動中間信号を合成して第2の差動中間信号を生成するステップと、
出力段を経て、前記第2の差動中間信号を受信し、差動出力信号を出力するステップと、
を備えることを特徴とする方法。 - 請求項12に記載の方法のステップを実行するコンピュータ・プログラム製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06300271 | 2006-03-23 | ||
PCT/IB2007/050993 WO2007107962A2 (en) | 2006-03-23 | 2007-03-21 | Differential amplifier with input stage inverting common-mode signals |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009530952A true JP2009530952A (ja) | 2009-08-27 |
Family
ID=38458205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009501008A Withdrawn JP2009530952A (ja) | 2006-03-23 | 2007-03-21 | 同相利得を反転する入力段を有する差動増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090115518A1 (ja) |
JP (1) | JP2009530952A (ja) |
CN (1) | CN101405935A (ja) |
WO (1) | WO2007107962A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016208298A (ja) * | 2015-04-23 | 2016-12-08 | ローム株式会社 | 差動増幅器 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3170125A (en) * | 1959-12-18 | 1965-02-16 | Westinghouse Electric Corp | Controller circuitry |
US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
JPS5858843B2 (ja) * | 1978-09-05 | 1983-12-27 | 株式会社東芝 | 演算増幅回路 |
US4213098A (en) * | 1979-02-09 | 1980-07-15 | Bell Telephone Laboratories, Incorporated | Semiconductor differential amplifier having feedback bias control for stabilization |
JPS62216509A (ja) * | 1986-03-18 | 1987-09-24 | Nec Corp | 演算増幅回路 |
US4933644A (en) * | 1988-12-23 | 1990-06-12 | Texas Instruments, Incorporated | Common-mode feedback bias generator for operational amplifiers |
US5032797A (en) * | 1990-09-04 | 1991-07-16 | Motorola, Inc. | Differential input stage having improved common mode rejection |
JP2705317B2 (ja) * | 1991-01-18 | 1998-01-28 | 日本電気株式会社 | 演算増幅器 |
US5381112A (en) * | 1993-09-22 | 1995-01-10 | Motorola, Inc. | Fully differential line driver circuit having common-mode feedback |
US5361040A (en) * | 1993-10-20 | 1994-11-01 | Motorola, Inc. | Self limiting and self biasing operational transconductance amplifier |
EP0765543B1 (en) * | 1994-06-15 | 2001-10-17 | Koninklijke Philips Electronics N.V. | Differential amplifier with common-mode rejection for low supply voltages |
JP2809150B2 (ja) * | 1995-08-14 | 1998-10-08 | 日本電気株式会社 | 高利得増幅回路 |
JP3120763B2 (ja) * | 1997-11-12 | 2000-12-25 | 日本電気株式会社 | 差動増幅器 |
KR20020063733A (ko) * | 2001-01-30 | 2002-08-05 | 삼성전자 주식회사 | 공통 모드 궤환 회로를 구비한 연산 증폭기 |
US6459338B1 (en) * | 2001-05-23 | 2002-10-01 | Texas Instruments Incorporated | Single loop output common mode feedback circuit for high performance class AB differential amplifier |
EP1421689B8 (en) * | 2001-08-16 | 2007-11-28 | Nxp B.V. | Differential ring oscillator stage |
JP4103468B2 (ja) * | 2002-06-28 | 2008-06-18 | 日本電気株式会社 | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
US6750703B1 (en) * | 2002-12-24 | 2004-06-15 | Silicon Integrated Systems Corp. | DC offset canceling circuit applied in a variable gain amplifier |
EP1626496B1 (en) * | 2004-08-13 | 2008-10-08 | Dialog Semiconductor GmbH | Differential gain stage for low voltage supply |
-
2007
- 2007-03-21 JP JP2009501008A patent/JP2009530952A/ja not_active Withdrawn
- 2007-03-21 WO PCT/IB2007/050993 patent/WO2007107962A2/en active Application Filing
- 2007-03-21 CN CNA2007800100968A patent/CN101405935A/zh active Pending
- 2007-03-21 US US12/294,221 patent/US20090115518A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016208298A (ja) * | 2015-04-23 | 2016-12-08 | ローム株式会社 | 差動増幅器 |
Also Published As
Publication number | Publication date |
---|---|
CN101405935A (zh) | 2009-04-08 |
WO2007107962A2 (en) | 2007-09-27 |
WO2007107962A3 (en) | 2007-12-13 |
US20090115518A1 (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
US8514011B2 (en) | Impedance transformation with transistor circuits | |
WO2009097353A1 (en) | Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit | |
US9118286B2 (en) | DC offset cancellation circuit | |
CN103684279B (zh) | 用于改进mos晶体管线性度的电路 | |
KR20020074785A (ko) | 주파수 변환 믹서 출력의 디씨 오프셋 제거 장치 및 방법 | |
US8217719B2 (en) | Variable gain RF amplifier | |
US9531335B2 (en) | Method and circuitry for CMOS transconductor linearization | |
US8536923B2 (en) | Integrator distortion correction circuit | |
CN103516314A (zh) | 低噪声放大器和不具有声表面滤波器的接收器 | |
JP2012029206A (ja) | トランスコンダクタ回路、ミキサ回路、無線機器 | |
JP2009530952A (ja) | 同相利得を反転する入力段を有する差動増幅器 | |
US7693503B2 (en) | Mixer having filtering module to filter out low-frequency components to minimize noise | |
US11290094B2 (en) | High-linearity input buffer | |
JPWO2018116825A1 (ja) | 単相差動変換回路およびその信号処理方法、並びに、受信装置 | |
US8786364B2 (en) | Gain enhancement for cascode structure | |
JP2005057629A (ja) | ミキサ回路 | |
US6909292B1 (en) | Method for suppressing even order harmonics in a device that utilizes transconductors | |
US11502656B2 (en) | Variable gain amplifier | |
US11664774B2 (en) | Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method | |
US7405621B2 (en) | Apparatus for amplifying differential signal | |
KR100790909B1 (ko) | 직접변환 방식의 무선 수신기를 위한 디씨 오프셋 보상회로 | |
JP2007074340A (ja) | 演算増幅器 | |
JP2008177862A (ja) | ゲイン増幅回路 | |
JP2008028766A (ja) | 電子回路、増幅回路およびそれを搭載した通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090929 |