JP2006270442A - フィルタ回路のｑ補正 - Google Patents

Abstract

【課題】 オペアンプのユニティゲイン周波数を一定にすることで、Ｑ値を一定にしてフィルタのゲインリップルや群遅延リップルを安定にするフィルタ回路である。
【解決手段】 抵抗値または容量値を可変することで、カットオフ周波数を一定にする、オペアンプを利用するフィルタ回路において、オペアンプの入力差動段をコピーした回路を有し、差動段のコピーの入力に電圧源を接続し、カットオフ周波数を一定にする制御に基づき電流を生成する電流発生源を有し、電流発生源の出力を、入力差動段のコピーの出力に接続し、差動段のコピーの出力を調整し、差動段のコピーのバイアス電流を作るトランジスタのゲートにフィードバック入力するユニティゲイン角周波数安定化回路と、ユニティゲイン角周波数安定化回路の出力を、フィルタ回路を構成するオペアンプ毎の入力差動段のバイアス電流を生成するトランジスタのゲートに入力するフィルタ回路を提供する。
【選択図】図１

Description

本発明は、フィルタ回路のＱ値のバラツキを補償する技術に関する。

近年、ＲＣアクティブ方式のフィルタのＬＳＩ内蔵化が進められている。またフィルタ回路により安定したフィルタ特性を得るために、特許文献１に示されるような提案がされている。例えばＱ値の高い急峻なフィルタ特性を得るために、設計上のＱ値に負の温度特性をもたせ、フィルタ回路の前段または後段の回路の利得に負の温度特性をもたせた回路が提案されている。

また、フィルタ回路には複数の方式があるが、よく使われるフィルタ回路にバイクワットフィルタがある。
図６においてバイクワットフィルタ（可変容量タイプ）は２次フィルタである。ＶＩＰ１およびＶＩＮ２は差動入力信号が入力される入力端子である。ＯＵＴＭ３およびＯＵＴＰ４は差動出力信号が出力される出力端子である。５〜１２は抵抗素子である。１７および１８は差動オペアンプであり、１３〜１６は容量素子である。カットオフ周波数の調整は、容量素子の容量値を可変させることにより実施する。

上記バイクワットフィルタは、入力端子１（ＶＩＰ）に抵抗素子５が接続され、抵抗素子５の他方の端子は差動オペアンプ１７の反転入力（−）に接続されている。入力端子２（ＶＩＮ）に抵抗素子６が続され、抵抗素子６の他方の端子は差動オペアンプ１７の非反転入力（＋）に接続される。

抵抗素子７、１１および容量素子１３の一方の端子は差動オペアンプ１７の反転入力（−）に接続され、抵抗素子１１の他方の端子は差動オペアンプ１８の非反転出力（＋）に接続され、抵抗素子７および容量素子１３の他方の端子は差動オペアンプ１７の非反転出力（＋）に接続される。

抵抗素子８、１２および容量素子１４の一方の端子は差動オペアンプ１７の非反転入力（＋）に接続され、抵抗素子１２の他方の端子は差動オペアンプ１８の非反転出力（＋）に接続され、抵抗素子８および容量素子１４の他方の端子は差動オペアンプ１７の反転出力（−）に接続される。

また、オペアンプ１７の一方の出力端子（＋）は出力端子３（ＯＵＴＭ）に接続され、他方の出力端子（−）は出力端子４（ＯＵＴＰ）に接続されている。
抵抗素子９の一方の端子は差動オペアンプ１７の非反転出力（＋）に接続され、抵抗素子９の他方の端子は差動オペアンプ１８の反転入力（−）に接続されている。抵抗素子１０の一方の端子は差動オペアンプ１７の反転出力（−）に接続され、抵抗素子１０の他方の端子は差動オペアンプ１８の非反転入力（＋）に接続される。

容量素子１５の一方の端子は差動オペアンプ１８の反転入力（−）に接続され、他方の端子は差動オペアンプ１８の非反転出力（＋）に接続されている。容量素子１６の一方の端子は差動オペアンプ１８の非反転入力（＋）に接続され、他方の端子は差動オペアンプ１８の反転出力（−）に接続されている。

上記バイクワットフィルタにより構成されるバンドパスフィルタの伝達関数の一般形を式（１）に示す。

該伝達関数により導かれるバンドパスフィルタの周波数特性を図７に示す。ここで図７はオペアンプのＤＣゲインとユニティゲイン周波数の影響が無い場合の理想的な周波数特性を示している。

同図のｗ１はバンドパスフィルタの中心角周波数を示し、ＢＷは周波数帯域幅を示している。Ｑ値は上記ｗ１／ＢＷにより算出することができる。
ここで、カットオフ周波数（時定数）は、抵抗×容量に反比例し、ＬＳＩ内部の抵抗素子、容量素子の製造時のバラツキ、運用時の温度変化などの影響をうけ変動する。この変動を抑えるため、抵抗値または容量値を可変にし、自動調整回路または手動によりカットオフ周波数が一定になるように調整される。

また、ゲインリップルや群遅延リップルなどの、フィルタの周波数特性において、オペアンプの周波数特性（ＤＣゲイン、ユニティゲイン）の影響を受ける。ＬＳＩ内部でもオペアンプの周波数特性（ＤＣゲイン、ユニティゲイン）は製造時バラツキ、温度変動などの影響をうけ、フィルタのＱ値が変動し、フィルタ形状(ゲインリップルや群遅延リップル)が変動する。

バイクワットフィルタの場合、Ｑ値とオペアンプの周波数特性の関係は近似的に式（２）にあらわすことができる。

Ｑｅｆ:実際のＱ値
ｗｃ :フィルタのカットオフ角周波数
Ｑ :設計値
ｗｏ :オペアンプのユニティゲイン角周波数
Ａ０ :オペアンプのＤＣゲイン

上記式（２）よりｗｏ、Ａ０が変動するとＱｅｆが変動する。そこで一般にはＱ値の変動を抑えるためには、オペアンプのＤＣゲイン（Ａ０）とユニティゲイン角周波数（ｗｏ）を十分大きする方法が提案されている。
特開平５−２５９８０８号公報

しかしながら、一般にＤＣゲインは十分大きくできるが、ユニティゲイン角周波数（ｗｏ）は十分に大きくできない。それは、Ｑ値の変動を抑えるために、オペアンプのユニティゲイン角周波数（ｗｏ）を大きくとると、高速オペアンプは消費電力が大きくなる傾向にあり、低消費電力に向かない。またオペアンプの高速化自体に限界がでてくるという問題がある。そのため、ゲインリップルや群遅延リップルが安定した、Ｑ値の変動が少ないフィルタを、低消費電力で作成することが困難である。

また、特許文献１では、トランジスタのトランジスタ周波数の温度特性によるＱ値の温度変化をなくし、Ｑ値の変動による利得の温度変化をなくす方法について記載されているが、ゲインリップルおよび群遅延リップルを安定にする方法については記載されていない。

本発明は上記のような実情に鑑みてなされたものであり、フィルタ回路を構成するオペアンプの入力差動段のＧｍ（コンダクタンス）値を、制御された各素子（抵抗素子、容量素子など）、に反比例するように、オペアンプのユニティゲイン周波数（ｗｏ）を一定にすることで、Ｑ値を一定にしてフィルタのゲインリップルや群遅延リップルを安定にするフィルタ回路を提供することを目的とする。

請求項１に記載の発明によれば、抵抗値または容量値を可変することで、カットオフ周波数を一定にする、オペアンプを利用するフィルタ回路において、上記オペアンプの入力差動段をコピーした回路を有し、上記差動段のコピーの入力に電圧源を接続し、上記カットオフ周波数を一定にする制御に基づき電流を生成する電流発生源を有し、上記電流発生源の出力を、上記入力差動段のコピーの出力に接続し、上記差動段のコピーの出力を調整し、上記差動段のコピーのバイアス電流を作るトランジスタのゲートにフィードバック入力するユニティゲイン角周波数安定化手段と、上記ユニティゲイン角周波数安定化手段の出力を、上記フィルタ回路を構成する上記オペアンプ毎の上記入力差動段のバイアス電流を生成するトランジスタのゲートに入力する手段と、を具備する構成とする。

請求項２に記載の発明によれば、上記カットオフ周波数を一定にする制御を、上記抵抗値を可変して変更するときは、可変後の抵抗値に反比例した電流を上記電流発生源で生成する構成とする。

請求項３に記載の発明によれば、上記反比例した電流の生成は、複数の固定抵抗を配置して上記制御に基づき、上記固定抵抗間の接続を切替えることで上記抵抗値を変更して、上記電流を調整する構成とする。

請求項４に記載の発明によれば、上記固定抵抗の接続の切替えは、上記制御に基づいて生成される抵抗切替えデジタルコードに対応する接続に切替える構成とする。
請求項５に記載の発明によれば、上記抵抗切替えデジタルコードは、上記電流発生源のオフセット調整を行うオフセット値を含む構成とする。

請求項６に記載の発明によれば、上記反比例した電流の生成は、複数の電流源を配置して上記制御に基づき、上記電流源毎に電流出力のオン／オフの切替えをすることで上記電流を調整する構成とする。

請求項７に記載の発明によれば、上記電流源の電流出力のオン／オフ切替えは、上記制御に基づいて生成される電流制御デジタルコードに対応する上記電流源をオンにする構成とする。

請求項８に記載の発明によれば、上記電流制御デジタルコードは、上記電流発生源のオフセット調整を行うオフセット値を含む構成とする。
請求項９に記載の発明によれば、上記差動段のコピーの出力の調整は、上記出力を増幅する構成とする。

このような構成にすることで、ユニティゲイン角周波数安定化回路の入力差動段のコピー回路の相互コンダクタンス（Ｇｍ）は、制御された抵抗値に反比例の関係となる。さらに、調整された出力を、フィルタ回路内のオペアンプの入力差動段のバイアス電流を作っているトランジスタのゲートに入力することで、フィルタ回路のオペアンプの入力差動段のＧｍ値も、制御された抵抗値の反比例の関係になり、Ｑ値のバラツキを抑えることができる。そしてゲインリップルや群遅延リップが安定したフィルタ回路を得ることができる。

請求項１０に記載の発明によれば、上記オペアンプの上記入力差動段のコピーを構成する、トランジスタの並列数は、上記オペアンプ内で使用しているトランジスタの並列数を１／Ｎ倍またはＮ倍（Ｎは整数）する構成とする。

上記構成にすることにより、電流値のスケールも１／Ｎ倍またはＮ倍とすることができる。

本発明によれば、固体差による製造バラツキ、温度変化などを原因とするフィルタ回路のＱ値のバラツキを抑えることができ、ゲインリップルや群遅延リップが安定したフィルタ回路を得ることができる。

以下図面に基づいて、本発明であるオペアンプの入力差動段のＧｍ（コンダクタンス）値を、制御するオペアンプのユニティゲイン周波数（ｗｏ）を一定にする実施形態の詳細を説明する。
（実施例１）
ＬＳＩ内部に構築されるフィルタ回路は、抵抗値または容量値を制御信号により可変し、カットオフ周波数（時定数）が一定になるように構成されている。

カットオフ周波数を一定にする調整は、ＲＣアクティブフィルタであれば、例えば、抵抗素子の抵抗値を固定して、容量素子の容量値を可変して調整を行う。
該抵抗値の可変を行うために抵抗素子を複数配置し、制御信号（補正コード（Ｃｏｄｅ）に基づいて、当該抵抗素子間の接続を切替えられるようにすることで適切な抵抗値を選択する。Ｃｏｄｅはカットオフ周波数を設定する際に算出する。

式３に抵抗値を可変してカットオフ周波数を変更する場合の式を示す。抵抗素子を切替えられるように接続し、制御信号（Ｃｏｄｅ）により抵抗素子が接続される形態を切替えられるように制御する。つまり抵抗値の増減を制御する。

例えば、制御信号（Ｃｏｄｅ）、補正コードのオフセット値（Ｃｏｆｆ）をデジタル信号として、各抵抗素子の抵抗値を１ｂｉｔ幅に割付けるようにしてもよい。さらに、Ｃｏｄｅのビット幅を３として「０００」であればＡ（Ω）になり、「００１」であればＢ（Ω）となるように、予め各デジタルコード（抵抗の接続切替えの場合は、抵抗切替えデジタルコード）の示す抵抗値になるように接続を変更する。Ｃｏｆｆは抵抗値を可変するときのオフセット値で、予めＣｏｄｅに反映しておいてもかまわない。

なお、接続は直列でも並列でも、直列並列が混在して接続されてもかまわない。よって式３に示すように抵抗切替えデジタルコードで抵抗値を変更するΔＲ（Ｃｏｄｅ＋Ｃｏｆｆ）×Ｃで示させる関数を実現できればよい。

次に、容量を可変にした場合は、抵抗素子の抵抗値を固定し、容量素子の容量値を可変する構成とする。容量値を可変する場合は該容量値の可変を行うために容量素子を複数配置し、制御信号（補正コード（Ｃｏｄｅ）に基づいて、当該容量素子間の接続を切替えられるようにすることで適切な容量値を選択する。

式４に容量値を可変してカットオフ周波数を変更する場合の式を示す。容量素子を切替えられるように接続し、制御信号（Ｃｏｄｅ）により容量素子が接続される数量を制御する。つまり容量値の増減を制御する。

式４は式３と同様、例えば制御信号（Ｃｏｄｅ）、補正コードのオフセット値（Ｃｏｆｆ）をデジタル信号として、各容量素子の容量値を１ｂｉｔ幅に割付けるようにしてもよい。さらにＣｏｄｅがビット幅３で「０００」であればＡ（Ｆ）になり、「００１」であればＢ（Ｆ）となるように、予め各デジタルコード（容量値を変更する場合は、容量制御デジタルコード）の示す容量値になるように接続を変更する。Ｃｏｆｆは容量値を可変するときのオフセット値で、予めＣｏｄｅに反映しておいてもかまわない。

なお、接続は直列でも並列でも、直列並列が混在して接続されてもかまわない。よって式４に示すように容量切替えデジタルコードで容量値を変更するＲ×ΔＣ（Ｃｏｄｅ＋Ｃｏｆｆ）で示させる関数を実現できればよい。

次に、図１に入力差動段のＧｍ値を、制御された可変抵抗値に反比例させるための回路例（ユニティゲイン角周波数安定化回路）を示す。ユニティゲイン角周波数安定化回路の構成は、入力差動段１０１、入力電圧１０２、１０３、可変電流発生回路１０５（電流発生源）、差動増幅器１０６（差動増幅器やオペアンプに限定されず増幅、減衰または調整が可能な回路であってもよい）などから構成される。入力差動段１０１は、上記フィルタ回路を構成するオペアンプの入力差動段をコピーして構成されている。

入力差動段１０１は、トランジスタ１０７、１０８と１０４から構成され、トランジスタ１０７と１０８のソースはともに、トランジスタ１０４のドレインに接続される。またトランジスタ１０７のゲートは電圧源Ｖｓｇ１０２（−Ｖｉｎ／２）のプラス側に接続され、電圧源１０２のマイナス側はグランドに接続される。トランジスタ１０８のゲートは電圧源Ｖｓｇ１０３（＋Ｖｉｎ／２）のプラス側に接続され、電圧源１０３のマイナス側はグランドに接続される。トランジスタ１０４のソースもグランドに接続される。

トランジスタ１０９と１１０のソースは電源に接続され、トランジスタ１０９のゲートはトランジスタ１１０のゲートおよびトランジスタ１０８のドレインに接続される。またトランジスタ１１０のドレインはトランジスタ１０８のドレインとともに可変電流発生回路１０５の出力に接続され、増幅器１０６の非反転入力（＋）へと接続される。可変電流発生回路１０５の入力は電源に接続される。

増幅器１０６の反転入力（−）はＶｓｇに接続され、出力はトランジスタ１０４のゲートにフィードバックされ接続される。
図１に示した構成の差動段１０１の出力電流Ｉｏｕｔは、差動段１０１に入力する電圧Ｖｉｎが小さいとき、次の式（５）で近似できる。

Ｉｏｕｔ ：出力電流
Ｖｉｎ ：入力電圧
Ｇｍ ：差動段の相互コンダクタンス

また、同図Ｇｍ値は差動段１０１に流れる電流と次式（６）の関係をもつため、差動段１０１のバイアス電流を生成するトランジスタ１０４のゲート電圧を変えれば、入力差動段１０１のトランジスタ１０７、１０８のＧｍ値も変動する。Ｉｓｓはトランジスタ１０４に流れる電流なので、トランジスタ１０４のゲート電圧を変化させれば、トランジスタ１０４に流れる電流Ｉｓｓも変化する。その結果差動対のＧｍが変わる。

Ｉｓｓ：トランジスタ１０４に流れる電流
β ：トランジスタ１０４の物理定数
μ ：トランジスタ１０４のキャリア移動度
Ｃ_ox ：トランジスタ１０４のゲート酸化膜容量
Ｗ ：トランジスタ１０４のチャネル幅
Ｌ ：トランジスタ１０４のチャネル長

そこで、入力差動段１０１の入力（トランジスタ１０７、１０８のゲート）に一定電圧Ｖｉｎ（Ｖｓｇ１０２、１０３：＋Ｖｉｎ／２、−Ｖｉｎ／２）を与える。入力差動段１０１の出力電流Ｉｏｕｔに、可変電流発生回路１０５の出力Ｉｃｎｔで生成した電流値を入力する。そのとき、Ｉｃｎｔ∝１／ΔＲｂ（Ｃｏｄｅ＋Ｃｏｆｆ）を入力し、図１のようなフィードバックを行うと、入力差動段１１のＧｍ値は次のように示すことができる。

次に、図２に可変電流発生回路１０５の例を示す。可変電流発生回路は、抵抗切替えデジタルコードにより制御された可変抵抗値に反比例した電流を作成するための回路である。電圧源Ｖｓｇ２０１はマイナス側をグランドに接続し、プラス側を増幅器２０２の反転入力（−）に入力する。非反転入力（＋）はトランジスタ２０３のドレインと接続し、可変抵抗２０５の一方の端子に接続される。また、他方の端子はグランドに接続される。

増幅器２０２の出力はトランジスタ２０３とトランジスタ２０４のゲートに接続される。トランジスタ２０３、２０４のソースはともに電源に接続される。トランジスタ２０４のドレインを出力（Ｉｃｎｔ）とする。

ここで、可変抵抗２０５の構成は、抵抗素子を複数配置し、カットオフ周波数の補正コード（Ｃｏｄｅ）と補正コードのオフセット値（Ｃｏｆｆ）である抵抗切替えデジタルコードにより切替えられる構成にし、可変抵抗２０５の抵抗値を可変できる構成としている。例えば、ΔＲｂを可変抵抗の１ｂｉｔの刻み幅とし、カットオフ周波数の補正コードと補正コードのオフセット値により接続形態を変化させることで、可変抵抗２０５の接続の抵抗値が可変する。

例えば、抵抗値Ｒｖ＝ΔＲｂ（Ｃｏｄｅ＋Ｃｏｆｆ）のように抵抗切替えデジタルコードで抵抗値を変更できるようにする。上記のように構成することで電流を制御することができる（電流値Ｉｃｎｔ∝１／ΔＲｂ（Ｃｏｄｅ＋Ｃｏｆｆ））。

また、図３に示すような可変電流発生回路としてもよい。電圧源Ｖｓｇ３０１のマイナス側をグランドに接続し、プラス側を増幅器３０２の反転入力（−）に接続し、非反転入力（＋）は固定抵抗（Ｒｆ）３０６の一方とトランジスタ３０７のドレインに接続する。また他方はグランドに接続する。

増幅器３０２の出力はトランジスタ３０７および各トランジスタ３０５のゲートに接続されている。また、トランジスタ３０３のドレインとトランジスタ３０７のソースが接続され、トランジスタ３０３のゲートはグランドに接続される。

トランジスタ３０４のドレインとトランジスタ３０５のソースが接続され、トランジスタ３０４のゲートはグランドに接続される。
各トランジスタ３０５のソースは対をなす各トランジスタ３０８のドレインと個々に接続されている。また、各トランジスタ３０８のゲートには補正コードと補正コードのオフセット値によりゲート信号を制御するように接続されている。

ここで、補正コードと補正コードオフセット値はディジタル信号（電流制御デジタルコード）とし、同図であればＣｏｄｅ[ｎ:０]のようにｎ＋１ビットのバス幅をきめ、予め補正コードに対応した電流を発生できる構成である。このときの出力電流Ｉｃｎｔは、αＶｓｇ／（Ｒｆ（Ｃｏｄｅ＋Ｃｏｆｆ））∝１／（Ｒｆ（Ｃｏｄｅ＋Ｃｏｆｆ）と示す。ここで、αは比例定数とし、Ｒｆ（Ｃｏｄｅ＋Ｃｏｆｆ）は電流制御されときの固定抵抗の抵抗値を示す。なお、オフセット値は補正コードに取込むように構成しておいてよい。なお、可変電流発生回路は上記説明した構成ではＬＯＷアクティブになっているが、この構成に限定されるものではない。

次に、図４にユニティゲイン周波数安定化回路により、フィルタのＱ値を安定させる構成例を示す。上記説明したユニティゲイン周波数安定化回路１００のＢＮとフィルタ内オペアンプ１〜Ｎ（整数）４０１のＢＮを接続した回路である。

ユニティゲイン周波数安定化回路１００のＢＮ出力を、フィルタ回路内に構成される各オペアンプ４０１の入力差動段の、バイアス電流を作っているトランジスタ４０３のゲートに入力すると、フィルタ内のオペアンプ４０１のユニティゲイン角周波数も式（８）に従い一定になる。

オペアンプ４０１のユニティゲイン角周波数はｗｏ＝Ｇｍ／Ｃｃ （Ｃｃ４０２はオペアンプの位相補償容量）で示すことができる。そして、カットオフ周波数は、式（３）または式（４）により、一定になるように補正コード（Ｃｏｄｅ）と補正コードのオフセット値（Ｃｏｆｆ）によって調整される。ここでΔＲｂとＣｃは、式（３）に示すΔＲとＣに比例関係であるため、ΔＲｂ（Ｃｏｄｅ＋Ｃｏｆｆ）×Ｃｃは一定になる。また、式（４）であればＲとΔＣに比例関係にあるΔＲｂとＣｃにより、ΔＲｂ（Ｃｏｄｅ＋Ｃｏｆｆ）×Ｃｃは一定になる。

よって、式（８）に示すようにオペアンプ４０１のユニティゲイン角周波数ｗｏは一定に調整される。

上記により各オペアンプ４０１のユニティゲイン周波数ｗｏを一定にすることで、式（２）に示すように、ｗｏとｗｃが安定してＱ値が一定となり、フィルタのゲインリップルや群遅延リップルが安定する。

図５にユニティゲイン角周波数安定回路１００により、バイクワットフィルタのＱ値のシミュレーション結果を示した図である。本シミュレーションのグラフは、温度変動／電源電圧変動／製造バラツキを組み合わせたバラツキコーナ条件による結果である。フィルタはローパスフィルタの周波数特性を示したもので、（ａ）はユニティゲイン角周波数安定回路を使用しない場合の、周波数−ゲイン特性と周波数−群遅延特性を示したものである。（ｂ）はユニティゲイン各周波数安定回路を使用した場合の、周波数−ゲイン特性と周波数−群遅延特性を示したものである。

ゲインリップル（ａ）とゲインリップル（ｂ）を比べると、ゲインリップルの変動が抑えられている。また、群遅延リップルについても群遅延リプル（ａ）より遅延群リプル（ｂ）の方がリップルの変動が抑えられている。

なお、ユニティゲイン角周波数安定化回路を構成する場合、上記入力差動段１０１を構成する各トランジスタの並列接続の数量を、１／Ｎ倍またはＮ倍してもよい。ここでＮは整数である。これはフィルタ回路を構成するオペアンプのコピーをユニティゲイン角周波数安定化回路にもちいているが、トランジスタの並列数が異なった入力差動段を用いても構成が同じであればよい。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。

（付記１）
抵抗値または容量値を可変することで、カットオフ周波数を一定にする、オペアンプを利用するフィルタ回路において、
前記オペアンプの入力差動段をコピーした回路を有し、前記差動段のコピーの入力に電圧源を接続し、
前記カットオフ周波数を一定にする制御に基づき電流を生成する電流発生源を有し、前記電流発生源の出力を、前記入力差動段のコピーの出力に接続し、
前記差動段のコピーの出力を調整し、前記差動段のコピーのバイアス電流を作るトランジスタのゲートにフィードバック入力するユニティゲイン角周波数安定化手段と、
前記ユニティゲイン角周波数安定化手段の出力を、前記フィルタ回路を構成する前記オペアンプ毎の前記入力差動段のバイアス電流を生成するトランジスタのゲートに入力する手段と、
を具備することを特徴とするフィルタ回路。
（付記２）
前記カットオフ周波数を一定にする制御を、前記抵抗値を可変して変更するときは、可変後の抵抗値に反比例した電流を前記電流発生源で生成することを特徴とする付記１に記載のフィルタ回路。
（付記３）
前記反比例した電流の生成は、複数の固定抵抗を配置して前記制御に基づき、前記固定抵抗間の接続を切替えることで前記抵抗値を変更して、前記電流を調整することを特徴とする付記２に記載のフィルタ回路。
（付記４）
前記固定抵抗の接続の切替えは、前記制御に基づいて生成される抵抗切替えデジタルコードに対応する接続に切替えることを特徴とする付記３に記載のフィルタ回路。
（付記５）
前記抵抗切替えデジタルコードは、前記電流発生源のオフセット調整を行うオフセット値を含むことを特徴とする付記４に記載のフィルタ回路。
（付記６）
前記反比例した電流の生成は、複数の電流源を配置して前記制御に基づき、前記電流源毎に電流出力のオン／オフの切替えをすることで前記電流を調整することを特徴とする付記５に記載のフィルタ回路。
（付記７）
前記電流源の電流出力のオン／オフ切替えは、前記制御に基づいて生成される電流制御デジタルコードに対応する前記電流源をオンにすることを特徴とする付記６に記載のフィルタ回路。
（付記８）
前記電流制御デジタルコードは、前記電流発生源のオフセット調整を行うオフセット値を含むことを特徴とする付記７に記載のフィルタ回路。
（付記９）
前記差動段のコピーの出力を調整は、前記出力を増幅することを特徴とする付記１に記載のフィルタ回路。
（付記１０）
前記オペアンプの前記入力差動段のコピーを構成する、トランジスタの並列数は、前記オペアンプ内で使用しているトランジスタの並列数を１／Ｎ倍またはＮ倍（Ｎは整数）することを特徴とする付記１に記載のフィルタ回路。
（付記１１）
前記電流発生源は、オペアンプのマイナス入力端を電圧源に接続し、プラス入力端を可変抵抗の一方の端子とトランジスタ１のドレインに接続し、前記可変抵抗のもう一方の端子をグランドに接続し、前記トランジスタ１のゲートは前記オペアンプの出力に接続し、前記トランジスタ１のソースは電源に接続し、前記トランジスタ２のソースを電源、前記トランジスタ２のゲートを前記オペアンプの出力に接続し、前記トランジスタ２のドレインを出力とすることを特徴とする付記１に記載のフィルタ回路。
（付記１２）
前記オペアンプの有する位相保証容量の容量値は、前記カットオフ周波数を一定にするための前記容量値に比例していることを特徴とする付記１に記載のフィルタ回路。

本発明のユニティゲイン角周波数安定化回路を示す図である。 本発明の可変電流発生回路の例である。 本発明の可変電流発生回路の例である。 ユニティゲイン角周波数安定化回路とフィルタ回路の接続例を示した図である。 ＬＰＦ周波数特性のシミュレーション結果を示した図である。 フィルタ回路の従来例を示す図である。 バイクワットフィルタによるＢＰＦの周波数特性を示す図である。

符号の説明

１ ＶＩＰ
２ ＶＩＮ
３ ＯＵＴＭ
４ ＯＵＴＰ
５ 抵抗 Ｒ１
６ 抵抗 Ｒ１
７ 抵抗 Ｒ２
８ 抵抗 Ｒ２
９ 抵抗 Ｒ４
１０ 抵抗 Ｒ４
１１ 抵抗 Ｒ３
１２ 抵抗 Ｒ３
１３ 可変容量 Ｃ１
１４ 可変容量 Ｃ１
１５ 可変容量 Ｃ２
１６ 可変容量 Ｃ２
１００ ユニティゲイン角周波数安定化回路
１０１ 入力差動段
１０２ 電圧源 Ｖｓｇ（−Ｖｉｎ／２）
１０３ 電圧源 Ｖｓｇ（＋Ｖｉｎ／２）
１０４ トランジスタ
１０５ 可変電流発生回路
１０６ 増幅器
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
２０１ 電圧源 Ｖｓｇ
２０２ 増幅器
２０３ トランジスタ
２０４ トランジスタ
２０５ 可変抵抗
３０１ 電圧源 Ｖｓｇ
３０２ 増幅器
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３０６ 抵抗
３０７ トランジスタ
３０８ トランジスタ
４０１ オペアンプ１〜Ｎ
４０２ 位相保証容量
４０３ トランジスタ
４０４ 入力差動段

Claims (10)

1. 抵抗値または容量値を可変することで、カットオフ周波数を一定にする、オペアンプを利用するフィルタ回路において、
   前記オペアンプの入力差動段をコピーした回路を有し、前記差動段のコピーの入力に電圧源を接続し、
   前記カットオフ周波数を一定にする制御に基づき電流を生成する電流発生源を有し、前記電流発生源の出力を、前記入力差動段のコピーの出力に接続し、
   前記差動段のコピーの出力を調整し、前記差動段のコピーのバイアス電流を作るトランジスタのゲートにフィードバック入力するユニティゲイン角周波数安定化手段と、
   前記ユニティゲイン角周波数安定化手段の出力を、前記フィルタ回路を構成する前記オペアンプ毎の前記入力差動段のバイアス電流を生成するトランジスタのゲートに入力する手段と、
   を具備することを特徴とするフィルタ回路。
2. 前記カットオフ周波数を一定にする制御を、前記抵抗値を可変して変更するときは、可変後の抵抗値に反比例した電流を前記電流発生源で生成することを特徴とする請求項１に記載のフィルタ回路。
3. 前記反比例した電流の生成は、複数の固定抵抗を配置して前記制御に基づき、前記固定抵抗間の接続を切替えることで前記抵抗値を変更して、前記電流を調整することを特徴とする請求項２に記載のフィルタ回路。
4. 前記固定抵抗の接続の切替えは、前記制御に基づいて生成される抵抗切替えデジタルコードに対応する接続に切替えることを特徴とする請求項３に記載のフィルタ回路。
5. 前記抵抗切替えデジタルコードは、前記電流発生源のオフセット調整を行うオフセット値を含むことを特徴とする請求項４に記載のフィルタ回路。
6. 前記反比例した電流の生成は、複数の電流源を配置して前記制御に基づき、前記電流源毎に電流出力のオン／オフの切替えをすることで前記電流を調整することを特徴とする請求項２に記載のフィルタ回路。
7. 前記電流源の電流出力のオン／オフ切替えは、前記制御に基づいて生成される電流制御デジタルコードに対応する前記電流源をオンにすることを特徴とする請求項６に記載のフィルタ回路。
8. 前記電流制御デジタルコードは、前記電流発生源のオフセット調整を行うオフセット値を含むことを特徴とする請求項７に記載のフィルタ回路。
9. 前記差動段のコピーの出力の調整は、前記出力を増幅することを特徴とする請求項１に記載のフィルタ回路。
10. 前記オペアンプの前記入力差動段のコピーを構成する、トランジスタの並列数は、前記オペアンプ内で使用しているトランジスタの並列数を１／Ｎ倍またはＮ倍（Ｎは整数）することを特徴とする請求項１に記載のフィルタ回路。