JPH0393309A - プログラマブルフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ．産業上の利用分野 Ｂ．発明の概要 Ｃ．従来の技術 Ｄ，発明が解決しようとする課題 Ｅ．課題を解決するための手段 Ｆ，作用 Ｇ、実施例 Ｇ，．実施例の構成（第１図，第２図，第３図）Ｇ，．
実施例の動作および作用 Ｇ３．他の実施例と応用例（第４図，第５図）Ｈ．発明
の効果 Ａ．産業上の利用分野 本発明は、アクティブフィルタを使用し、Ｑとカット才
フ周波数をプログラマブルに設定できるプログラマブル
フィルタに関するものである。

Ｂ．発明の概要 本発明は、複数のアクティブフィルタを使用してＱとカ
ットオフ周波数をプログラマブルに設定するプログラマ
ブルフィルタにおいて、各アクティブフィルタの基準電
流源に電流出力型のディジタル／アナログ変換器を使用
し、その電流比をプログラマブルに設定することによっ
てフィルタ特性のカットオフ周波数を設定し、各ディジ
タル／アナログ変換器の共通の基準電圧ラインを他のデ
ィジタル／アナログ変換器で制御して、上記電流比は変
化させることなく、それらの電流の積の大きさを設定す
ることでカットオフ周波数の設定とは独立にフィルタ特
性のＱを設定することにより、 フィルタの特性を任意に精度良く設定できるようにする
ものである。

Ｃ，従来の技術 先に本出願人は、特公昭６１−５５８０６号公報におい
て、定電流源を有し、その定電流源の吸い込み電流によ
りフィルタ特性を決定し得るアクティブフィルタを提案
している。第６図は、その一例であり、Ｑｌは入力電圧
Ｖｉを接続するトランジスタ、Ｑ，は出力電圧Ｖ。を帰
還させるトランジスタ、Ｑ！．Ｑ４はカレントミラー回
路、ｌ１はトランジスタＱ．，Ｑ，のエミッタに接続さ
れて２Ｉの電流を吸い込む定電流源であり、これらはト
ランスコンダクタンスアンプｌＯを構成する。トランス
コンダクタンスアンプ１０の出力は、交流負荷を形成す
るコンデンサＣを接続して定電流源ｌ２を接続したエミ
ッタフォロワのトランノスタＱ，へ接続し、そのエミッ
タより出力電圧Ｖ。を取り出している。ここで、トラン
ジスタＱ．．Ｑ，のエミッタ抵抗をｒ０とすると、この
アクティブフィルタの伝達関数Ｈ（ω）は、 となる。このトランジスタＱ．．Ｑ，には、カレントミ
ラ−回路により■の電流（基準電流）が流れるので、エ
ミッタ抵抗ｒ．と基準電流■との間には、 ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 Ｖｒ：　ｋ．Ｔ，Ｑで決まる定数 が成り立つ。

上記において、基準電流Ｉは正確に設定することができ
るので、式（１）により第６図の回路は口−パスフィル
タとして動作させることができるとともに、そのカット
オフ角周波数ω。がω。＝１／２Ｃｒ．であることから
、カットオフ周波数を基準電流Ｉ即ち定電流源１ｌの電
流２■の大きさで制御することができ、コンデンサＣを
小さくしてＩＣ（集積回路）に内蔵することが可能にな
る。

一般的には、上記アクティブフィルタを第７図（ａ）の
ように差動入力構成の積分器とし、例えば第７図（ｂ）
のように複数個接続して、高次のフィルタ回路を形成す
ることができる。（ａ）のｖｔ／２　ｒｓＸ　ｉ／ｓ’
ｃ＝ｖｏより、ｏ（ｓ）＝ｖｏ／ｖｔ＝　１／ｓ　２Ｃ
ｒｓ＝（ｃ）ｃ／ｓ・・・（３） であり、カットオフ角周波数ω。は ωｃ＝＝　１／２　ｒ−Ｃ＝　１／２ＶＴＣ　　　　−
　（４　）となり、基準電流■に比例するので、定電流
源ｌｌの電流２！で制御することができる。（ｂ）のフ
ィルタ回路において、ｌは第１の積分器、２は第２の積
分器であり、２次ローバスフィルタを構成している。入
電電圧ｖｌは第１の積分器１の非反転入力端子（＋）へ
接続し、第１の積分器１の出力は第２の積分器２の非反
転入力端子（＋）に接続し、その第２の積分器２の出力
からフィルタ回路の出力電圧Ｖ。を取り出すとともに、
その出力を第１および第２の積分器１．２の各反転入力
端子（−）へ接続している。ここで、第１の積分器ｌの
カットオフ角周波数をω１とし、第２の積分器２のカッ
トオフ角周波数をω，とすると、式（３）により各伝達
関数はＨ＋　（　ｓ　）　＝（ＩＪＩ／　Ｓ　．　Ｈｔ
（ｑ）＝ω．　／　＜　）−む０、このフィルタ回蕗の
ｆ−達関数Ｈ。（ｓ） は、 ？−１　．　（　ｓ　）一二一■　・・・（５）Ｖｉ　
　　ｓ２＋ω２Ｓ＋ω１ω！ であって、そのフィルタ回路のＱとカットオフ角周波数
ω。で表わせば、 （Ａは定数） であるから、 ω。＝Ｊ丁７；フ，Ｑ＝ｒ丁フ１可・・・（７）となる
。式（４）によりω，，ω２は、各積分器１．２の基準
電流に比例するので、各基準電流をＩＩ，とすると、 ω．＝ｋ「「下ｒ，．　Ｑ＝Ｊ　［１／１２・（８）と
なる。即ち、カットオフ周波数（ω．／２π）は基準電
流の積Ｉ１・ｌ，の大きさで決定することができ、Ｑは
基準電流の電流比１　，／　Ｉ　，で決定することがで
きる。

Ｄ．発明が解決しようとする課題 しかしながら、上記従来の技術における複数のアクティ
ブフィルタ（積分器）を使用したフィルタ回路では、プ
ログラマブルにフィルタ特性即ちカットオフ周波数やＱ
を設定するうえで解決すべき問題点があった。

第８図は、一般的に考えられるプログラマプルな上記基
準電流１，，Ｉ，の設定回路であり、４通りの切り換え
例を示している。Ｑ，．Ｑ，はそれぞれ第７図（ａ）に
おける積分器電流源１ｌを形成するためのトランジスタ
であり、トランジスタＱ６は第７図（ｂ）の第１の積分
器１の基準電流■１の２倍を引き込み、Ｑ７は第２の積
分器２の基準電流■，の２倍を引き込む。Ｑｌｌはトラ
ンンスタＱ６，Ｑ７のベースに固定の基準電圧を与える
トランジスタであり、基準電流源ｌ２を介してそのコレ
クタとベースを電源ラインＶＣＣに接続するとともに、
各トランジスタＱ．，Ｑ７のベースに接続し、そのエミ
ッタを抵抗Ｒ。を介してＯＶラインに接続する。トラン
ジスタＱ６のエミッタには基準電流■１を切り換えるた
めの抵抗Ｒ　Ａｌｌ　Ｒａ＋＋　ｒｊ．：＋＋ＲＤｌが
並列に接続され、それぞれの抵抗はスイッチ素子Ｓ　Ａ
ｌ　，Ｓ　Ｂｌ　＋　Ｓ　Ｃｌ　ｒ　Ｓ　ＤＩを介して
ＯＶラインに接続されている。同様に、トランジスタＱ
，のエミッタには基準電流Ｉ，を切り換えるための抵抗
ｎ　Ａ！．　ＲＢｔ＋　Ｒ　Ｃ２．　Ｒ　ｏｔが並列に
接続され、それぞれの抵抗はスイッチ素子Ｓ　Ａｔ．　
Ｓ　ａｔ＋　Ｓ　ｃｔＳＤｔを介してＯＶラインに接続
されている。Ａモードの人力は、スイッチ素子Ｓ　Ａ　
Ｉ　＋　Ｓ　Ａ　ｔを閉じ、抵抗ＲＡ，，ＲＡ，を選択
して、基Ｑ電流の積のＩ，■，の大きさおよび電滝比Ｉ
Ｉ／１２をある値に設定する。同様にＢ．Ｃ．Ｄモード
の人力は、上記を加えて合計４通りに抵抗値を切り換え
、４通りのフィルタ特性の設定を可能にする。

しかし、上記のフィルタ特性の設定回路では、以下の問
題点がある。

（１）フィルタ回路のカットオフ周波数（ω。

／２π）とＱが基準電流ｒ．，ｒ，に連動して共？こ動
くので、定数の設定が煩雑で困難である。

（２）モードＡ．Ｂ，Ｃ．ＤによってトランジスタＱ．
．Ｑ，のコレクタ電流が変化するので、トランジスタＱ
．，Ｑ７のベース・エミッタ間電圧Ｖ８Ｅが変化し、一
方Ｑ８のコレクタ電流は基準電流源ｌ３の電流１　ｒｓ
＋が一定であることから、基準電流１＋．Ｉｔは正確に
抵抗比で決まる電流とはならないことも設定を困難にし
ている。

（３）あるモードにおけるカットオフ角周波数ω。とＱ
が、設定後変更する必要がない場合には、当初よりカス
タム的に電流値を抵抗により設定してしまえばよいわけ
であるが、そうすると、モードＡ，Ｂ．Ｃ，Ｄのカット
オフ角周波数ω。とＱは固定となってしまう。例えば最
少のマスク変更ＣＡＱ配線等による）により任意のω。

とＱを選択できるようにすると、抵抗Ｒ　ＡＩ−　Ｒ　
Ａｔは広い範囲で可変できる必要がある。その場合の実
現手段は、小さな単位抵抗を多数レイアウトし、その単
位抵抗を直列または並列に組み合わせて任意の抵抗を作
ることになるが、第７図（ｂ）のように４通りにもなる
とその必要数は膨大になり現実的でない。

また、３次，５次といった複雑な伝達関数を持つフィル
タ回路の特性を可変にすることは、さらに抵抗値の範囲
が広がることになり、同様に実現的には実現不可能であ
る。

（４）定電流源Ｉ１を形成するトランジスタＱ．，Ｑ７
のエミッタ電流密度の誤差により、設定の精度や温度特
性が良くない。

本発明は、上記問題点を解決するために創案されたもの
で、フィルタ特性のＱとカットオフ周波数をプログラマ
ブルに任意にかつ精度良く設定できるようにするととも
に、一・毛ノリシック化を可能にするプログラマブルフ
ィルタを提供することを目的とする。

Ｅ．課題を解決するための手段 」二記の目的を達成するための本発明のプログラマブル
フィルタの構成は、 基準電流源を有する複数のアクティブフィルタから成り
各アクティブフィルタの基準電流源の電流比と各電流の
積の大きさとからフィルタの特性を決定するフィルタ回
路を備え、 上記各基準電流源としてその電流の大きさを制御する基
準電圧ラインを有する電流出力型の第ｌのディジタル／
アナログ変換器を使用し、上記各ディジタル／アナログ
変換器の基準電圧ラインを共通に接続するとともに、 上記基準電圧ラインにその基準電圧を制御する第２のデ
ィジタル／アナログ変換器を接続し、上記各第１のディ
ジタル／アナログ変換器のディジタル入力の設定により
上記各基準電流源の電流比を設定し、 かつ上記第２のディジタル／アナログ変換器のディジタ
ル入力の設定により上記各基準電流源の電流の積の大き
さを設定することを特徴とする。

Ｆ．作用 本発明は、フィルタ回路を構成する各アクティブフィル
タの基準電流源に電流出力型のディジタル／アナログ変
換器を使用し、その電流比をプログラマブルに設定する
ことによってフーイルタ特性のカットオフ周波数を設定
し、各ディジタル／アナログ変換器の共通の基準電圧ラ
インの基準電圧を他のディジタル／アナログ変換器で制
御して、上記電流比は変化させることなく、それらの電
流の積の大きさを設定することでカットオフ周波数の設
定とは独立にフィルタ特性のＱを設定することにより、
フィルタの特性を任意に精度良く設定できるようにする
。

Ｇ実施例 以下、本発明の実施例を図面に基づいて詳細に説明する
。

Ｇ１．実施例の構成 第ｌ図は本発明の一実施例を示すブロック図である。ｌ
は第７図（ａ）と同様に構成したアクティブフィルタで
ある第１の積分器、２は同じく第２の積分器であり、第
７図（ｂ）と同様に接続して２次ローパスフィルタを構
成している。即ち、入力電圧Ｖ，は第１の積分器ｌの非
反転入力端子（＋）へ接続し、第１の積分器ｌの出力は
第２の積分器２の非反転入力端子（＋）に接続し、その
第２の積分器２の出力からフィルタ回路の出力電圧Ｖ。

を取り出すとともに、その出力Ｖ。を第１および第２の
積分器１．２の各反転入力端子（−）へ接続している。

３，４．５は後記する３ビットの電流出力型のディジタ
ル／アナログ変換器（以下ＤＡＣと略記する）であり、
ＤＡＣ３は第１の積分器ｌの基準電流源を構成し、ＤＡ
Ｃ４は第２の積分器２の基準電流源を構成し、ＤＡＣ５
はこれらの第ＩのＤＡＣ３，ＤＡＣ４の基準電圧ライン
Ｖ８を制御するための第２のＤＡＣを構成する。ＤＡＣ
３，ＤＡＣ４．ＤＡＣ５の基準電圧ラインＶＢは共通に
接続し、バッファアンプ６の出力に接続する。ＤＡＣ５
はディジタルデータＤ０を入力して電源ラインＶＣＣに
接続した基準電流源７の基準電流Ｉ　ｒａｔを引き込ん
でＯＶラインへ流すように接続するとともに、基準電流
源７の接続点をバッファアンプ６の人力に接続する。Ｄ
ＡＣ３はディジタルデータＤ，を入力して２Ｌの電流を
引き込み、第１の積分器ｌに基準電流Ｉ，を与え、ＤＡ
Ｃ４はディジタルデータＤ，を入力して２ｔ，の電流を
引き込み、第２の積分器２に基準電流！，を与える。

第２図は、第１図におけるＤＡＣ３，４．５の回路部分
の具体例を示す回路図である。各ＤＡＣ３，４．５自体
は同一に構成されるので、ここでは、代表してＤＡＣ３
によりその回路構成を説明する。Ｑ，。＋　Ｑｚ，Ｑ＋
ｚは３ビットに対応する重み付けした電流源を形成する
トランジスタであり、各エミソタは重み付けした各電流
４　ｒ．，　　２　ｒｏ，１．を｛５Ｉるための抵抗Ｒ
　ｌｌｌ＋　Ｒ　ＩＩ＋　Ｒ　＋ｔを介してＯｖライン
へ接続する。ρｊえばそれらの抵抗値は、Ｒ　，，＝　
ｒｊとすると、Ｒ．２＝Ｒ／２，Ｒ．，一Ｒ／４のよう
に設定する。トランジスタＱ　．．，Ｑ　，Ｉ，Ｑの各
ベースは、共通に基準電圧ラインＶ８に接続ずる。トラ
ンジスタＱｌ３１Ｑ＋４の差動対はトランノスタＱ　＋
ｏの電流源（４ｒｏ）をディジタルデータＤ．のヒット
Ｄ，。によりオンするためのものであり、トランジスタ
Ｑ＋ｓ＋Ｑ＋ｅの差動対はトランジスタＱ．の電流源（
２１０）をディジタルデータＤ１のビソトＤ．によりオ
ンし、トランジスタＱ，７，Ｑ　＋８の差動対はディジ
タルデータＤ１のビットＤ，によりオンするためのもの
である。このため、トランジスタＱ　Ｉｆ　Ｑ　１５＋
　Ｑ　Ｉ７の各ベースにはそれぞれディジタルデータＤ
１の各ビットＤ１ｏ　Ｄ１Ｉ．ＤＩ２を接続し、トラン
ジスタＱ，．，　Ｑ，８，　Ｑ，の各ベースには電圧Ｖ
ｒの定電圧源ｌ４を接続するとともに、トランジスタＱ
Ｉ３１Ｑ＋４のエミッタはトランジスタＱ　＋ｏのコレ
クタに、トランジスタＱｓ，Ｑ＋ｅのエミッタはトラン
ジスタＱ．のコレクタにトランジスタＱＩ７ＩＱ＋８の
エミッタはトランジスタＱ１，のコレクタに接続する。

トランジスタＱ　１３１　Ｑ　＋５＋　Ｑ　１７のコレ
クタは共通に接続して、第１の積分器Ｉの基準電流■１
の２倍の電流２ｌの引き込み端子へ接続し、トランジス
タＱ．．．Ｑｓ．Ｑ＋ｅのコレクタは電流ラインへプル
アップする。ＤＡＣ４においては、トランジスタＱ，３
，　Ｑｚｓ＋Ｑｔ，の各ベースが、ディジタルデータＤ
，の各ビットＤ，。＋　Ｄｔ＋，０１ｔに接続され、そ
れらのコレクタが第２の積分器２の基準電流■，の２倍
の電流２＋．の引き込み端子に接続される以外は、ＤＡ
Ｃ３と同一に構成される。また、ＤＡＣ５においては、
トランジスタＱ。３Ｉ　ＱＯＳ，　ＱＯ７の各ベースが
ディジタルデータＤ。の各ビットＤ。ｏ＋Ｄｏ＋＋Ｄ　
０２に接続され、それらのコレクタが基準電流源ｌ２の
雷流ｒ　ｒｓｌを引き込むように接続される以外は、Ｄ
ＡＣ３と同一に構成される。

第３図は、上記各ＤＡＣ３，４．５のデイジタルデータ
Ｄ。．Ｄ１Ｄｚを設定する手段の回路構成図てある。こ
の回路例は、第８図の従来例のように、・ｔ通りにフィ
ルタ回路のカットオフ周波数とＱと切り換える場合を示
している。本回路例では、４通り（モードＡ，Ｂ，Ｃ，
Ｄ）の特性に対応するデータをＲＯＭ　（リードオンリ
メモリ）に予め用意し、各モードＡ，Ｂ，Ｃ．Ｄのいず
れかを指定して、それに対応するディジタルデータＤ。

，Ｄ．．Ｄ，を読み出す。ＲＯＭは、ディンタルデータ
の各ビットに対．応して差動対を形成するための一方の
トランノスタ列Ｑ　：＋ｏ−　Ｑ　３８と、モード八の
ディジタルデータピットＤ。Ｏ−Ｄ　２２を記憶するト
ランジスタ列２Ｉと、モードＢのディジタルデータＤ。

Ｑ％Ｄ２２を記憶するトランジスタ列２２と、モードＣ
のディジタルデータヒットＤ。ｏ　”　Ｄ，，を記憶す
るトランジスタ列２３と、モードＤのディジタルデータ
ピットＤ。ｏ−Ｄｔｔを記憶するトランジスタ列２４と
、各ディジタルデー夕のデータラインとＯＶラインに接
続した電流源２５，・・・から成る。各トランジスタ列
２１〜２４における各ビットの記憶設定は、各ビットの
トランジスタのエミッタを該当するデータラインＤ。Ｏ
％Ｄ２２にっなぐ／っながないで行う。各トランジスタ
列２１〜２４毎にトランジスタのベースは共通に接続し
、そのコレクタは電源ラインにプルアップする。

トランジスタ列Ｑ　３ｏ＝　Ｑ　ｓｍのエミッタはすべ
てデータラインＤ０。〜Ｉ）ｔｔへ接続し、それらのベ
ースは共通に接続してＶｒ＋Ｖａｇ−０．３の電位を与
える。■，は第２図における定電圧源ｌ４の電圧、ＶＢ
２は電流源のトランジスタＱ。ｏ　−　０　２　２のベ
ース・エミッタ間電圧である。モートＡ−Ｄの人力は“
Ｈ−　　（ハイ）レベルをＶ，＋ＶＢＥ＋０．３とし、
この“Ｈ”レベルが与えられたモードのトランジスタ列
のディジタルデータＤ　ｏ（Ｄ　ＯＯ＋　Ｄ　０１＋　
Ｄ　Ｏ！），Ｄ＋（Ｄ，ｏ，　　Ｄ＋＋．　　Ｄｏｔ）
，　　Ｄｔ（Ｄｚｏ，　　Ｄｔ＋．　　Ｄｚｔ）が読み
出される。

Ｇｙ．実施例の動作および作用 以上のように構成した実施例の動作および作用を述べる
。

まず、本実施例におけるフィルタ特性を表わすＱとカッ
トオフ角周波数ω。の設定方法を述べる。

本実施例のフィルタ回路は、２次ローパスフィルタであ
り、従来の技術で述へた式（６）の伝達関数を持ち、式
（８）で示したように ω。−ｋＪＩ．・ｒｔ．Ｑ＝ｒ了７７了である。ここで
、ＤＡＣ３，４．５に入力されるディジタルデータＤ。

．Ｄ，，Ｄ，の十進数の値をＮ０．Ｎ，．Ｎ，とする。

第２図のＤＡＣ３，４．５では、ディジタルデータＤ。

，　Ｄ　＋．　Ｄ　ｔが人力されると、“Ｈ”レベルの
ビット（“Ｉ”）が与えられた差動対Ｑ．３，Ｑ．．（
またはＱ　ｘ　ｓ　＊　Ｑ　ｘ　ｓまたはＱ．７．　Ｑ
。、ただし．．。，１，）がオンとなり、２進の重み付
けがなされた電流が加算されて、１０進数Ｎ。．Ｎ　ｒ
　，　Ｎ　ｔに比例した電流を引き込もうとする。ＤＡ
Ｃ５において、例えばディジタルデータＤ０ＤＯＯ，Ｄ
ＯＩ，　ＤＱ２“が“ｌ，０，ｏ”のとき出力電流は４
■。であり、４１．＝Ｉ，．１となるように、バッファ
アンプ６を介してフィードバックされることにより基準
電圧ラインの電圧ＶＢが定まる。

上記において、箪流Ｉ。は、 ｒ　ｏ−｛ＶＢ−Ｖｅｇ（　１　，，一ｒｏ）　）　／
Ｒ−（　９　）であり、ＶＢ　−　ＶＢＥ　（　Ｉ　ｃ
＝　Ｉ　ｏ）　＝　Ｖｓ’　　と置くと、式（９）は！
ｏ＝Ｖｓ’／Ｒとなり、Ｖａ’をＩ　ｒ＊１で表わすと
ＶＢ’−ｔ，．ｒｎ／４となる。上式においてＶａ’　
はトランジスタＱ　ＩＯ＋　Ｑ　Ｉｌ＋　Ｑ　＋ｔのエ
ミッタの電位、ＶＢＥ　（　Ｅ　．，＝　［　ｏ）はコ
レクタ電点がＩ。のときのベース・エミッタ間電圧であ
る。

一般にディジタルデータＤ。の値がＮ。のとき、Ｖａ’
　　＝　ｒ　ｒ．ｔＲ／Ｎａ−（　ｒ　Ｑ　）であり、
Ｖ１は１／ＮＯに比例する。一方ＤＡＣ４の出力２］，
は２　［　１＝ＮＩＸＶＢ’　／Ｒであるから、式（Ｉ
Ｏ）を代入すると １　，＝　Ｉ　ｒ．ｒ／２　−　Ｎ．／Ｎ．−（　ｌ　
Ｉ　）となる。同様にしてＤＡＣ４についても、Ｉ　ｔ
−１　、−ｔ／　２　・Ｎｔ／Ｎｏ”’　（　１　２）
が導かれる。式（ＩＩ）．（１２）を式（８）へ代人す
ると、 ｔ．）　。一ｋ　３　”　Ｉ　ｒｓｒ／　２　Ｎ　ｏ”
’　（　１　３　）Ｑ＝ＦＮ７Ｉフ・・・（１４） となる。即ち、これらの式の（１３），（１４）は、Ｎ
ＩＸＮｔを一定に保ったままＮ，／Ｎ２を変化させてＱ
を設定すると、カットオフ角周波数ω。はＮ。

を変えろのみで設定することができるようになり、フィ
ルタ特性の設定が極めて容易になる。ＤＡＣ３とＤＡＣ
５およびＤＡＣ４とＤＡＣ５は基準電圧ラインＶａが共
通に接続されており、各電流源トランジスタＱ　ＩＯ＋
　Ｑ　ＩＩＩ　Ｑ　＋ｔのベース・エミッタ間電圧ＶＢ
Ｈの値は一定であり、基準電流１　ｒａｔと各ＤＡＣ３
．４の出力１ｒ，，２ｔ，は基準電圧Ｖ８によって定ま
るカレントミラー回路と同様に定まり、精度は抵抗値Ｒ
の比率のみで決まるので良好である。

Ｇ３．他の実施例と応用例 第４図は本発明の３次フィルタへの実施例を示すブロッ
ク図である。本実施例は３次ローバスフィルタの例を示
している。本実施例は第１図の実施例において第ｌの積
分４ｌの非反転入力端子（＋）にアクティブフィルタ８
を介して入力電圧Ｖ，を入力したものである。このアク
ティブフィルタ８は非反転入力端子（＋）に入力電圧Ｖ
ｌを接続し、それ自身の出力を反転入力端子（−）に帰
還させており、第６図と同様に構威したものである。９
はアクティブフィルタ８の基準電流■３の２倍の電流２
１３を引き込むための電流源を構成するＤＡＣであり、
前述のＤＡＣ３，４．５と同様に構成し、その電流源の
トランジスタのベースは各ＤＡＣ３，４．５と共通に基
準電圧ｖ８ラインに接続するとともに、ディジタルデー
タＤ３を入力する。フィルタの種類としては、チェビシ
ェフ！ｄＢリップルやバターワースやベッセルといった
名称のフィルタが知られているが、これらのフィルタ特
性のカットオフ角周波数ω。を変化させずＱのみ変化す
るには、例えば表１に示す係数のＤＡＣ３，４．５のデ
ィジタルデータＤ，，Ｄ．，Ｄ３を設定する。その後、
ＤＡＣ５によってカゾトオフ角周波数ω。を設定するこ
とにより、任意のフィルタ特性が実現できる。

表１基準電流の設定表 第５図は、本発明のＦＤＤ　（フロッピーディスクドラ
イブ）の記録信号の再生回路への適用例を示すブロック
図である。３１はフロッピーディスクの記録信号を再生
する再生ヘッド、３２はその再生された信号（再生信号
）を増幅するプリアンプである。増幅された再生信号は
、３次のローバスフィルタ３３と２次のバンドパスフィ
ルタ３４を通して、微分処理が施される。μの微分処理
された再生信号は、コンパレータ３５に入力され、そこ
で基準電圧源３６の基準電圧でしきい値処理が施されて
ディジタル信号に変換され、信号処理回路３７に入力さ
れて、それよりリードデー夕か出力される。上記におい
て、３次のローバスフィルタ３３および２次のバンドパ
スフィルタを前述の実施例で構成し、そのフィルタ特性
のモードを外付けのスイッチの指定などで変更し得るよ
うに構成すれば、ＦＤＤの種類（例えば、３．５インチ
ＩＭバイトあるいは３．５インチ２Ｍバイトあるいは５
．２５インチＩＭバイトあるいは５　２５インチ１．６
バイト等）によって周波数特性が変化しても、それに対
応してフィルタ特性をプログラマブルに変えることが容
易に可能となる。

以上述べたように、本発明はその主旨に沿って種々に応
用され、種々の実施態様を取り得るものである。

Ｈ．発明の効果 以上の説明から明らかなように、本発明のプログラマブ
ルフィルタによれば、フィルタ特性のＱとカットオフ周
波数をそれぞれ設定するアクティブフィルタの電流源の
電流比と電流の積の大きさとをディジタル／アナログ変
換器で独立に変えられるようにしたので、そのＱとカッ
トオフ周波数を情度良く、またその設定を極めて容易に
することができるとと乙に、回路をモノリンックにプロ
グラマブルに構成できる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本実施例のディジタル／７′ナログ変換器の回路部分の
具体例を示す回路図、第３図は上記ディジタル／アナロ
グ変換器のディジタルデー夕を設定する手段の回路構成
図、第４図は本発明の３次フィルタへの実施例を示すブ
ロック図、第５図は本発明の適用例を示すブロック図、
第６図は従来例のアクティブフィルタの構成図、第７図
（ａ）．（ｂ）は複数のアクティブフィルタで構成した
従来例のフィルタ回路、第８図は一般に考えられるフィ
ルタ特性の設定回路である。 ■・・・第ｌの積分器（アクティブフィルタ）、２・・
・第２の積分器（アクティブフィルタ）、３．４・・・
第１のディジタル／アナログ変換器、５・・・第２のデ
ィジタル／アナログ変換器。 （ａ） ，往来 第６図 （ｂ） ＪＪのフィル７回ｆ１

Claims (1)

【特許請求の範囲】
1. （１）基準電流源を有する複数のアクティブフィルタか
   ら成り各アクティブフィルタの基準電流源の電流比と各
   電流の積の大きさとからフィルタの特性を決定するフィ
   ルタ回路を備え、 上記各基準電流源としてその電流の大きさを制御する基
   準電圧ラインを有する電流出力型の第１のディジタル／
   アナログ変換器を使用し、 上記各ディジタル／アナログ変換器の基準電圧ラインを
   共通に接続するとともに、 上記基準電圧ラインにその基準電圧を制御する第２のデ
   ィジタル／アナログ変換器を接続し、上記各第１のディ
   ジタル／アナログ変換器のディジタル入力の設定により
   上記各基準電流源の電流比を設定し、 かつ上記第２のディジタル／アナログ変換器のディジタ
   ル入力の設定により上記各基準電流源の電流の積の大き
   さを設定することを特徴とするプログラマブルフィルタ
   。