JP2010220254A - 不良画素補償機能付きイメージセンサ - Google Patents
不良画素補償機能付きイメージセンサ Download PDFInfo
- Publication number
- JP2010220254A JP2010220254A JP2010140818A JP2010140818A JP2010220254A JP 2010220254 A JP2010220254 A JP 2010220254A JP 2010140818 A JP2010140818 A JP 2010140818A JP 2010140818 A JP2010140818 A JP 2010140818A JP 2010220254 A JP2010220254 A JP 2010220254A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- image sensor
- dpca
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002950 deficient Effects 0.000 title claims abstract description 107
- 238000012545 processing Methods 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000012937 correction Methods 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 23
- 241000665848 Isca Species 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 11
- 230000006870 function Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 6
- 238000007664 blowing Methods 0.000 description 5
- 230000008439 repair process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
【課題】不良画素に対する補償機能を有するイメージセンサを提供すること。
【解決手段】画素ラインメモリ部200と、の制御下で、ラインメモリ部200から現在の
アドレスに対応する画素データPixel(i,j)を切り換えて出力する切換部700と、不良画素
のローアドレス選択信号RASS、不良画素のカラムアドレス信号DPCA、最後のカラムの情報
信号Line End等を制御信号として、メモリ200からPixel(i,j)を含むその周辺画素のデー
タPIXEL[I、J]を受信し、切換部700からPixel(i,j)を受信して、補正された画素データPI
XEL*[I、J]を出力する不良画素補正部600と、イメージセンサの性能向上を図るための信
号処理を行う画像信号処理部300とを含む。本イメージセンサは、EEPROMを用いないので
、製造歩留まりが高く、コストが安い。
【選択図】 図2
【解決手段】画素ラインメモリ部200と、の制御下で、ラインメモリ部200から現在の
アドレスに対応する画素データPixel(i,j)を切り換えて出力する切換部700と、不良画素
のローアドレス選択信号RASS、不良画素のカラムアドレス信号DPCA、最後のカラムの情報
信号Line End等を制御信号として、メモリ200からPixel(i,j)を含むその周辺画素のデー
タPIXEL[I、J]を受信し、切換部700からPixel(i,j)を受信して、補正された画素データPI
XEL*[I、J]を出力する不良画素補正部600と、イメージセンサの性能向上を図るための信
号処理を行う画像信号処理部300とを含む。本イメージセンサは、EEPROMを用いないので
、製造歩留まりが高く、コストが安い。
【選択図】 図2
Description
本発明は、イメージセンサの修復技術に関し、更に詳しくは、テストにより検出した不
良画素の補償機能を備えたイメージセンサに関する。
良画素の補償機能を備えたイメージセンサに関する。
イメージセンサとは、半導体が光に反応する性質を利用して、イメージを映し出す装置
をいう。さらに詳しく説明すると、イメージセンサは、その画素が各々の被写体が発する
様々な光の明るさ及び波長を感知し、それを電気的な信号として読み取る装置である。ま
た、イメージセンサは、読み取った電気的な信号を処理可能なレベルとして生成する。現
在のイメージセンサは、ＶＧＡ（640×480画素）やＳＶＧＡ（800×600画素）型が主流で
ある。しかし、今後は、デジタルカメラなどの普及に伴って100万個以上の画素を有する
メガ級のイメージセンサが一般化すると予想されている。このため、メガ級のイメージセ
ンサに対する技術を確立することが、次期イメージセンサのマーケットを確保する上では
必須ということができる。
をいう。さらに詳しく説明すると、イメージセンサは、その画素が各々の被写体が発する
様々な光の明るさ及び波長を感知し、それを電気的な信号として読み取る装置である。ま
た、イメージセンサは、読み取った電気的な信号を処理可能なレベルとして生成する。現
在のイメージセンサは、ＶＧＡ（640×480画素）やＳＶＧＡ（800×600画素）型が主流で
ある。しかし、今後は、デジタルカメラなどの普及に伴って100万個以上の画素を有する
メガ級のイメージセンサが一般化すると予想されている。このため、メガ級のイメージセ
ンサに対する技術を確立することが、次期イメージセンサのマーケットを確保する上では
必須ということができる。
一方、イメージセンサの画素数の増加に伴って、製造工程上の問題によって生じる不良
画素も増加するようになる。このため、コスト削減を図る上では、不良画素を補償するこ
とによって、製造歩留まりを向上させることが必要である。
画素も増加するようになる。このため、コスト削減を図る上では、不良画素を補償するこ
とによって、製造歩留まりを向上させることが必要である。
また、イメージセンサの等級及びその価格は、不良画素の個数（割合）に応じて決定さ
れる。したがって、不良画素が存在するイメージセンサを修復して使用することなく廃棄
する場合、製造歩留まりが低くなるので、イメージセンサの製造コストが高くなるという
問題がある。
れる。したがって、不良画素が存在するイメージセンサを修復して使用することなく廃棄
する場合、製造歩留まりが低くなるので、イメージセンサの製造コストが高くなるという
問題がある。
このような問題点を克服するために、従来は、イメージセンサを用いてカメラなどの製
品を製造する業者が、不良画素を含むイメージセンサチップの供給を受けた場合、各画素
をテストして、不良画素のアドレスをＥＥＰＲＯＭに記録させ、そのＥＥＰＲＯＭに記録
されたアドレスに該当する不良画素のデータを補償する機能を持たせることによって、正
常なイメージセンサとして活用してきた。
品を製造する業者が、不良画素を含むイメージセンサチップの供給を受けた場合、各画素
をテストして、不良画素のアドレスをＥＥＰＲＯＭに記録させ、そのＥＥＰＲＯＭに記録
されたアドレスに該当する不良画素のデータを補償する機能を持たせることによって、正
常なイメージセンサとして活用してきた。
しかしながら、このような修復は、イメージセンサチップの製造時に行なわれるウェー
ハレベルでのテストとは別に行われるので、修復に要する時間に応じて、イメージセンサ
を用いた製品（例えば、カメラ）の製造に要する期間が長くなる。また、カメラなどの製
品を製造する際に、別にＥＥＰＲＯＭを組み込まなければならないため、製品のサイズが
大きくなると共に、製造コストが高くなる。
ハレベルでのテストとは別に行われるので、修復に要する時間に応じて、イメージセンサ
を用いた製品（例えば、カメラ）の製造に要する期間が長くなる。また、カメラなどの製
品を製造する際に、別にＥＥＰＲＯＭを組み込まなければならないため、製品のサイズが
大きくなると共に、製造コストが高くなる。
一方、イメージセンサチップの製造業者がウェーハレベルでのテストを行って、不良画
素を検出してＥＥＰＲＯＭに記録し、このＥＥＰＲＯＭをイメージセンサと一体にパッケ
ージングする場合には、イメージセンサを使用する側では不良画素のテストや修復を行う
必要がない。したがって、イメージセンサチップをそのまま使用することができるので、
製品の製造に要する期間が延びることがない。しかしながら、このような場合、イメージ
センサチップの製造業者は、既存のイメージセンサの製作工程に加えて、ＥＥＰＲＯＭを
組み込むための別の製造工程を追加しなければならない。そのため、工程が複雑になると
共に、製造コストが高くなるという問題がある。。
素を検出してＥＥＰＲＯＭに記録し、このＥＥＰＲＯＭをイメージセンサと一体にパッケ
ージングする場合には、イメージセンサを使用する側では不良画素のテストや修復を行う
必要がない。したがって、イメージセンサチップをそのまま使用することができるので、
製品の製造に要する期間が延びることがない。しかしながら、このような場合、イメージ
センサチップの製造業者は、既存のイメージセンサの製作工程に加えて、ＥＥＰＲＯＭを
組み込むための別の製造工程を追加しなければならない。そのため、工程が複雑になると
共に、製造コストが高くなるという問題がある。。
このような問題点を克服するために、本出願人は、すでに「IMAGE SENSOR WITH DEFECT
PIXEL ADDRESS STORAGE」（不良画素アドレス格納部を有するイメージセンサ）を出願し
た。（特許文献１）
図1は、フューズ溶断法により、不良画素のアドレスを格納することができるように構
成された上記のイメージセンサを示すブロック図である。
PIXEL ADDRESS STORAGE」（不良画素アドレス格納部を有するイメージセンサ）を出願し
た。（特許文献１）
図1は、フューズ溶断法により、不良画素のアドレスを格納することができるように構
成された上記のイメージセンサを示すブロック図である。
図１に示したように、イメージセンサは、画素アレイ部100と、画素アレイ部100から出
力されるデータを格納するラインメモリ部200と、ラインメモリ部200からの出力に応じて
イメージセンサの性能向上のための信号処理を行う画像信号処理部300と、ウェーハレベ
ルのテストによって検出された不良画素のアドレスを、フューズ溶断により格納するため
の不良画素アドレス格納部500と、不良画素アドレス格納部500から不良画素のアドレス情
報を受信して、不良画素アドレス格納部500を含むイメージセンサ全体の動作を制御し、
外部システムに対するインタフェースとしての役割をする制御及びインタフェース部400
と、制御及びインタフェース部400及び不良画素アドレス格納部500から不良画素のアドレ
ス情報を受信すると共に、ラインメモリ部200からの出力を受信して、不良画素周辺の正
常な画素データによって不良画素のデータを置き換え、その信号を画像信号処理部300へ
出力する不良画素補正部600とを含んで構成されている。
力されるデータを格納するラインメモリ部200と、ラインメモリ部200からの出力に応じて
イメージセンサの性能向上のための信号処理を行う画像信号処理部300と、ウェーハレベ
ルのテストによって検出された不良画素のアドレスを、フューズ溶断により格納するため
の不良画素アドレス格納部500と、不良画素アドレス格納部500から不良画素のアドレス情
報を受信して、不良画素アドレス格納部500を含むイメージセンサ全体の動作を制御し、
外部システムに対するインタフェースとしての役割をする制御及びインタフェース部400
と、制御及びインタフェース部400及び不良画素アドレス格納部500から不良画素のアドレ
ス情報を受信すると共に、ラインメモリ部200からの出力を受信して、不良画素周辺の正
常な画素データによって不良画素のデータを置き換え、その信号を画像信号処理部300へ
出力する不良画素補正部600とを含んで構成されている。
不良画素アドレス格納部500は、ロー（行）アドレス選択部510と、カラムアドレス格納
部520と、選択ビット部530とを備えている。ローアドレス選択部510は、フューズのオン
／オフによって画素アレイ各行の不良画素の有無情報を格納し、制御及びインタフェース
部400に対して、不良画素のローアドレス選択信号ＲＡＳＳを出力する。また、カラムア
ドレス格納部520は、不良画素のカラムアドレスに対する情報を格納し、不良画素補正部6
00に対して不良画素のカラムアドレス信号ＤＰＣＡを出力する。また、選択ビット部530
は、ローアドレス選択部510及びカラムアドレス格納部520に記録された情報を正しくマッ
チングさせるための情報を格納し、マッチング信号ＭＳを制御及びインタフェース部400
へ出力する。
米国特許出願第10／189，942号（出願日：2002年7月3日）
部520と、選択ビット部530とを備えている。ローアドレス選択部510は、フューズのオン
／オフによって画素アレイ各行の不良画素の有無情報を格納し、制御及びインタフェース
部400に対して、不良画素のローアドレス選択信号ＲＡＳＳを出力する。また、カラムア
ドレス格納部520は、不良画素のカラムアドレスに対する情報を格納し、不良画素補正部6
00に対して不良画素のカラムアドレス信号ＤＰＣＡを出力する。また、選択ビット部530
は、ローアドレス選択部510及びカラムアドレス格納部520に記録された情報を正しくマッ
チングさせるための情報を格納し、マッチング信号ＭＳを制御及びインタフェース部400
へ出力する。
前述のように、本出願人は、すでに、イメージセンサチップの製造時に、ウェーハレベ
ルでのテストによって検出された不良画素のアドレスを、ＥＥＰＲＯＭを用いることなく
、直接格納可能な不良画素アドレス格納部500を有するイメージセンサを提案した。本発
明は、上記のすでに提案した不良画素アドレス格納部500の情報を基に、不良画素に対す
る補償を行う不良画素補正部600（図１参照）をさらに具体化したイメージセンサに関す
る。
ルでのテストによって検出された不良画素のアドレスを、ＥＥＰＲＯＭを用いることなく
、直接格納可能な不良画素アドレス格納部500を有するイメージセンサを提案した。本発
明は、上記のすでに提案した不良画素アドレス格納部500の情報を基に、不良画素に対す
る補償を行う不良画素補正部600（図１参照）をさらに具体化したイメージセンサに関す
る。
すなわち、本発明は、フューズ溶断法により格納されたアドレス情報を用いて、不良画
素に対する補償機能を有するイメージセンサを提供することを目的としている。
素に対する補償機能を有するイメージセンサを提供することを目的としている。
上記目的を達成するための本発明に係るイメージセンサは、画素アレイ部から提供され
る画素データを格納する格納手段と、不良画素のローアドレス選択信号ＲＡＳＳによる制
御下で、前記格納手段から現在のアドレスに対応する画素データＰｉｘｅｌ（ｉ，ｊ）を
切り換えて出力する切換手段と、前記不良画素のローアドレス選択信号ＲＡＳＳ、不良画
素のカラムアドレス信号ＤＰＣＡ、マッチング信号ＭＳ、イメージセンサのカラムアドレ
ス信号ＩＳＣＡ及び最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄを制御信号として、前記格
納手段から前記画素データＰｉｘｅｌ（ｉ，ｊ）を含むその周辺画素のデータＰＩＸＥＬ
［I、Ｊ］を受信し、前記切換手段から前記画素データＰｉｘｅｌ（ｉ，ｊ）を受信して
、前記画素データＰｉｘｅｌ（ｉ，ｊ）または前記画素データＰＩＸＥＬ［I、Ｊ］を用
いて、補正された画素データＰＩＸＥＬ*［I、Ｊ］を出力する不良画素補正手段と、前記
切換手段から出力される画素データＰｉｘｅｌ（ｉ，ｊ）、前記不良画素補正手段から出
力される画素データＰｉｘｅｌ（ｉ，ｊ）または前記補正された画素データＰＩＸＥＬ*
［I、Ｊ］を受信して、イメージセンサの性能向上を図るための信号処理を行う画像信号
処理部とを含んで構成されていることを特徴としている。
る画素データを格納する格納手段と、不良画素のローアドレス選択信号ＲＡＳＳによる制
御下で、前記格納手段から現在のアドレスに対応する画素データＰｉｘｅｌ（ｉ，ｊ）を
切り換えて出力する切換手段と、前記不良画素のローアドレス選択信号ＲＡＳＳ、不良画
素のカラムアドレス信号ＤＰＣＡ、マッチング信号ＭＳ、イメージセンサのカラムアドレ
ス信号ＩＳＣＡ及び最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄを制御信号として、前記格
納手段から前記画素データＰｉｘｅｌ（ｉ，ｊ）を含むその周辺画素のデータＰＩＸＥＬ
［I、Ｊ］を受信し、前記切換手段から前記画素データＰｉｘｅｌ（ｉ，ｊ）を受信して
、前記画素データＰｉｘｅｌ（ｉ，ｊ）または前記画素データＰＩＸＥＬ［I、Ｊ］を用
いて、補正された画素データＰＩＸＥＬ*［I、Ｊ］を出力する不良画素補正手段と、前記
切換手段から出力される画素データＰｉｘｅｌ（ｉ，ｊ）、前記不良画素補正手段から出
力される画素データＰｉｘｅｌ（ｉ，ｊ）または前記補正された画素データＰＩＸＥＬ*
［I、Ｊ］を受信して、イメージセンサの性能向上を図るための信号処理を行う画像信号
処理部とを含んで構成されていることを特徴としている。
本発明に係るイメージセンサによれば、フューズ溶断法により不良画素のアドレス情報
を取得して格納し、この格納情報を用いて不良画素のデータを補正することができる。そ
のために、本発明に係るイメージセンサは、不良画素のアドレスを格納するためのＥＥＰ
ＲＯＭを用いる必要がなく、また、製造歩留まりの向上を図ることができるので、製造コ
ストを削減することができるという効果を奏する。
を取得して格納し、この格納情報を用いて不良画素のデータを補正することができる。そ
のために、本発明に係るイメージセンサは、不良画素のアドレスを格納するためのＥＥＰ
ＲＯＭを用いる必要がなく、また、製造歩留まりの向上を図ることができるので、製造コ
ストを削減することができるという効果を奏する。
以下、添付する図面に基づいて、本発明のイメージセンサに係る好ましい実施の形態を
詳しく説明する。
詳しく説明する。
図2は、フューズ溶断法により格納された不良画素アドレス情報を用いて、不良画素の
補償を行う不良画素補正部と、その周辺回路部との間の信号の流れを示すブロック図であ
る。図2に示した信号ＲＡＳＳ、ＤＰＣＡ及びＭＳに関しては、前述の米国特許出願第10
／189，942号に詳しく開示したので、本明細書ではこれらの信号に応じて、不良画素の補
償がどのように行われるかを説明する。
補償を行う不良画素補正部と、その周辺回路部との間の信号の流れを示すブロック図であ
る。図2に示した信号ＲＡＳＳ、ＤＰＣＡ及びＭＳに関しては、前述の米国特許出願第10
／189，942号に詳しく開示したので、本明細書ではこれらの信号に応じて、不良画素の補
償がどのように行われるかを説明する。
図1及び図2に示したように、本実施の形態に係るイメージセンサは、画素アレイ部100
から出力される画素データを格納する画素ラインメモリ部200と、画素ラインメモリ部200
から現在のアドレスに対応する画素データＰｉｘｅｌ（ｉ，ｊ）を、不良画素のローアド
レス選択信号ＲＡＳＳに基づいて、切り換えて伝送する切換部700とを含んでいる。不良
画素のローアドレス選択信号ＲＡＳＳは、ローアドレス選択部510で生成され、制御及び
インタフェース部400を介して、不良画素補正部600に入力される。
から出力される画素データを格納する画素ラインメモリ部200と、画素ラインメモリ部200
から現在のアドレスに対応する画素データＰｉｘｅｌ（ｉ，ｊ）を、不良画素のローアド
レス選択信号ＲＡＳＳに基づいて、切り換えて伝送する切換部700とを含んでいる。不良
画素のローアドレス選択信号ＲＡＳＳは、ローアドレス選択部510で生成され、制御及び
インタフェース部400を介して、不良画素補正部600に入力される。
また、本発明の実施の形態に係るイメージセンサは、不良画素のローアドレス選択信号
ＲＡＳＳと、カラムアドレス格納部520から出力される不良画素のカラムアドレス信号Ｄ
ＰＣＡと、選択ビット部530で生成され、制御及びインタフェース部400を介して提供され
るマッチング信号ＭＳと、チップに順に与えられるイメージセンサのカラムアドレス信号
ＩＳＣＡと、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄなどの制御信号を含んでいる。な
お、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄは、通常はロジック「０」であるが、各行
の最後の列のみでロジック「1」となる。
ＲＡＳＳと、カラムアドレス格納部520から出力される不良画素のカラムアドレス信号Ｄ
ＰＣＡと、選択ビット部530で生成され、制御及びインタフェース部400を介して提供され
るマッチング信号ＭＳと、チップに順に与えられるイメージセンサのカラムアドレス信号
ＩＳＣＡと、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄなどの制御信号を含んでいる。な
お、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄは、通常はロジック「０」であるが、各行
の最後の列のみでロジック「1」となる。
不良画素補正部600は、画素データＰＩＸＥＬ［I、Ｊ］を受信する。このＰＩＸＥＬ［
I、Ｊ］は、画素ラインメモリ部200からの画素データＰｉｘｅｌ（ｉ，ｊ）及び切換部70
0からの画素データＰｉｘｅｌ（ｉ，ｊ）を受信して、画素データＰｉｘｅｌ（ｉ，ｊ）
または画素データＰＩＸＥＬ［I、Ｊ］を用いて、補正されたデータＰＩＸＥＬ*［I、Ｊ
］を出力する。
I、Ｊ］は、画素ラインメモリ部200からの画素データＰｉｘｅｌ（ｉ，ｊ）及び切換部70
0からの画素データＰｉｘｅｌ（ｉ，ｊ）を受信して、画素データＰｉｘｅｌ（ｉ，ｊ）
または画素データＰＩＸＥＬ［I、Ｊ］を用いて、補正されたデータＰＩＸＥＬ*［I、Ｊ
］を出力する。
また、本実施の形態に係るイメージセンサは、切換部700から出力される正常な画素の
データＰｉｘｅｌ（ｉ，ｊ）、不良画素補正部600から出力されるデータＰｉｘｅｌ（ｉ
，ｊ）または補正された画素データＰＩＸＥＬ*［I、Ｊ］を受信して、イメージセンサの
性能向上を図るための信号処理を行う画像信号処理部300を含んでいる。
データＰｉｘｅｌ（ｉ，ｊ）、不良画素補正部600から出力されるデータＰｉｘｅｌ（ｉ
，ｊ）または補正された画素データＰＩＸＥＬ*［I、Ｊ］を受信して、イメージセンサの
性能向上を図るための信号処理を行う画像信号処理部300を含んでいる。
切換部700は、不良画素のローアドレス選択信号ＲＡＳＳ及びその反転信号／ＲＡＳＳ
による制御下で、データＰｉｘｅｌ（ｉ，ｊ）を画像信号処理部300へ直接出力する第1の
切換部ＳＷ1と、不良画素のローアドレス選択信号ＲＡＳＳ及びその反転信号／ＲＡＳＳ
の制御下で、データＰｉｘｅｌ（ｉ，ｊ）を不良画素補正部600へ出力する第2の切換部Ｓ
Ｗ2とを含んで構成されている。第1及び第2の切換部ＳＷ1、ＳＷ2は、各々ＮＭＯＳとＰ
ＭＯＳの対となった伝送ゲートとで構成されている。
による制御下で、データＰｉｘｅｌ（ｉ，ｊ）を画像信号処理部300へ直接出力する第1の
切換部ＳＷ1と、不良画素のローアドレス選択信号ＲＡＳＳ及びその反転信号／ＲＡＳＳ
の制御下で、データＰｉｘｅｌ（ｉ，ｊ）を不良画素補正部600へ出力する第2の切換部Ｓ
Ｗ2とを含んで構成されている。第1及び第2の切換部ＳＷ1、ＳＷ2は、各々ＮＭＯＳとＰ
ＭＯＳの対となった伝送ゲートとで構成されている。
したがって、センサ内のいずれかの行に不良画素が存在すると、すなわち、ＲＡＳＳ信
号がロジック「1」の場合、第1の切換部ＳＷ1はオフされ、第2の切換部ＳＷ2がオンされ
る。その結果、不良画素補正部600によって、不良画素の置き換えられたデータが画像信
号処理部300へ出力される。一方、不良画素が存在しない行の場合、第1の切換部ＳＷ1が
オンされ、正常な画素データがそのまま画像信号処理部300へ出力される。
号がロジック「1」の場合、第1の切換部ＳＷ1はオフされ、第2の切換部ＳＷ2がオンされ
る。その結果、不良画素補正部600によって、不良画素の置き換えられたデータが画像信
号処理部300へ出力される。一方、不良画素が存在しない行の場合、第1の切換部ＳＷ1が
オンされ、正常な画素データがそのまま画像信号処理部300へ出力される。
図3は、不良画素補正部600の詳細を示すブロック図である。図3に示したように、本実
施の形態に係る不良画素補正部600は、不良画素のカラムアドレス信号ＤＰＣＡを一時的
に格納するＤＰＣＡ一時格納部610と、ＤＰＣＡ一時格納部610から出力される不良画素の
カラムアドレス信号ＤＰＣＡとイメージセンサのカラムアドレス信号ＩＳＣＡとを比較し
、両者の信号が同じか否かを示すＤＰＣＡ検出信号を生成するカラムアドレス比較検出部
620と、ＤＰＣＡ検出信号、マッチング信号ＭＳ及び最後のカラムの情報信号Ｌｉｎｅ
Ｅｎｄに応じて、ＤＰＣＡ更新信号をＤＰＣＡ一時格納部610へ出力するＤＰＣＡ更新制
御部630と、データＰＩＸＥＬ［I、Ｊ］を受信して、補正済みの画素データＰＩＸＥＬ*
［I、Ｊ］を生成して出力する不良画素改変部640と、ＤＰＣＡ検出信号に応じて、補正済
みの画素データＰＩＸＥＬ*［I、Ｊ］またはデータＰｉｘｅｌ（ｉ、ｊ）を選択的に出力
する補正画素選択部650と、補正画素選択部650からの出力を不良画素のローアドレス選択
信号ＲＡＳＳによる制御下で切り換えて出力する切換出力部660とを含んで構成されてい
る。
施の形態に係る不良画素補正部600は、不良画素のカラムアドレス信号ＤＰＣＡを一時的
に格納するＤＰＣＡ一時格納部610と、ＤＰＣＡ一時格納部610から出力される不良画素の
カラムアドレス信号ＤＰＣＡとイメージセンサのカラムアドレス信号ＩＳＣＡとを比較し
、両者の信号が同じか否かを示すＤＰＣＡ検出信号を生成するカラムアドレス比較検出部
620と、ＤＰＣＡ検出信号、マッチング信号ＭＳ及び最後のカラムの情報信号Ｌｉｎｅ
Ｅｎｄに応じて、ＤＰＣＡ更新信号をＤＰＣＡ一時格納部610へ出力するＤＰＣＡ更新制
御部630と、データＰＩＸＥＬ［I、Ｊ］を受信して、補正済みの画素データＰＩＸＥＬ*
［I、Ｊ］を生成して出力する不良画素改変部640と、ＤＰＣＡ検出信号に応じて、補正済
みの画素データＰＩＸＥＬ*［I、Ｊ］またはデータＰｉｘｅｌ（ｉ、ｊ）を選択的に出力
する補正画素選択部650と、補正画素選択部650からの出力を不良画素のローアドレス選択
信号ＲＡＳＳによる制御下で切り換えて出力する切換出力部660とを含んで構成されてい
る。
不良画素補正部600の動作は、次のとおりである。ＲＡＳＳ信号がハイレベルとして検
出され、いずれかの行に不良画素が存在するとの情報を受信すると、制御及びインタフェ
ース部400から順に提供されるイメージセンサのカラムアドレスＩＰＣＡと、ＤＰＣＡ一
時格納部610に予め格納されている不良画素のカラムアドレス信号ＤＰＣＡとが、カラム
アドレス比較検出部620で比較される。その結果、ＤＰＣＡ検出信号として、両者の信号
が同じ場合はロジック「1」、異なる場合はロジック「0」の信号が生成される。
出され、いずれかの行に不良画素が存在するとの情報を受信すると、制御及びインタフェ
ース部400から順に提供されるイメージセンサのカラムアドレスＩＰＣＡと、ＤＰＣＡ一
時格納部610に予め格納されている不良画素のカラムアドレス信号ＤＰＣＡとが、カラム
アドレス比較検出部620で比較される。その結果、ＤＰＣＡ検出信号として、両者の信号
が同じ場合はロジック「1」、異なる場合はロジック「0」の信号が生成される。
ＤＰＣＡ検出信号がロジック「0」の場合、不良画素が存在しないことを示すカラムア
ドレス情報に該当するので、補正画素選択部650によって、画素ラインメモリ200から出力
されたＰｉｘｅｌ（ｉ，ｊ）が選択されて出力される。一方、ＤＰＣＡ検出信号がロジッ
ク「1」の場合、不良画素が存在することを示すカラムアドレス情報であるため、不良画
素改変部640によって置き換えられた補正画素データＰＩＸＥＬ*［I、Ｊ］が、補正画素
選択部650で選択されて出力される。
ドレス情報に該当するので、補正画素選択部650によって、画素ラインメモリ200から出力
されたＰｉｘｅｌ（ｉ，ｊ）が選択されて出力される。一方、ＤＰＣＡ検出信号がロジッ
ク「1」の場合、不良画素が存在することを示すカラムアドレス情報であるため、不良画
素改変部640によって置き換えられた補正画素データＰＩＸＥＬ*［I、Ｊ］が、補正画素
選択部650で選択されて出力される。
ここで、不良画素改変部640の機能は、次のとおりである。図4は、画素データＰｉｘｅ
ｌ（ｉ，ｊ）とその周辺の画素データを伴う画素データＰＩＸＥＬ［I、Ｊ］を示す図で
ある。図4に示したように、ＰＩＸＥＬ［I、Ｊ］が、Ｐｉｘｅｌ（ｉ，ｊ）とその周辺の
Ｐｉｘｅｌ（ｉ-1，ｊ-1）からＰｉｘｅｌ（ｉ+1，ｊ+1）までの8個の画素データとする
と、補正済みの画素データＰＩＸＥＬ*［I、Ｊ］を生成する方法には、いくつかの方法が
ある。例えば、周辺の8個の画素データＰＩＸＥＬ［I、Ｊ］の平均値を補正された画素デ
ータとする方法、またはＰｉｘｅｌ（ｉ，ｊ）の画素を除いた８個の画素ＰＩＸＥＬ［I
、Ｊ］の中のいずれか一つの画素値で置き換えて、補正された画素データとする方法など
がある。このようなそれぞれの方法に応じて、不良画素改変部640の機能的回路構成は変
わる。
ｌ（ｉ，ｊ）とその周辺の画素データを伴う画素データＰＩＸＥＬ［I、Ｊ］を示す図で
ある。図4に示したように、ＰＩＸＥＬ［I、Ｊ］が、Ｐｉｘｅｌ（ｉ，ｊ）とその周辺の
Ｐｉｘｅｌ（ｉ-1，ｊ-1）からＰｉｘｅｌ（ｉ+1，ｊ+1）までの8個の画素データとする
と、補正済みの画素データＰＩＸＥＬ*［I、Ｊ］を生成する方法には、いくつかの方法が
ある。例えば、周辺の8個の画素データＰＩＸＥＬ［I、Ｊ］の平均値を補正された画素デ
ータとする方法、またはＰｉｘｅｌ（ｉ，ｊ）の画素を除いた８個の画素ＰＩＸＥＬ［I
、Ｊ］の中のいずれか一つの画素値で置き換えて、補正された画素データとする方法など
がある。このようなそれぞれの方法に応じて、不良画素改変部640の機能的回路構成は変
わる。
図5は、補正画素選択部650を示す回路図である。補正画素選択部650は、ＤＰＣＡ検出
信号及びその反転信号による制御下で、画素データＰｉｘｅｌ（ｉ，ｊ）または画素デー
タＰＩＸＥＬ*［I、Ｊ］を選択的に出力する２つの伝送ゲートで構成されている。
信号及びその反転信号による制御下で、画素データＰｉｘｅｌ（ｉ，ｊ）または画素デー
タＰＩＸＥＬ*［I、Ｊ］を選択的に出力する２つの伝送ゲートで構成されている。
図6は、ＤＰＣＡ更新制御部630を示す回路図である。ＤＰＣＡ更新制御部630は、マッ
チング信号ＭＳを受信し、現在のマッチング信号ＭＳ1を出力するＤフリップフロップ631
と、現在のマッチング信号ＭＳ1を受信して、次のマッチング信号ＭＳ2を出力するＤフリ
ップフロップ632と、現在のマッチング信号ＭＳ1及び次のマッチング信号ＭＳ2を受信す
るＡＮＤゲート633と、現在のマッチング信号ＭＳ1及びＡＮＤゲート633からの出力を受
信するＯＲゲート634と、ＤＰＣＡ検出信号及びＯＲゲート634からの出力を受信するＡＮ
Ｄゲート635と、最後のカラムのアドレス情報信号Ｌｉｎｅ Ｅｎｄ及びＡＮＤゲート635
からの出力を受信して、ＤＰＣＡ更新信号を出力するＸＯＲゲート636とを含んで構成さ
れている。
チング信号ＭＳを受信し、現在のマッチング信号ＭＳ1を出力するＤフリップフロップ631
と、現在のマッチング信号ＭＳ1を受信して、次のマッチング信号ＭＳ2を出力するＤフリ
ップフロップ632と、現在のマッチング信号ＭＳ1及び次のマッチング信号ＭＳ2を受信す
るＡＮＤゲート633と、現在のマッチング信号ＭＳ1及びＡＮＤゲート633からの出力を受
信するＯＲゲート634と、ＤＰＣＡ検出信号及びＯＲゲート634からの出力を受信するＡＮ
Ｄゲート635と、最後のカラムのアドレス情報信号Ｌｉｎｅ Ｅｎｄ及びＡＮＤゲート635
からの出力を受信して、ＤＰＣＡ更新信号を出力するＸＯＲゲート636とを含んで構成さ
れている。
このように、実施の形態に係るＤＰＣＡ更新制御部630では、マッチング信号ＭＳの現
在値とその次の値を格納するために、2つのＤフリップフロップが使われる。これは、マ
ッチング信号ＭＳの現在の信号ＭＳ1と次の信号ＭＳ2の値によって、ＤＰＳＡ一時格納部
610に格納されているＤＰＣＡ値を更新する条件が変わるためである。
在値とその次の値を格納するために、2つのＤフリップフロップが使われる。これは、マ
ッチング信号ＭＳの現在の信号ＭＳ1と次の信号ＭＳ2の値によって、ＤＰＳＡ一時格納部
610に格納されているＤＰＣＡ値を更新する条件が変わるためである。
図7Aは、ＤＰＣＡ更新制御部630への入力信号ＭＳ1によって、ＤＰＣＡ値を更新した結
果を示す表、図７Bは、ＤＰＣＡ更新制御部630への入力信号ＭＳ2によってＤＰＣＡ値を
更新した結果を示す表である。図7Aは、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが「0
」の時の結果を示しており、信号Ｌｉｎｅ Ｅｎｄは各行における最後のカラムのアドレ
スのみが1であるため、信号Ｌｉｎｅ Ｅｎｄが「0」の場合には、ＸＯＲゲート636を通
過してもＡＮＤゲート635の出力ノードであるＵノードの値が、そのままＤＰＣＡ更新信
号値になる。
果を示す表、図７Bは、ＤＰＣＡ更新制御部630への入力信号ＭＳ2によってＤＰＣＡ値を
更新した結果を示す表である。図7Aは、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが「0
」の時の結果を示しており、信号Ｌｉｎｅ Ｅｎｄは各行における最後のカラムのアドレ
スのみが1であるため、信号Ｌｉｎｅ Ｅｎｄが「0」の場合には、ＸＯＲゲート636を通
過してもＡＮＤゲート635の出力ノードであるＵノードの値が、そのままＤＰＣＡ更新信
号値になる。
ＤＰＣＡ検出信号が「0」の場合、すなわち、カラムアドレス比較検出部620において信
号ＤＰＣＡと信号ＩＳＣＡとが同一でない場合、マッチング信号ＭＳ1とＭＳ2の値には関
係なくＤＰＣＡ更新信号が「0」であるので、ＤＰＣＡ一時格納部610の信号ＤＰＣＡの値
は変わらない。ＤＰＣＡ検出信号が「1」で、マッチング信号（ＭＳ1，ＭＳ2）の値が（1
，0）または（1，1）の場合、ＤＰＣＡ更新信号は「1」となって、ＤＰＣＡ更新信号値は
次の値に更新される。
号ＤＰＣＡと信号ＩＳＣＡとが同一でない場合、マッチング信号ＭＳ1とＭＳ2の値には関
係なくＤＰＣＡ更新信号が「0」であるので、ＤＰＣＡ一時格納部610の信号ＤＰＣＡの値
は変わらない。ＤＰＣＡ検出信号が「1」で、マッチング信号（ＭＳ1，ＭＳ2）の値が（1
，0）または（1，1）の場合、ＤＰＣＡ更新信号は「1」となって、ＤＰＣＡ更新信号値は
次の値に更新される。
また、（ＭＳ1，ＭＳ2）の値が（0，0）または（0，1）の場合には、信号ＤＰＣＡ値は
「0」であって、ＤＰＣＡ更新信号値は更新されない。（ＭＳ1，ＭＳ2）の値が（0，0）
または（0，1）の場合は、いずれかの行において不良画素が一つだけ存在するか、または
その行の最後の画素が不良である場合に該当する。このような場合にも、ＤＰＣＡ更新信
号を「1」としてＤＰＣＡ値を更新すると、正常な画素のデータを補正することが起こり
得るので、ＤＰＣＡ更新信号を「0」に保持することにより、ＤＰＣＡ値が更新されるの
を防止するようにする。
「0」であって、ＤＰＣＡ更新信号値は更新されない。（ＭＳ1，ＭＳ2）の値が（0，0）
または（0，1）の場合は、いずれかの行において不良画素が一つだけ存在するか、または
その行の最後の画素が不良である場合に該当する。このような場合にも、ＤＰＣＡ更新信
号を「1」としてＤＰＣＡ値を更新すると、正常な画素のデータを補正することが起こり
得るので、ＤＰＣＡ更新信号を「0」に保持することにより、ＤＰＣＡ値が更新されるの
を防止するようにする。
したがって、図7Bにその結果が示されているように、上記のような場合に対する信号Ｄ
ＰＣＡの値は、信号Ｌｉｎｅ Ｅｎｄにより、その行の最後のカラムのアドレスで更新さ
れる。図７Bに示したように、最後のカラムのアドレスが印加される瞬間に、信号Ｌｉｎ
ｅ Ｅｎｄを「1」として表し、Ｕノードが「0」の場合は、信号ＤＰＣＡ値を「1」に変
換して信号ＤＰＣＡ値を更新する。また、Ｕノードが「1」の場合には、前の信号Ｌｉｎ
ｅ Ｅｎｄが「0」の時に遅延なしに信号ＤＰＣＡ値が更新されているので、信号ＤＰＣ
Ａ値をそのまま「0」に保持する。
ＰＣＡの値は、信号Ｌｉｎｅ Ｅｎｄにより、その行の最後のカラムのアドレスで更新さ
れる。図７Bに示したように、最後のカラムのアドレスが印加される瞬間に、信号Ｌｉｎ
ｅ Ｅｎｄを「1」として表し、Ｕノードが「0」の場合は、信号ＤＰＣＡ値を「1」に変
換して信号ＤＰＣＡ値を更新する。また、Ｕノードが「1」の場合には、前の信号Ｌｉｎ
ｅ Ｅｎｄが「0」の時に遅延なしに信号ＤＰＣＡ値が更新されているので、信号ＤＰＣ
Ａ値をそのまま「0」に保持する。
図8は、イメージセンサ内において不良画素が存在する位置を示す図である。また、図9
は、図8に示したような不良画素が存在する場合のイメージセンサの動作を示すタイミン
グチャートである。図8及び図9を参照すると、不良画素が存在する第1行、第3行、第4行
において、信号ＲＡＳＳは「ハイレベル」となり、信号Ｌｉｎｅ Ｅｎｄは各行における
最後のカラムのアドレスで「ハイレベル」となる。第1行に存在するＤＰＣＡ1、ＤＰＣＡ
2及びＤＰＣＡ3は、カラムアドレス比較検出部620から出力される「ハイレベル」のＤＰ
ＣＡ検出信号に応じて補正される。この時、ＤＰＣＡ1及びＤＰＣＡ2に対応するＤＰＣＡ
検出信号及びＤＰＣＡ更新信号は「ハイレベル」である。
は、図8に示したような不良画素が存在する場合のイメージセンサの動作を示すタイミン
グチャートである。図8及び図9を参照すると、不良画素が存在する第1行、第3行、第4行
において、信号ＲＡＳＳは「ハイレベル」となり、信号Ｌｉｎｅ Ｅｎｄは各行における
最後のカラムのアドレスで「ハイレベル」となる。第1行に存在するＤＰＣＡ1、ＤＰＣＡ
2及びＤＰＣＡ3は、カラムアドレス比較検出部620から出力される「ハイレベル」のＤＰ
ＣＡ検出信号に応じて補正される。この時、ＤＰＣＡ1及びＤＰＣＡ2に対応するＤＰＣＡ
検出信号及びＤＰＣＡ更新信号は「ハイレベル」である。
しかしながら、ＤＰＣＡ3（すなわち、第1行の最後の不良画素）では、ＤＰＣＡ検出信
号は「ハイレベル」であるが、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが第1行の最後
のカラムで「ハイレベル」となるまで、ＤＰＣＡ更新信号は「ローレベル」を維持する。
その後、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが「ハイレベル」になると、ＤＰＣＡ
更新信号はＤＰＣＡ3に応じて「ハイレベル」に変わる。
号は「ハイレベル」であるが、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが第1行の最後
のカラムで「ハイレベル」となるまで、ＤＰＣＡ更新信号は「ローレベル」を維持する。
その後、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが「ハイレベル」になると、ＤＰＣＡ
更新信号はＤＰＣＡ3に応じて「ハイレベル」に変わる。
ＤＰＣＡ3と同様に、最後のカラムの情報信号Ｌｉｎｅ Ｅｎｄが「ハイレベル」にな
ると、ＤＰＣＡ更新信号は第3行におけるＤＰＣＡ4及び第4行におけるＤＰＣＡ5に応じて
「ハイレベル」となる。
ると、ＤＰＣＡ更新信号は第3行におけるＤＰＣＡ4及び第4行におけるＤＰＣＡ5に応じて
「ハイレベル」となる。
前述の実施の形態では、制御及びインタフェース部によりローアドレスに基づいて動作
する場合の例を述べたが、本発明はこれに限られるものではなく、制御及びインタフェー
ス部によりカラムアドレスに基づいて動作する場合、またはローアドレス及びカラムアド
レスの両方に基づいて動作する場合にも適用可能なことは、勿論である。
する場合の例を述べたが、本発明はこれに限られるものではなく、制御及びインタフェー
ス部によりカラムアドレスに基づいて動作する場合、またはローアドレス及びカラムアド
レスの両方に基づいて動作する場合にも適用可能なことは、勿論である。
上記のように、本発明に係る好適な実施の形態について説明したが、本発明は特許請求
の範囲に記載した技術的範囲を逸脱することなく、当業者であれば種々の改良、変更を行
うことが可能であり、それらも本発明の技術的範囲に属する。
の範囲に記載した技術的範囲を逸脱することなく、当業者であれば種々の改良、変更を行
うことが可能であり、それらも本発明の技術的範囲に属する。
100 画素アレイ部
200 画素ラインメモリ部
300 画像信号処理部
400 制御及びインタフェース部
500 不良画素アドレス格納部
510 ローアドレス選択部
520 カラムアドレス格納部
530 選択ビット部
600 不良画素補正部
700 切換部
200 画素ラインメモリ部
300 画像信号処理部
400 制御及びインタフェース部
500 不良画素アドレス格納部
510 ローアドレス選択部
520 カラムアドレス格納部
530 選択ビット部
600 不良画素補正部
700 切換部
Claims (7)
- イメージセンサであって、
画素アレイ部から提供される画素データを格納する格納手段と、
不良画素のローアドレス選択信号ＲＡＳＳによる制御下で、前記格納手段から現在のア
ドレスに対応する画素データＰｉｘｅｌ（ｉ，ｊ）を切り換えて出力する切換手段と、
前記不良画素のローアドレス選択信号ＲＡＳＳ、不良画素のカラムアドレス信号ＤＰＣ
Ａ、マッチング信号ＭＳ、イメージセンサのカラムアドレス信号ＩＳＣＡ及び最後のカラ
ムの情報信号Ｌｉｎｅ Ｅｎｄを制御信号として、前記格納手段から前記画素データＰｉ
ｘｅｌ（ｉ，ｊ）を含むその周辺画素のデータＰＩＸＥＬ［I、Ｊ］を受信し、前記切換
手段から前記画素データＰｉｘｅｌ（ｉ，ｊ）を受信して、前記画素データＰｉｘｅｌ（
ｉ，ｊ）または前記画素データＰＩＸＥＬ［I、Ｊ］を用いて、補正されたデータＰＩＸ
ＥＬ*［I、Ｊ］を出力する不良画素補正手段と、
前記切換手段から出力される画素データＰｉｘｅｌ（ｉ，ｊ）、前記不良画素補正手段
から出力される画素データＰｉｘｅｌ（ｉ，ｊ）または前記補正された画素データＰＩＸ
ＥＬ*［I、Ｊ］を受信して、イメージセンサの性能向上を図るための信号処理を行う画像
信号処理部と
を含んで構成されていることを特徴とするイメージセンサ。 - 前記不良画素補正手段が、
前記不良画素のカラムアドレス信号ＤＰＣＡを一時的に格納するＤＰＣＡ一時格納部と
、
前記ＤＰＣＡ一時格納部から提供される不良画素のカラムアドレス信号と、イメージセ
ンサのカラムアドレス信号ＩＳＣＡとを比較し、両者の信号が同じであるか否かを示すＤ
ＰＣＡ検出信号を生成するカラムアドレス比較検出部と、
前記ＤＰＣＡ検出信号、前記マッチング信号ＭＳ及び前記最後のカラムの情報信号Ｌｉ
ｎｅ Ｅｎｄに応じて、前記ＤＰＣＡ一時格納部へＤＰＣＡ更新信号を出力するＤＰＣＡ
更新制御部と、
前記画素データＰＩＸＥＬ［I、Ｊ］を受信し、前記補正された画素データＰＩＸＥＬ*
［I、Ｊ］を生成して出力する不良画素改変部と、
前記ＤＰＣＡ検出信号に応じて、前記補正された画素データＰＩＸＥＬ*［I、Ｊ］また
は前記画素データＰｉｘｅｌ（ｉ，ｊ）を選択的に出力する補正画素選択部と、
前記不良画素のローアドレス選択信号ＲＡＳＳによる制御下で、前記補正画素選択部か
らの出力を切り換え出力する切換出力部と
を備えていることを特徴とする請求項1に記載のイメージセンサ。 - 前記不良画素改変部が、前記データＰＩＸＥＬ［I、Ｊ］の平均値として前記補正され
た画素データＰＩＸＥＬ*［I、Ｊ］を生成することを特徴とする請求項2に記載のイメー
ジセンサ。 - 前記不良画素改変部が、
前記画素データＰｉｘｅｌ（ｉ，ｊ）を除いた周辺画素データの中のいずれか一つを基
に、前記補正された画素データＰＩＸＥＬ*［I、Ｊ］を生成することを特徴とする請求項
2に記載のイメージセンサ。 - 前記ＤＰＣＡ更新制御部が、
マッチング信号ＭＳを受信して、現在のマッチング信号ＭＳ1を出力する第1のＤフリッ
プフロップと、
前記現在のマッチング信号ＭＳ1を受信して、次のマッチング信号ＭＳ2を出力する第2
のＤフリップフロップと、
前記現在のマッチング信号ＭＳ1及び前記次のマッチング信号ＭＳ2を受信する第1のＡ
ＮＤゲートと、
前記現在のマッチング信号ＭＳ1及び前記第1のＡＮＤゲートからの出力を受信するＯＲ
ゲートと、
前記ＤＰＣＡ検出信号及び前記ＯＲゲートからの出力を受信する第2のＡＮＤゲートと
、
前記最後のカラムのアドレス情報信号Ｌｉｎｅ Ｅｎｄ及び前記第2のＡＮＤゲートか
らの出力を受信して、前記ＤＰＣＡ更新信号を出力するＸＯＲゲートと
を備えていることを特徴とする請求項2に記載のイメージセンサ。 - 前記補正画素選択部が、
前記ＤＰＣＡ検出信号及びその反転信号による制御下で、前記画素データＰｉｘｅｌ（
ｉ，ｊ）または前記補正された画素データＰＩＸＥＬ*［I、Ｊ］を選択的に出力する2つ
の伝送ゲートにより構成されていることを特徴とする請求項2に記載のイメージセンサ。 - 前記切換手段が、
前記不良画素のローアドレス選択信号ＲＡＳＳ及びその反転信号／ＲＡＳＳによる制御
下で、前記格納手段から出力される前記画素データＰｉｘｅｌ（ｉ，ｊ）を、前記画像信
号処理部へ直接出力する第1の切換部と、
前記不良画素のローアドレス選択信号ＲＡＳＳ及び前記反転信号／ＲＡＳＳによる制御
下で、前記画素データＰｉｘｅｌ（ｉ，ｊ）を前記不良画素補正手段へ出力する第2の切
換部と
を備えていることを特徴とする請求項1に記載のイメージセンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0011468A KR100535636B1 (ko) | 2003-02-24 | 2003-02-24 | 불량 화소 보상 기능을 갖는 이미지센서 |
| KR2003-011468 | 2003-02-24 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028220A Division JP2004260814A (ja) | 2003-02-24 | 2004-02-04 | 不良画素補償機能付きイメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010220254A true JP2010220254A (ja) | 2010-09-30 |
| JP5368382B2 JP5368382B2 (ja) | 2013-12-18 |
Family
ID=32866944
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028220A Withdrawn JP2004260814A (ja) | 2003-02-24 | 2004-02-04 | 不良画素補償機能付きイメージセンサ |
| JP2010140818A Expired - Fee Related JP5368382B2 (ja) | 2003-02-24 | 2010-06-21 | 不良画素補償機能付きイメージセンサ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004028220A Withdrawn JP2004260814A (ja) | 2003-02-24 | 2004-02-04 | 不良画素補償機能付きイメージセンサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7352395B2 (ja) |
| JP (2) | JP2004260814A (ja) |
| KR (1) | KR100535636B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7796169B2 (en) * | 2004-04-20 | 2010-09-14 | Canon Kabushiki Kaisha | Image processing apparatus for correcting captured image |
| WO2007038199A1 (en) * | 2005-09-23 | 2007-04-05 | Delta Design, Inc. | Single camera three-point vision alignment system for a device handler |
| JP4745816B2 (ja) * | 2005-12-20 | 2011-08-10 | 富士通セミコンダクター株式会社 | 画像処理回路及び画像処理方法 |
| JP4440239B2 (ja) * | 2006-08-18 | 2010-03-24 | 富士フイルム株式会社 | 距離画像作成方法及び距離画像センサ、及び撮影装置 |
| US20080215261A1 (en) * | 2006-10-27 | 2008-09-04 | International Business Machines Corporation | Design structure for enhancing yield and performance of cmos imaging sensors |
| US20080100725A1 (en) * | 2006-10-27 | 2008-05-01 | Abadeer Wagdi W | Circuits for enhancing yield and performance of cmos imaging sensors |
| US20090161470A1 (en) * | 2007-12-20 | 2009-06-25 | Micron Technology, Inc. | Circuit for dynamic readout of fused data in image sensors |
| US7842912B2 (en) * | 2008-05-23 | 2010-11-30 | Delta Design, Inc. | Camera based vision alignment with device group guiding for semiconductor device testing handlers |
| US8106349B2 (en) * | 2008-07-16 | 2012-01-31 | Delta Design, Inc. | Vision alignment with multiple cameras and common coordinate at contactor for IC device testing handlers |
| KR101470019B1 (ko) | 2008-12-26 | 2014-12-05 | 엘지이노텍 주식회사 | 이미지센서의 불량 픽셀 검출 및 보정 방법 |
| US20110010122A1 (en) * | 2009-07-07 | 2011-01-13 | Delta Design, Inc. | Calibrating separately located cameras with a double sided visible calibration target for ic device testing handlers |
| JP5060535B2 (ja) * | 2009-09-24 | 2012-10-31 | 株式会社東芝 | 画像処理装置 |
| WO2015069566A1 (en) * | 2013-11-05 | 2015-05-14 | Arizona Board Of Regents For And On Behalf Of Arizona State University | Adaptive detection sensor array and method of providing and using the same |
| CN108701490B (zh) * | 2016-02-26 | 2022-07-12 | 深圳帧观德芯科技有限公司 | 从半导体图像检测器输出数据的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122184A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | 固体撮像装置 |
| JPS6386972A (ja) * | 1986-09-30 | 1988-04-18 | Canon Inc | 撮像装置 |
| JPH07336605A (ja) * | 1994-06-13 | 1995-12-22 | Matsushita Electric Ind Co Ltd | 画素欠陥補正装置 |
| JPH10303656A (ja) * | 1997-04-24 | 1998-11-13 | Toshiba Microelectron Corp | アナログ信号選択回路 |
| JP2000023051A (ja) * | 1998-07-01 | 2000-01-21 | Canon Inc | 欠陥画素補正装置及びコンピュータ読み取り可能な記憶媒体 |
| JP2000287134A (ja) * | 1999-03-30 | 2000-10-13 | Fuji Film Microdevices Co Ltd | 画像処理装置及び処理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392070A (en) * | 1991-11-26 | 1995-02-21 | Kabushiki Kaisha Toshiba | Apparatus for correcting faulty pixel signals by replacing the faulty pixel signals with normal pixel signals |
| US6002433A (en) * | 1995-08-29 | 1999-12-14 | Sanyo Electric Co., Ltd. | Defective pixel detecting circuit of a solid state image pick-up device capable of detecting defective pixels with low power consumption and high precision, and image pick-up device having such detecting circuit |
| JP3785520B2 (ja) * | 1997-03-19 | 2006-06-14 | コニカミノルタホールディングス株式会社 | 電子カメラ |
| JP4115574B2 (ja) * | 1998-02-02 | 2008-07-09 | オリンパス株式会社 | 撮像装置 |
| JP2000285229A (ja) * | 1999-03-15 | 2000-10-13 | Texas Instr Inc <Ti> | ディジタルイメージャのための不良画素フィルタリング |
| US7027089B2 (en) | 2001-07-06 | 2006-04-11 | Hynix Semiconductor, Inc. | Image sensor with defective pixel address storage |
| JP4583680B2 (ja) * | 2001-09-28 | 2010-11-17 | パナソニック株式会社 | 固体撮像装置 |
| US7502059B2 (en) * | 2002-08-22 | 2009-03-10 | Aptina Imaging Corporation | Asymmetric comparator for use in pixel oversaturation detection |
-
2003
- 2003-02-24 KR KR10-2003-0011468A patent/KR100535636B1/ko not_active IP Right Cessation
- 2003-12-29 US US10/748,643 patent/US7352395B2/en active Active
-
2004
- 2004-02-04 JP JP2004028220A patent/JP2004260814A/ja not_active Withdrawn
-
2010
- 2010-06-21 JP JP2010140818A patent/JP5368382B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122184A (ja) * | 1982-12-28 | 1984-07-14 | Nec Corp | 固体撮像装置 |
| JPS6386972A (ja) * | 1986-09-30 | 1988-04-18 | Canon Inc | 撮像装置 |
| JPH07336605A (ja) * | 1994-06-13 | 1995-12-22 | Matsushita Electric Ind Co Ltd | 画素欠陥補正装置 |
| JPH10303656A (ja) * | 1997-04-24 | 1998-11-13 | Toshiba Microelectron Corp | アナログ信号選択回路 |
| JP2000023051A (ja) * | 1998-07-01 | 2000-01-21 | Canon Inc | 欠陥画素補正装置及びコンピュータ読み取り可能な記憶媒体 |
| JP2000287134A (ja) * | 1999-03-30 | 2000-10-13 | Fuji Film Microdevices Co Ltd | 画像処理装置及び処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040076124A (ko) | 2004-08-31 |
| US20040165089A1 (en) | 2004-08-26 |
| KR100535636B1 (ko) | 2005-12-08 |
| US7352395B2 (en) | 2008-04-01 |
| JP5368382B2 (ja) | 2013-12-18 |
| JP2004260814A (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5368382B2 (ja) | 不良画素補償機能付きイメージセンサ | |
| US7027089B2 (en) | Image sensor with defective pixel address storage | |
| US8149305B2 (en) | Method and apparatus to detect a dead pixel of an image sensor and method and apparatus to capture an image from an image sensor | |
| JP2007053634A (ja) | 撮像装置、欠陥画素補正装置および方法 | |
| EP1801749A2 (en) | Image processing circuit and image processing method | |
| JP5615155B2 (ja) | 画像処理装置及び方法 | |
| JP2011029725A (ja) | 固体撮像装置 | |
| JP2017055308A (ja) | 撮像装置及びその制御方法 | |
| JP2007163624A (ja) | オンスクリーンディスプレイ装置およびその制御方法 | |
| US20080172570A1 (en) | Data line repair mechanism and method for a display | |
| US7916192B2 (en) | Method for compensating pixel values of defective pixels and image processing system using the same | |
| US8743132B2 (en) | Setting control apparatus and method for operating setting control apparatus | |
| US20040212705A1 (en) | Method and apparatus for defect compensation in an image sensor | |
| JP2006121642A (ja) | 画像検知装置および画素検知データ修正方法 | |
| JP4738903B2 (ja) | 画像表示装置およびその制御方法 | |
| KR20020017802A (ko) | 이미지 센서에서 불량 픽셀의 데이터를 보상하기 위한 장치 | |
| JP3680334B2 (ja) | 画素ムラ補正装置及び方法 | |
| TWI587280B (zh) | 信號控制方法與應用此方法的顯示面板 | |
| JP2003259221A (ja) | 欠陥画素検出補正回路 | |
| KR100460768B1 (ko) | 퓨즈 융단에 의한 불량 화소 어드레스 저장 장치를 갖는이미지센서 | |
| JP2008275981A (ja) | 映像表示装置 | |
| JP2007003635A (ja) | アナログ回路用の補正回路及びこの補正回路を備えたドライバ回路並びに映像装置 | |
| JP2012150359A (ja) | 電子機器および電子機器の制御方法、ならびに、プロジェクタ装置 | |
| JP2007036458A (ja) | 欠陥画素更新システム | |
| JP2008292721A (ja) | 画像表示パネル、表示パネル制御装置および画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120903 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5368382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |