JPH08116224A - 利得可変型増幅器 - Google Patents
利得可変型増幅器Info
- Publication number
- JPH08116224A JPH08116224A JP25324494A JP25324494A JPH08116224A JP H08116224 A JPH08116224 A JP H08116224A JP 25324494 A JP25324494 A JP 25324494A JP 25324494 A JP25324494 A JP 25324494A JP H08116224 A JPH08116224 A JP H08116224A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- resistance
- switch
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 利得切り換え用スイッチの導通抵抗の影響に
よる利得誤差の発生という問題を生じないとともに、利
得設定用抵抗の総抵抗値を低減し、抵抗が占める面積を
削減可能な利得可変型増幅器を提供することを目的とす
る。 【構成】 非反転入力端子が基準電位に接続された演算
増幅器１と、入力信号Ｖｉが供給される入力抵抗回路２
と、利得切り換え回路３とにより構成される。前記入力
抵抗回路２は、１つの入力抵抗Ｒｉと、制御信号Ｄｉ１
により常時導通状態に設定されている１つのダミースイ
ッチＳｉとを直列接続して構成されており、前記利得切
り換え回路３は、利得設定用抵抗Ｒｆ１〜Ｒｆｎと、利
得切り換え制御信号Ｄｆ１〜Ｄｆｎにより導通、非導通
が制御される１つの利得切り換え用スイッチＳｆ１〜Ｓ
ｆｎとを１組として、それら利得設定用抵抗と利得切り
換え用スイッチを直列接続した帰還抵抗回路４ｆ１〜４
ｆｎを複数組並列接続して構成されている。
よる利得誤差の発生という問題を生じないとともに、利
得設定用抵抗の総抵抗値を低減し、抵抗が占める面積を
削減可能な利得可変型増幅器を提供することを目的とす
る。 【構成】 非反転入力端子が基準電位に接続された演算
増幅器１と、入力信号Ｖｉが供給される入力抵抗回路２
と、利得切り換え回路３とにより構成される。前記入力
抵抗回路２は、１つの入力抵抗Ｒｉと、制御信号Ｄｉ１
により常時導通状態に設定されている１つのダミースイ
ッチＳｉとを直列接続して構成されており、前記利得切
り換え回路３は、利得設定用抵抗Ｒｆ１〜Ｒｆｎと、利
得切り換え制御信号Ｄｆ１〜Ｄｆｎにより導通、非導通
が制御される１つの利得切り換え用スイッチＳｆ１〜Ｓ
ｆｎとを１組として、それら利得設定用抵抗と利得切り
換え用スイッチを直列接続した帰還抵抗回路４ｆ１〜４
ｆｎを複数組並列接続して構成されている。
Description
【０００１】
【産業上の利用分野】本発明はセンサ信号等アナログ信
号の増幅に用いられる利得可変型増幅器に関するもので
ある。
号の増幅に用いられる利得可変型増幅器に関するもので
ある。
【０００２】
【従来の技術】図５に従来用いられている利得可変型増
幅器を示す（特開昭６１−２４２４０５）。図５の利得
可変型増幅器は非反転入力端子が基準電位（グランド電
位）に接続された演算増幅器１と、複数の入力抵抗Ｒｉ
ｉ１〜Ｒｉｉｎと、それら入力抵抗を切り換えるスイッ
チＳｉｉ１〜Ｓｉｉｎと、演算増幅器１の出力信号端子
Ｖｏに一端が接続され、各々は出力端子Ｖｏに対して並
列に接続される帰還抵抗Ｒｆｆ１〜Ｒｆｆｎと、それら
帰還抵抗を切り換えるスイッチＲｆｆ１〜Ｒｆｆｎとに
より構成され、利得切り換え制御信号Ｄｉ１〜Ｄｉｎ、
Ｄｆ１〜Ｄｆｎにより入力抵抗Ｒｉｉ１〜Ｒｉｉｎ及び
帰還抵抗Ｒｆｆ１〜Ｒｆｆｎのうちそれぞれ１つを選択
するように利得切り換え用スイッチＳｉｉ１〜Ｓｉｉ
ｎ、Ｓｆｆ１〜Ｓｆｆｎの導通、非導通を制御して利得
が決定され、反転増幅器として作動する。
幅器を示す（特開昭６１−２４２４０５）。図５の利得
可変型増幅器は非反転入力端子が基準電位（グランド電
位）に接続された演算増幅器１と、複数の入力抵抗Ｒｉ
ｉ１〜Ｒｉｉｎと、それら入力抵抗を切り換えるスイッ
チＳｉｉ１〜Ｓｉｉｎと、演算増幅器１の出力信号端子
Ｖｏに一端が接続され、各々は出力端子Ｖｏに対して並
列に接続される帰還抵抗Ｒｆｆ１〜Ｒｆｆｎと、それら
帰還抵抗を切り換えるスイッチＲｆｆ１〜Ｒｆｆｎとに
より構成され、利得切り換え制御信号Ｄｉ１〜Ｄｉｎ、
Ｄｆ１〜Ｄｆｎにより入力抵抗Ｒｉｉ１〜Ｒｉｉｎ及び
帰還抵抗Ｒｆｆ１〜Ｒｆｆｎのうちそれぞれ１つを選択
するように利得切り換え用スイッチＳｉｉ１〜Ｓｉｉ
ｎ、Ｓｆｆ１〜Ｓｆｆｎの導通、非導通を制御して利得
が決定され、反転増幅器として作動する。
【０００３】
【発明が解決しようとする課題】しかしながら図５のよ
うな従来の構成では、入力抵抗Ｒｉｉ１〜Ｒｉｉｎを切
り換えて利得を設定するため、入力抵抗Ｒｉｉ１〜Ｒｉ
ｉｎ及び帰還抵抗Ｒｆｆ１〜Ｒｆｆｎとして使用可能な
最小抵抗値の制限から、入力抵抗Ｒｉｉ１〜Ｒｉｉｎと
帰還抵抗Ｒｆｆ１〜Ｒｆｆｎの抵抗値を足した総抵抗値
が大きくなるという問題がある。
うな従来の構成では、入力抵抗Ｒｉｉ１〜Ｒｉｉｎを切
り換えて利得を設定するため、入力抵抗Ｒｉｉ１〜Ｒｉ
ｉｎ及び帰還抵抗Ｒｆｆ１〜Ｒｆｆｎとして使用可能な
最小抵抗値の制限から、入力抵抗Ｒｉｉ１〜Ｒｉｉｎと
帰還抵抗Ｒｆｆ１〜Ｒｆｆｎの抵抗値を足した総抵抗値
が大きくなるという問題がある。
【０００４】本発明は、利得切り換え用スイッチの導通
抵抗の影響による利得誤差の発生という問題を生じない
とともに、利得可変に用いる抵抗の総抵抗値を低減し、
抵抗が占める面積を削減可能な利得可変型増幅器を提供
することを目的とする。
抵抗の影響による利得誤差の発生という問題を生じない
とともに、利得可変に用いる抵抗の総抵抗値を低減し、
抵抗が占める面積を削減可能な利得可変型増幅器を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に構成された請求項１記載の利得可変型増幅器は、演算
増幅器を用いた反転又は非反転型増幅器であって、１つ
の入力抵抗と、それに直列接続され常時導通状態に設定
されている１つのダミースイッチよりなる入力抵抗回路
と、前記演算増幅器の反転入力端子と出力端子との間に
接続される利得切り換え回路と、により構成され、前記
利得切り換え回路は、１つの利得設定用抵抗と、利得切
り換え制御信号により導通、非導通が制御される１つの
利得切り換え用スイッチとを１組として、それら利得設
定用抵抗と利得切り換え用スイッチを直列接続した帰還
抵抗回路を複数組並列接続して構成されており、前記利
得切り換え制御信号により、前記利得切り換え回路のそ
れぞれ任意の１組の帰還抵抗回路の利得切り換え用スイ
ッチを導通させることにより利得を可変するとともに、
前記入力抵抗回路を構成する前記入力抵抗と前記ダミー
スイッチの導通抵抗の比率と、前記利得切り換え回路
の、前記帰還抵抗回路を構成する前記利得設定用抵抗の
抵抗値と前記利得切り換え用スイッチの導通抵抗の比率
が、すべての組の帰還抵抗回路において略同一の比率で
あることを特徴としている。
に構成された請求項１記載の利得可変型増幅器は、演算
増幅器を用いた反転又は非反転型増幅器であって、１つ
の入力抵抗と、それに直列接続され常時導通状態に設定
されている１つのダミースイッチよりなる入力抵抗回路
と、前記演算増幅器の反転入力端子と出力端子との間に
接続される利得切り換え回路と、により構成され、前記
利得切り換え回路は、１つの利得設定用抵抗と、利得切
り換え制御信号により導通、非導通が制御される１つの
利得切り換え用スイッチとを１組として、それら利得設
定用抵抗と利得切り換え用スイッチを直列接続した帰還
抵抗回路を複数組並列接続して構成されており、前記利
得切り換え制御信号により、前記利得切り換え回路のそ
れぞれ任意の１組の帰還抵抗回路の利得切り換え用スイ
ッチを導通させることにより利得を可変するとともに、
前記入力抵抗回路を構成する前記入力抵抗と前記ダミー
スイッチの導通抵抗の比率と、前記利得切り換え回路
の、前記帰還抵抗回路を構成する前記利得設定用抵抗の
抵抗値と前記利得切り換え用スイッチの導通抵抗の比率
が、すべての組の帰還抵抗回路において略同一の比率で
あることを特徴としている。
【０００６】また、上記目的を達成するために構成され
た請求項２記載の利得可変型増幅器は、請求項１記載の
利得可変型増幅器であって、前記ダミースイッチ及び利
得切り換え用スイッチは、ＭＯＳトランジスタからなる
アナログスイッチであることを特徴としている。
た請求項２記載の利得可変型増幅器は、請求項１記載の
利得可変型増幅器であって、前記ダミースイッチ及び利
得切り換え用スイッチは、ＭＯＳトランジスタからなる
アナログスイッチであることを特徴としている。
【０００７】
【作用】上記構成の請求項１に記載の利得可変型増幅器
においては、入力抵抗とそれに直列接続され常時導通状
態であるダミースイッチの導通抵抗との比率、及び利得
設定用抵抗と利得切り換え用スイッチの導通抵抗との比
率を略同一としているため、利得切り換え用スイッチの
導通抵抗がキャンセルされ、利得に影響を与えない。さ
らに、利得を可変にする方法として、入力抵抗は１つの
抵抗とし、演算増幅器の反転入力端子と出力端子との間
に接続される利得切り換え回路により利得を可変にする
ことにより、利得を可変にするための総抵抗値が小さく
できる。
においては、入力抵抗とそれに直列接続され常時導通状
態であるダミースイッチの導通抵抗との比率、及び利得
設定用抵抗と利得切り換え用スイッチの導通抵抗との比
率を略同一としているため、利得切り換え用スイッチの
導通抵抗がキャンセルされ、利得に影響を与えない。さ
らに、利得を可変にする方法として、入力抵抗は１つの
抵抗とし、演算増幅器の反転入力端子と出力端子との間
に接続される利得切り換え回路により利得を可変にする
ことにより、利得を可変にするための総抵抗値が小さく
できる。
【０００８】
（第１実施例）図１に本発明の第１実施例である利得可
変型増幅器を示す。本発明の利得可変型増幅器は非反転
入力端子が基準電位（グランド電位）に接続された演算
増幅器１と、前記演算増幅器の反転入力端子に接続され
るとともに入力信号Ｖｉが供給される入力抵抗回路２
と、前記演算増幅器の反転入力端子と出力端子Ｖｏとの
間に接続される利得切り換え回路３とにより構成され
る。
変型増幅器を示す。本発明の利得可変型増幅器は非反転
入力端子が基準電位（グランド電位）に接続された演算
増幅器１と、前記演算増幅器の反転入力端子に接続され
るとともに入力信号Ｖｉが供給される入力抵抗回路２
と、前記演算増幅器の反転入力端子と出力端子Ｖｏとの
間に接続される利得切り換え回路３とにより構成され
る。
【０００９】さらに前記入力抵抗回路２は、１つの入力
抵抗Ｒｉと、制御信号Ｄｉにより常時導通状態に設定さ
れている１つのダミースイッチＳｉとを直列接続して構
成されており、同様に前記利得切り換え回路３は、１つ
の利得設定用抵抗Ｒｆ１〜Ｒｆｎと、利得切り換え制御
信号Ｄｆ１〜Ｄｆｎにより導通、非導通が制御される１
つの利得切り換え用スイッチＳｆ１〜Ｓｆｎとを１組と
して、それら利得設定用抵抗と利得切り換え用スイッチ
を直列接続した帰還抵抗回路４ｆ１〜４ｆｎを複数組並
列接続して構成されている。
抵抗Ｒｉと、制御信号Ｄｉにより常時導通状態に設定さ
れている１つのダミースイッチＳｉとを直列接続して構
成されており、同様に前記利得切り換え回路３は、１つ
の利得設定用抵抗Ｒｆ１〜Ｒｆｎと、利得切り換え制御
信号Ｄｆ１〜Ｄｆｎにより導通、非導通が制御される１
つの利得切り換え用スイッチＳｆ１〜Ｓｆｎとを１組と
して、それら利得設定用抵抗と利得切り換え用スイッチ
を直列接続した帰還抵抗回路４ｆ１〜４ｆｎを複数組並
列接続して構成されている。
【００１０】尚、前記ダミースイッチＳｉおよび利得切
り換え用スイッチＳｆ１〜Ｓｆｎは、図２に示すＰ型Ｍ
ＯＳトランジスタ１０とＮ型ＭＯＳトランジスタ１１で
構成されるＣ＿ＭＯＳアナログスイッチ等により構成さ
れる。図２中、ＩＮは入力端子、ＯＵＴは出力端子、Ｃ
ＮＴはスイッチの導通、非導通を制御する制御信号入力
端子、ＣＮＴＢはＣＮＴの反転信号である制御信号入力
端子である。
り換え用スイッチＳｆ１〜Ｓｆｎは、図２に示すＰ型Ｍ
ＯＳトランジスタ１０とＮ型ＭＯＳトランジスタ１１で
構成されるＣ＿ＭＯＳアナログスイッチ等により構成さ
れる。図２中、ＩＮは入力端子、ＯＵＴは出力端子、Ｃ
ＮＴはスイッチの導通、非導通を制御する制御信号入力
端子、ＣＮＴＢはＣＮＴの反転信号である制御信号入力
端子である。
【００１１】次に上記構成の作動について説明する。上
記構成においてダミースイッチＳｉの導通抵抗をＲｓ
ｉ、利得切り換え用スイッチＳｆ１〜Ｓｆｎが利得切り
換え制御信号Ｄｆ１〜Ｄｆｎにより導通状態に設定され
た場合の導通抵抗をそれぞれＲｓｆ１〜Ｒｓｆｎとする
と、導通抵抗ＲｓｉおよびＲｓｆ１〜Ｒｓｆｎと入力抵
抗Ｒｉ及び利得設定用抵抗Ｒｆ１〜Ｒｆｎとの間には、
記構成においてダミースイッチＳｉの導通抵抗をＲｓ
ｉ、利得切り換え用スイッチＳｆ１〜Ｓｆｎが利得切り
換え制御信号Ｄｆ１〜Ｄｆｎにより導通状態に設定され
た場合の導通抵抗をそれぞれＲｓｆ１〜Ｒｓｆｎとする
と、導通抵抗ＲｓｉおよびＲｓｆ１〜Ｒｓｆｎと入力抵
抗Ｒｉ及び利得設定用抵抗Ｒｆ１〜Ｒｆｎとの間には、
【００１２】
【数１】 の関係が成立するように、ダミースイッチＳｉと利得切
り換え用スイッチＳｆ１〜Ｓｆｎの導通抵抗Ｒｓｉおよ
びＲｓｆ１〜Ｒｓｆｎを設定する。その方法としては、
ダミースイッチＳｉ及び利得切り換え用スイッチＳｆ１
〜Ｓｆｎを構成する、第２図に示すＰ型ＭＯＳトランジ
スタ１０およびＮ型ＭＯＳトランジスタ１１のゲート幅
Ｗとゲート長Ｌの比Ｗ／Ｌを直列接続される入力抵抗及
び利得設定用用抵抗の抵抗値に応じて変えることにより
実現する。
り換え用スイッチＳｆ１〜Ｓｆｎの導通抵抗Ｒｓｉおよ
びＲｓｆ１〜Ｒｓｆｎを設定する。その方法としては、
ダミースイッチＳｉ及び利得切り換え用スイッチＳｆ１
〜Ｓｆｎを構成する、第２図に示すＰ型ＭＯＳトランジ
スタ１０およびＮ型ＭＯＳトランジスタ１１のゲート幅
Ｗとゲート長Ｌの比Ｗ／Ｌを直列接続される入力抵抗及
び利得設定用用抵抗の抵抗値に応じて変えることにより
実現する。
【００１３】以上のようにして構成された本発明の利得
可変型増幅器においてその利得Ｇは、利得切り換え制御
信号Ｄｆ１〜Ｄｆｎにより、利得切り換え回路３の利得
設定用抵抗Ｒｆ１〜Ｒｆｎのうち１つを選択するよう利
得切り換えスイッチＳｆ１〜Ｓｆｎの導通、非導通を制
御することで決定される。ここで例えば利得切り換え回
路３の帰還抵抗回路４ｆ１の利得切り換え用スイッチＳ
ｆ１が導通，帰還抵抗回路４ｆ２〜４ｆｎの利得切り換
えスイッチＳｆ２〜Ｓｆｎが非導通状態となるように利
得切り換え制御信号Ｄｆ１〜Ｄｆｎが設定されたとする
と、そのときの利得Ｇは、
可変型増幅器においてその利得Ｇは、利得切り換え制御
信号Ｄｆ１〜Ｄｆｎにより、利得切り換え回路３の利得
設定用抵抗Ｒｆ１〜Ｒｆｎのうち１つを選択するよう利
得切り換えスイッチＳｆ１〜Ｓｆｎの導通、非導通を制
御することで決定される。ここで例えば利得切り換え回
路３の帰還抵抗回路４ｆ１の利得切り換え用スイッチＳ
ｆ１が導通，帰還抵抗回路４ｆ２〜４ｆｎの利得切り換
えスイッチＳｆ２〜Ｓｆｎが非導通状態となるように利
得切り換え制御信号Ｄｆ１〜Ｄｆｎが設定されたとする
と、そのときの利得Ｇは、
【００１４】
【数２】 Ｇ＝−（Ｒｆ１＋Ｒｓｆ１）／（Ｒｉ＋Ｒｓｉ） ＝−（Ｒｆ１＋αＲｆ１）／（Ｒｉ＋αＲｉ） ＝−Ｒｆ１（１＋α）／Ｒｉ（１＋α） ＝−Ｒｆ１／Ｒｉ というように入力抵抗Ｒｉおよび利得設定用抵抗Ｒｆ１
で決まる利得となり、ダミースイッチＳｉ及び利得切り
換え用スイッチＳｆ１の導通抵抗ＲｓｉおよびＲｓｆ１
の影響が打ち消され、利得Ｇに対して誤差は発生しな
い。
で決まる利得となり、ダミースイッチＳｉ及び利得切り
換え用スイッチＳｆ１の導通抵抗ＲｓｉおよびＲｓｆ１
の影響が打ち消され、利得Ｇに対して誤差は発生しな
い。
【００１５】次に本発明を用いた場合の入力抵抗と利得
設定用抵抗の抵抗値を足した総抵抗値について説明す
る。図３（ａ）に図１に示した本発明の第１の実施例を
用いて利得Ｇ＝１、２、３、４倍の利得可変型増幅器を
構成した実施例を、図３（ｂ）に図５の従来例を用いて
同様の利得可変型増幅器を構成した例を、夫々使用する
抵抗の数を同一とした場合について示す。
設定用抵抗の抵抗値を足した総抵抗値について説明す
る。図３（ａ）に図１に示した本発明の第１の実施例を
用いて利得Ｇ＝１、２、３、４倍の利得可変型増幅器を
構成した実施例を、図３（ｂ）に図５の従来例を用いて
同様の利得可変型増幅器を構成した例を、夫々使用する
抵抗の数を同一とした場合について示す。
【００１６】図３（ａ）に示す本発明において、入力抵
抗Ｒｉ、利得設定用抵抗Ｒｆ１〜Ｒｆ４に用いることが
可能な抵抗値の最小値をＲとすると、利得Ｇ＝１、２、
３、４倍を実現するためには、Ｒｉ＝Ｒ、Ｒｆ１＝Ｒ、
Ｒｆ２＝２Ｒ、Ｒｆ３＝３Ｒ、Ｒｆ４＝４Ｒとなり、こ
のとき総抵抗値（ｔｏｔａｌ）は、
抗Ｒｉ、利得設定用抵抗Ｒｆ１〜Ｒｆ４に用いることが
可能な抵抗値の最小値をＲとすると、利得Ｇ＝１、２、
３、４倍を実現するためには、Ｒｉ＝Ｒ、Ｒｆ１＝Ｒ、
Ｒｆ２＝２Ｒ、Ｒｆ３＝３Ｒ、Ｒｆ４＝４Ｒとなり、こ
のとき総抵抗値（ｔｏｔａｌ）は、
【００１７】
【数３】 ｔｏｔａｌ＝Ｒ＋Ｒ＋２Ｒ＋３Ｒ＋４Ｒ＝１１Ｒ となる。これに対して図３（ｂ）に示す従来例では、Ｒ
ｉｉ１＝Ｒ、Ｒｉｉ２＝２Ｒ、Ｒｆｆ１＝２Ｒ、Ｒｆｆ
２＝３Ｒ、Ｒｆｆ３＝４Ｒとなり、このとき総抵抗値
（ｔｏｔａｌ）は、
ｉｉ１＝Ｒ、Ｒｉｉ２＝２Ｒ、Ｒｆｆ１＝２Ｒ、Ｒｆｆ
２＝３Ｒ、Ｒｆｆ３＝４Ｒとなり、このとき総抵抗値
（ｔｏｔａｌ）は、
【００１８】
【数４】 ｔｏｔａｌ＝Ｒ＋２Ｒ＋２Ｒ＋３Ｒ＋４Ｒ＝１２Ｒ となり、本発明に比べて総抵抗値が増加する。このよう
に本発明によれば同一の利得可変増幅器を実現するにあ
たり、従来例に比べ総抵抗値を削減することができ、そ
の結果、抵抗が占める面積を小さくすることができる。 （第２実施例）図４に本発明の利得可変型増幅器の第２
実施例を示す。第２実施例では、非反転入力端子に入力
信号が接続される演算増幅器１と、前記演算増幅器の反
転入力端子と基準電位（グランド電位）との間に接続さ
れる入力抵抗回路２と、前記演算増幅器の反転入力端子
と出力端子との間に接続される利得切り換え回路３とに
より構成される。
に本発明によれば同一の利得可変増幅器を実現するにあ
たり、従来例に比べ総抵抗値を削減することができ、そ
の結果、抵抗が占める面積を小さくすることができる。 （第２実施例）図４に本発明の利得可変型増幅器の第２
実施例を示す。第２実施例では、非反転入力端子に入力
信号が接続される演算増幅器１と、前記演算増幅器の反
転入力端子と基準電位（グランド電位）との間に接続さ
れる入力抵抗回路２と、前記演算増幅器の反転入力端子
と出力端子との間に接続される利得切り換え回路３とに
より構成される。
【００１９】そして第１実施例と同様に、前記入力抵抗
回路２は１つの入力抵抗とそれに直列接続され、常時導
通状態に設定されている１つのダミースイッチにより構
成され、利得切り換え回路３は、１つの利得設定用抵抗
と１つの利得切り換え用スイッチを直列接続した帰還抵
抗回路を複数組並列接続して構成されている。そしてダ
ミースイッチＳｉの導通抵抗Ｒｓｉ及び利得切り換え用
スイッチＳｆ１〜Ｓｆｎが利得切り換え制御信号Ｄｆ１
〜Ｄｆｎにより導通状態に設定された場合の導通抵抗Ｒ
ｓｆ１〜Ｒｓｆｎと入力抵抗Ｒｉ及び利得設定用抵抗Ｒ
ｆ１〜Ｒｆｎとの間には、第１実施例と同様、数１式の
関係が成立するように、ダミースイッチＳｉ及び利得切
り換え用スイッチＳｆ１〜Ｓｆｎの導通抵抗Ｒｓｉおよ
びＲｓｆ１〜Ｒｓｆｎを設定する。その方法は第１の実
施例と同様に、ダミースイッチＳｉ及び利得切り換え用
スイッチＳｆ１〜Ｓｆｎを構成する、図２に示すＰ型Ｍ
ＯＳトランジスタ１０およびＮ型ＭＯＳトランジスタ１
１のゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌを直列接続され
る入力抵抗及び利得設定用抵抗の抵抗値に応じて変える
ことにより実現する。
回路２は１つの入力抵抗とそれに直列接続され、常時導
通状態に設定されている１つのダミースイッチにより構
成され、利得切り換え回路３は、１つの利得設定用抵抗
と１つの利得切り換え用スイッチを直列接続した帰還抵
抗回路を複数組並列接続して構成されている。そしてダ
ミースイッチＳｉの導通抵抗Ｒｓｉ及び利得切り換え用
スイッチＳｆ１〜Ｓｆｎが利得切り換え制御信号Ｄｆ１
〜Ｄｆｎにより導通状態に設定された場合の導通抵抗Ｒ
ｓｆ１〜Ｒｓｆｎと入力抵抗Ｒｉ及び利得設定用抵抗Ｒ
ｆ１〜Ｒｆｎとの間には、第１実施例と同様、数１式の
関係が成立するように、ダミースイッチＳｉ及び利得切
り換え用スイッチＳｆ１〜Ｓｆｎの導通抵抗Ｒｓｉおよ
びＲｓｆ１〜Ｒｓｆｎを設定する。その方法は第１の実
施例と同様に、ダミースイッチＳｉ及び利得切り換え用
スイッチＳｆ１〜Ｓｆｎを構成する、図２に示すＰ型Ｍ
ＯＳトランジスタ１０およびＮ型ＭＯＳトランジスタ１
１のゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌを直列接続され
る入力抵抗及び利得設定用抵抗の抵抗値に応じて変える
ことにより実現する。
【００２０】以上のようにして構成された第２実施例の
利得可変型増幅器においてその利得Ｇは、利得切り換え
制御信号Ｄｆ１〜Ｄｆｎにより、利得切り換え回路３の
利得設定用抵抗Ｒｆ１〜Ｒｆｎのうち１つを選択するよ
う利得切り換えスイッチＳｆ１〜Ｓｆｎの導通、非導通
を制御することで決定される。ここで例えば利得切り換
え回路３の帰還抵抗回路４ｆ１の利得切り換え用スイッ
チＳｆ１が導通，帰還抵抗回路４ｆ２〜４ｆｎの利得切
り換えスイッチＳｆ２〜Ｓｆｎが非導通状態となるよう
に利得切り換え制御信号Ｄｆ１〜Ｄｆｎが設定されたと
すると、その時の利得Ｇは、
利得可変型増幅器においてその利得Ｇは、利得切り換え
制御信号Ｄｆ１〜Ｄｆｎにより、利得切り換え回路３の
利得設定用抵抗Ｒｆ１〜Ｒｆｎのうち１つを選択するよ
う利得切り換えスイッチＳｆ１〜Ｓｆｎの導通、非導通
を制御することで決定される。ここで例えば利得切り換
え回路３の帰還抵抗回路４ｆ１の利得切り換え用スイッ
チＳｆ１が導通，帰還抵抗回路４ｆ２〜４ｆｎの利得切
り換えスイッチＳｆ２〜Ｓｆｎが非導通状態となるよう
に利得切り換え制御信号Ｄｆ１〜Ｄｆｎが設定されたと
すると、その時の利得Ｇは、
【００２１】
【数５】 Ｇ＝１＋（Ｒｆ１＋Ｒｓｆ１）／（Ｒｉ＋Ｒｓｉ） ＝１＋（Ｒｆ１＋αＲｆ１）／（Ｒｉ＋αＲｉ） ＝１＋Ｒｆ１（１＋α）／Ｒｉ（１＋α） ＝１＋Ｒｆ１／Ｒｉ というように入力抵抗Ｒｉおよび利得設定用抵抗Ｒｆ１
で決まる利得となり、ダミースイッチＳｉ及び利得切り
換え用スイッチＳｆ１の導通抵抗ＲｓｉおよびＲｓｆ１
の影響が打ち消され、利得Ｇに対して誤差は発生しな
い。また、本実施例においても、第１実施例と同様に従
来に比べて総抵抗値が低減できるということは言うまで
もない。
で決まる利得となり、ダミースイッチＳｉ及び利得切り
換え用スイッチＳｆ１の導通抵抗ＲｓｉおよびＲｓｆ１
の影響が打ち消され、利得Ｇに対して誤差は発生しな
い。また、本実施例においても、第１実施例と同様に従
来に比べて総抵抗値が低減できるということは言うまで
もない。
【００２２】尚、本発明の実施例において、ダミースイ
ッチ及び利得切り換え用スイッチの構成として図２に示
すＣ＿ＭＯＳアナログスイッチを示したが、これはＰ型
ＭＯＳトランジスタのみ、またはＮ型ＭＯＳトランジス
タのみの構成でもかまわない。
ッチ及び利得切り換え用スイッチの構成として図２に示
すＣ＿ＭＯＳアナログスイッチを示したが、これはＰ型
ＭＯＳトランジスタのみ、またはＮ型ＭＯＳトランジス
タのみの構成でもかまわない。
【００２３】
【発明の効果】上記構成の請求項１に記載の利得可変型
増幅器においては、利得切り換え用スイッチの導通抵抗
の影響による利得誤差の発生を防ぐことができ、高精度
な利得可変型増幅器を実現できるとともに、利得可変に
用いる抵抗の総抵抗値を低減し、抵抗が占める面積を削
減することが可能となる。
増幅器においては、利得切り換え用スイッチの導通抵抗
の影響による利得誤差の発生を防ぐことができ、高精度
な利得可変型増幅器を実現できるとともに、利得可変に
用いる抵抗の総抵抗値を低減し、抵抗が占める面積を削
減することが可能となる。
【図１】本発明の第１実施例における利得変換型増幅器
を示す図である。
を示す図である。
【図２】ダミースイッチ、利得切り換え用スイッチを示
す図である。
す図である。
【図３】本発明の第１実施例における利得変換型増幅器
と、従来の利得変換型増幅器との比較を表わす図であ
る。
と、従来の利得変換型増幅器との比較を表わす図であ
る。
【図４】本発明の第２実施例における利得変換型増幅器
を示す図である。
を示す図である。
【図５】従来の利得変換型増幅器を示す図である。
１ 演算増幅器 ２ 入力抵抗回路 ３ 利得切り換え回路 ４ｆ１〜４ｆｎ 帰還抵抗回路 Ｒｉ，Ｒｉｉ１〜Ｒｉｉｎ 入力抵抗 Ｒｆ１〜Ｒｆｎ 利得設定用抵抗 Ｒｆｆ１〜Ｒｆｆｎ 帰還抵抗 Ｓｉ ダミースイッチ Ｓｉｉ１〜Ｓｉｉ２ 入力抵抗切り換えスイッチ Ｓｆ１〜Ｓｆｎ 利得切り換え用スイッチ Ｓｆｆ１〜Ｓｆｆ２ 帰還抵抗切り換えスイッチ Ｄｉ ダミースイッチ制御信号 Ｄｉ１〜Ｄｉｎ，Ｄｆ１〜Ｄｆｎ 利得切り換え制御信
号 Ｖｉ 入力信号端子 Ｖｏ 出力信号端子 １０ Ｐ型ＭＯＳトランジスタ １１ Ｍ型ＭＯＳトランジスタ ＩＮ Ｃ＿ＭＯＳアナログスイッチの入力端子 ＯＵＴ Ｃ＿ＭＯＳアナログスイッチの出力端子 ＣＮＴ，ＣＮＴＢ Ｃ＿ＭＯＳアナログスイッチの制御
信号入力端子
号 Ｖｉ 入力信号端子 Ｖｏ 出力信号端子 １０ Ｐ型ＭＯＳトランジスタ １１ Ｍ型ＭＯＳトランジスタ ＩＮ Ｃ＿ＭＯＳアナログスイッチの入力端子 ＯＵＴ Ｃ＿ＭＯＳアナログスイッチの出力端子 ＣＮＴ，ＣＮＴＢ Ｃ＿ＭＯＳアナログスイッチの制御
信号入力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 崎下 晴康 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (2)
- 【請求項１】 演算増幅器を用いた反転又は非反転型増
幅器であって、 １つの入力抵抗と、それに直列接続され常時導通状態に
設定されている１つのダミースイッチよりなる入力抵抗
回路と、 前記演算増幅器の反転入力端子と出力端子との間に接続
される利得切り換え回路と、により構成され、 前記利得切り換え回路は、１つの利得設定用抵抗と、利
得切り換え制御信号により導通、非導通が制御される１
つの利得切り換え用スイッチとを１組として、それら利
得設定用抵抗と利得切り換え用スイッチを直列接続した
帰還抵抗回路を複数組並列接続して構成されており、 前記利得切り換え制御信号により、前記利得切り換え回
路のそれぞれ任意の１組の帰還抵抗回路の利得切り換え
用スイッチを導通させることにより利得を可変するとと
もに、 前記入力抵抗回路を構成する前記入力抵抗と前記ダミー
スイッチの導通抵抗の比率と、前記利得切り換え回路
の、前記帰還抵抗回路を構成する前記利得設定用抵抗の
抵抗値と前記利得切り換え用スイッチの導通抵抗の比率
が、すべての組の帰還抵抗回路において略同一の比率で
あることを特徴とする利得可変型増幅器。 - 【請求項２】 前記ダミースイッチ及び利得切り換え用
スイッチは、ＭＯＳトランジスタからなるアナログスイ
ッチであることを特徴とする請求項１記載の利得可変型
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25324494A JPH08116224A (ja) | 1994-10-19 | 1994-10-19 | 利得可変型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25324494A JPH08116224A (ja) | 1994-10-19 | 1994-10-19 | 利得可変型増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116224A true JPH08116224A (ja) | 1996-05-07 |
Family
ID=17248572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25324494A Pending JPH08116224A (ja) | 1994-10-19 | 1994-10-19 | 利得可変型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116224A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676354B1 (ko) * | 2000-03-02 | 2007-01-31 | 산요덴키가부시키가이샤 | 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 |
| JP2007158771A (ja) * | 2005-12-06 | 2007-06-21 | Denso Corp | 演算増幅回路 |
| JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
| US7679447B2 (en) | 2007-02-16 | 2010-03-16 | Fujitsu Limited | Variable gain amplifier circuit and filter circuit |
| JP2013017130A (ja) * | 2011-07-06 | 2013-01-24 | Fujitsu Semiconductor Ltd | 可変利得増幅回路，および可変利得増幅回路を用いた通信装置 |
| JP2013541237A (ja) * | 2010-07-26 | 2013-11-07 | サムスン エレクトロニクス カンパニー リミテッド | 等比的に抵抗値が変わる可変抵抗及びこれを利用した可変利得増幅器と可変遮断周波数フィルタ |
| CN114337710A (zh) * | 2022-03-08 | 2022-04-12 | 深圳市鼎阳科技股份有限公司 | 一种用于射频信号接收的增益切换电路和射频接收器 |
-
1994
- 1994-10-19 JP JP25324494A patent/JPH08116224A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100676354B1 (ko) * | 2000-03-02 | 2007-01-31 | 산요덴키가부시키가이샤 | 가변 저항 회로, 연산 증폭 회로, 반도체 집적 회로,시상수 전환 회로 및 파형 성형 회로 |
| JP2007158771A (ja) * | 2005-12-06 | 2007-06-21 | Denso Corp | 演算増幅回路 |
| JP4626503B2 (ja) * | 2005-12-06 | 2011-02-09 | 株式会社デンソー | 演算増幅回路 |
| US7679447B2 (en) | 2007-02-16 | 2010-03-16 | Fujitsu Limited | Variable gain amplifier circuit and filter circuit |
| US8111096B2 (en) | 2007-02-16 | 2012-02-07 | Fujitsu Limited | Variable gain amplifier circuit and filter circuit |
| JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
| JP2013541237A (ja) * | 2010-07-26 | 2013-11-07 | サムスン エレクトロニクス カンパニー リミテッド | 等比的に抵抗値が変わる可変抵抗及びこれを利用した可変利得増幅器と可変遮断周波数フィルタ |
| US9240264B2 (en) | 2010-07-26 | 2016-01-19 | Samsung Electronics Co., Ltd. | Variable resistor having resistance varying geometrically ratio and control method thereof |
| JP2013017130A (ja) * | 2011-07-06 | 2013-01-24 | Fujitsu Semiconductor Ltd | 可変利得増幅回路，および可変利得増幅回路を用いた通信装置 |
| CN114337710A (zh) * | 2022-03-08 | 2022-04-12 | 深圳市鼎阳科技股份有限公司 | 一种用于射频信号接收的增益切换电路和射频接收器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060114078A1 (en) | Electronic volume | |
| CA1210092A (en) | Switched capacitor circuits | |
| JPH05136664A (ja) | 可変遅延回路 | |
| US5387879A (en) | Gain controllable output buffer amplifier circuit having a reduced circuit area | |
| JPH08116224A (ja) | 利得可変型増幅器 | |
| US8427204B2 (en) | Mixed-mode input buffer | |
| US5612696A (en) | Digital-to-analog converter of current segmentation | |
| US20080074167A1 (en) | Selecting circuit | |
| CA2306227A1 (en) | Distributed gain line driver amplifier | |
| US4803461A (en) | R-2R type D/A converter circuit | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| US7519190B2 (en) | Circuit for reducing pulse noise caused at switching of an analog audio processing circuit | |
| JP3225527B2 (ja) | 遅延回路 | |
| KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
| JPH04227314A (ja) | デジタル遅延回路 | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JP2005184055A (ja) | 電子ボリウム | |
| US7492225B2 (en) | Gain-controlled amplifier | |
| JP2008193205A (ja) | 電子ボリューム回路 | |
| TW200509540A (en) | Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit | |
| JPS592415A (ja) | 増幅器 | |
| JPS5931069Y2 (ja) | 信号切替回路 | |
| JPH06125252A (ja) | 遅延回路装置 | |
| JPH06291572A (ja) | 可変利得増幅回路 | |
| KR101721858B1 (ko) | 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011127 |