KR101721858B1 - 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치 - Google Patents

피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치 Download PDF

Info

Publication number
KR101721858B1
KR101721858B1 KR1020150089052A KR20150089052A KR101721858B1 KR 101721858 B1 KR101721858 B1 KR 101721858B1 KR 1020150089052 A KR1020150089052 A KR 1020150089052A KR 20150089052 A KR20150089052 A KR 20150089052A KR 101721858 B1 KR101721858 B1 KR 101721858B1
Authority
KR
South Korea
Prior art keywords
feedback path
feedback
terminal
output
integrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150089052A
Other languages
English (en)
Other versions
KR20170000181A (ko
Inventor
김복만
윤철수
소병철
Original Assignee
주식회사 지니틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지니틱스 filed Critical 주식회사 지니틱스
Priority to KR1020150089052A priority Critical patent/KR101721858B1/ko
Publication of KR20170000181A publication Critical patent/KR20170000181A/ko
Application granted granted Critical
Publication of KR101721858B1 publication Critical patent/KR101721858B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

제1출력드라이버에 의한 제1전류출력단자와 제2출력드라이버에 의한 제2전류출력단자를 포함하는 연산증폭기, 상기 연산증폭기의 반전입력단자에 연결된 제1피드백경로 및 제2피드백경로를 포함하는 피드백 회로부 -상기 제2피드백경로에는 상기 제2피드백경로를 통해 흐르는 전류가 축적되도록 되어 있는 피드백 커패시터가 포함되어 있는- 피드백 회로부, 상기 피드백 커패시터에 축적된 전압에 관한 값을 출력하는 출력단자, 및 상기 제1전류출력단자 및 상기 제2전류출력단자 각각을 상기 제1피드백경로 및 상기 제2피드백경로 중 어느 하나에 선택하여 연결하도록 되어 있는 스위치부를 포함하는 적분장치를 공개한다.

Description

피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치{Touch input sensing device for diminishing noise effect using feedback path reconfiguration}
본 발명은 터치입력 감지장치에 관한 것으로서, 특히 터치패드(감지전극)를 통해 흐르는 전류를 이용하여 정전용량의 변화를 감지하는 회로장치에 관한 것이다.
터치패널에 터치도구(예컨대, 손 또는 터치 펜)를 접촉하여 사용하는 터치스크린에 있어서, 상기 터치스크린은 터치를 감지하는 방법에 따라 저항막 방식 및 정전 용량 방식 등으로 분류할 수 있다.
상기 정전 용량 방식의 터치스크린은 유리나 합성수지와 같은 베이스 기판의 양면 또는 일 면에 전극을 형성하고 전극을 통해 흐르는 전류 경로를 제공한 다음, 손가락 등의 물체가 스크린에 접촉하는 경우 상기 전극에 의해 형성되는 커패시턴스 변화량을 분석하여 터치 지점을 감지한다.
도 1은 정전 용량 방식의 터치스크린에서 터치 지점을 감지하기 위한 종래의 커패시턴스 측정 회로(적분회로)이 일 실시예를 나타낸 것이다.
도 1의 종래기술에 따르면, 제1스위치(Φ1) 및 제2스위치(Φ2)의 스위칭 동작을 통해, 터치패드(Touch Pad, 감지전극)에 형성된 커패시턴스에 비례하는 경향을 갖는 전류가 두 개의 연산증폭기(OA1, OA2)의 각 피드백 경로를 형성하는 피드백 커패시터(CS1, CS2)에 축적된다. 그 결과 VOUT1과 VOUT2의 출력 그래프는 예컨대 도 2와 같이 될 수 있다.
도 2의 그래프에서 참조번호 1은 제1스위치(Φ1) 및 제2스위치(Φ2)의 개별상태변화에 따른 1회의 '스위칭구간'을 나타내며, 참조번호 2는 상기 스위칭구간이 각 스위치에 대하여 각각 M회 반복되어 상기 적분회로가 리셋되기 전까지의 총 시간길이를 나타내는 '적분구간'을 나타낸다. 즉, 1회의 적분구간은 각 스위치에 대한 M회의 스위칭구간을 포함하여 이루어질 수 있다. 상기 적분회로의 VOUT1과 VOUT2의 차이값을 상기 리셋되기 직전에 검출함으로써 상기 터치패드에 형성된 커패시턴스의 값을 알아낼 수 있다. VOUT1과 VOUT2는 상기 두 개의 피드백 커패시터(CS1, CS2)의 양단에 축적되는 전하의 크기에 비례할 수 있다. 도 2에서, 예컨대 적분구간(2)은 각 스위치에 대하여 각각 3개(M=3)의 스위칭구간을 포함하여 이루어질 수 있다.
도 1에 따른 구성을 가지면 M값이 커질수록 외부에서 유입되는 랜덤 노이즈에 대한 SNR을 증가시킬 수 있다. 따라서 M값을 크게하는 것이 유리하다. 그러나 상기 VOUT1과 VOUT2는 각 연산증폭기의 동작전압에 의해 포화되기 때문에 M값을 키우는 데에는 한계가 있다는 문제가 있다.
이러한 문제를 해결하기 위해, 예컨대 도 3과 같이 2개의 연산증폭기(OA1, OA2)의 입력단에 입력신호 감쇄 스테이지(Attenuator)(89)를 포함하여 구성할 수 있다. 도 3의 구성에 따르면, 각각의 스위칭구간 동안 상기 두 개의 피드백 커패시터(CS1, CS2)에 흘러들어가는 전류의 양이 작아지는 효과가 있다. 따라서 상기 연산증폭기의 출력이 포화될 때까지 반복되는 상기 M의 값을 더 키울 수 있다.
그러나 도 3의 구성에 따르면 상술한 문제점은 해결되지만, 연산증폭기가 추가되어 회로가 대형화되며 소비전력이 커진다는 문제점이 새로 발생한다는 점에서 한계가 있다.
본 발명에서는 회로의 면적 및 소비전력을 유지하면서도 적분장치의 출력전압 포화를 늦춤으로써 외부로부터 유입되는 랜덤 노이즈에 대한 SNR을 증가시킬 수 있는 기술을 제공하고자 한다.
상술한 과제를 해결하기 위한 본 발명의 일 관점에 따른 적분장치는, N개의 출력드라이버 및 상기 N개의 출력드라이버에 의한 N개의 전류출력단자를 포함하는 출력부를 갖는 연산증폭기(N은 2이상의 자연수); 상기 연산증폭기의 반전입력단자와 상기 출력부 사이를 연결하는 제1피드백경로 및 제2피드백경로를 갖는 피드백경로를 포함하며, 상기 제2피드백경로에는 상기 제2피드백경로를 통해 흐르는 전류가 축적되도록 되어 있는 피드백 커패시터가 포함되어 있는, 피드백 회로부; 상기 피드백 커패시터에 축적된 전압에 관한 값을 출력하는 출력단자; 및 상기 N개의 전류출력단자 각각을 상기 제1피드백경로 및 상기 제2피드백경로 중 어느 하나에 선택하여 연결하도록 되어 있는 스위치부를 포함한다.
이때, 상기 연산증폭기는 연산 트랜스컨덕턴스 증폭기를 더 포함하며, 상기 연산 트랜스컨덕턴스의 출력단자에는 상기 N개의 출력드라이버들의 입력단자들이 연결되어 있을 수 있다.
이때, 상기 연산증폭기가 동작하여 상기 제1피드백경로 및 제2피드백경로를 통해 총 IF의 전류가 흐를 때에, 상기 N개의 전류출력단자 중 k번째 출력단자(k=1, ..., N)로부터 출력되는 전류 IF,k는 IF,k = IF*2k-1/(2N-1)을 만족할 수 있다. 또는, 상기 연산증폭기가 동작하여 상기 제1피드백경로 및 제2피드백경로를 통해 총 IF의 전류가 흐를 때에, 상기 N개의 전류출력단자 각각으로부터 IF/N의 전류가 출력될 수 있다.
이때, 리셋 스위치부를 더 포함하며, 상기 리셋 스위치부는 상기 적분장치를 리셋할 때에, 상기 적분 커패시터 양단의 전압을 영(0)으로 만들어 주도록 구성되어 있을 수 있다. 또는 리셋 스위치부를 더 포함하며, 상기 리셋 스위치부는 상기 적분장치를 리셋할 때에, 상기 적분 커패시터의 일단자를 미리 결정된 제1값으로 만들어주고 상기 적분 커패시터의 타단자를 미리 결정된 제2값으로 만들어 주도록 구성되어 있을 수 있다.
본 발명의 다른 관점에 따라, 상술한 적분장치를 포함하는 터치입력감지장치가 제공될 수 있다. 이때, 상기 터치입력감지장치는, 전류가 터치입력여부에 따라 커패시턴스 값이 변화하는 감지전극을 통과하도록, 상기 전류의 흐름을 제어하도록 되어 있다. 그리고 상기 터치입력감지장치는, 상기 피드백 커패시터에 전하를 축적시키기 위해, 상기 감지전극을 통과하는 상기 전류를 상기 피드백경로를 통해 흘리도록 되어 있다.
본 발명의 또 다른 관점에 따라, 상술한 적분장치와 동일한 구성을 갖는 제1적분장치 및 제2적분장치를 포함하는 터치입력감지장치가 제공될 수 있다. 이 장치는, 감지전극과 상기 제1적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제1스위치; 및 상기 감지전극과 상기 제2적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제2스위치를 더 포함하며, 상기 제1스위치의 온 상태 시구간과 상기 제2스위치의 온 상태 시구간은 서로 겹치지 않는다.
본 발명의 또 다른 관점에 따라, 상술한 적분장치와 동일한 구성을 갖는 제1적분장치 및 제2적분장치를 포함하는 터치입력감지장치가 제공될 수 있다. 이 장치는, 감지전극과 상기 제1적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제1스위치; 및 상기 감지전극과 상기 제2적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제2스위치를 더 포함한다. 그리고 상기 제1적분장치는 제1리셋 스위치부를 더 포함하고, 상기 제2적분장치는 제2리셋 스위치부를 더 포함한다. 그리고 상기 제1리셋 스위치부는 상기 제1적분장치를 리셋할 때에, 상기 제1적분장치에 포함된 상기 적분 커패시터의 일단자와 타단자의 전압을 각각 미리 결정된 제1값 및 제2값으로 만들어 주도록 구성되어 있다. 그리고 상기 제2리셋 스위치부는 상기 제2적분장치를 리셋할 때에, 상기 제2적분장치에 포함된 상기 적분 커패시터의 일단자와 타단자의 전압을 각각 미리 결정된 제3값 및 제4값으로 만들어 주도록 구성되어 있다. 그리고 상기 제1적분장치에 포함된 상기 연산증폭기의 비반전 입력단자에는 상기 제1값의 전압이 인가되고, 상기 제2적분장치에 포함된 상기 연산증폭기의 비반전 입력단자에는 상기 제3값의 전압이 인가된다. 이때, 상기 제1값과 상기 제3값은 서로 다르다.
본 발명의 또 다른 관점에 따라 제공되는 사용자장치는, 상술한 적분장치 및 사용자 인터페이스를 포함한다.
본 발명에 따르면, 회로의 면적 및 소비전력을 유지하면서도 적분장치의 출력전압 포화를 늦출 수 있다. 또한, 터치패드를 포함하는 사용자 기기로부터 들어오는 공통 노이즈를 더 많이 제거함으로써 SNR(신호 대 잡음비)을 높일 수 있다.
도 1은 정전 용량 방식의 터치스크린에서 터치 지점을 감지하기 위한 종래의 커패시턴스 측정 회로(적분회로)를 나타낸 것이다.
도 2는 도 1의 각 피드백 커패시터에 축적된 출력전압을 나타낸 그래프이다.
도 3은 종래의 감쇄 스테이지를 포함하는 적분회로를 나타낸 것이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 적분회로를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 따른 뮤추얼 타입의 적분회로를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 셀프 타입의 적분회로를 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 연산증폭기의 출력을 그래프를 나타낸 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 적분회로를 나타낸 것이다.
도 4a 및 도 4b는 도 3에 나타낸 두 개의 연산증폭기(OA1, OA2) 중 연산증폭기(OA1) 및 그 주변회로만을 나타낸 것일 수 있다. 이때, 하나의 연산증폭기는 한 개의 연산 트랜스컨덕턴스 증폭기(OTA)와 두 개의 출력드라이버(Output Driver 1, Output Driver 2)를 포함하여 구성될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 적분회로의 제1모드에 따라 제공되는 제1구성에 따른 회로를 나타내며, 도 4b는 상기 적분회로의 제2모드에 따라 제공되는 제2구성에 따른 회로를 나타낸다. 도 4a와 도 4b의 구성은 모드에 따라 상호 전환될 수 있으며, 이러한 전환은 후술하는 도 5에 나타낸 스위치부(200, 210)을 이용하여 수 이루어질 수 있다.
도 4a를 참조하면, 연산증폭기(OA1)의 반전 입력단자(-)는 피드백 커패시터(CS)의 일 단자(31)에 연결되어 있고, 제1출력드라이버(41)와 제2출력드라이버(42)의 출력단자는 모두 피드백 커패시터(CS)의 타 단자(32)에 연결되어 있을 수 있다. 이때, 적분회로(10-1)의 최종 출력단자(VOUT)에는 제1출력드라이버(41)의 출력단자 및 제2출력드라이버(42)의 출력단자가 모두 연결되어 있을 수 있다. 제1출력드라이버(41)와 제2출력드라이버(42)의 출력전류(IOUT1, IOUT2)의 값은 IF/2로 서로 동일 할 수도 있고, 또는 서로 다를 수도 있다. 다만, 제1출력드라이버(41)와 제2출력드라이버(42)로부터 피드백 커패시터(CS)의 타 단자로 입력되는 전류의 합은 IF가 되도록 되어 있을 수 있다.
도 4b의 경우, 제1출력드라이버(41)의 출력단자는 연산증폭기(OA1)의 반전 입력단자(-)에 연결되어 있고, 제2출력드라이버(42)의 출력단자는 피드백 커패시터(CS)의 타 단자(32)에 연결되어 있을 수 있다. 이때, 적분회로(10-1)의 최종 출력단자(VOUT)에는 제2출력드라이버(42)의 출력단자만이 연결되어 있을 수 있다. 제1출력드라이버(41)와 제2출력드라이버(42)의 출력전류(IOUT1, IOUT2)의 값은 IF/2로 서로 동일하거나 또는 서로 다를 수 있다. 그런데 이때, 제2출력전류(IOUT2) 만이 피드백 커패시터(CS)의 타 단자로 흐르기 때문에 피드백 커패시터(CS)에 축적되는 전하의 양이 도 4a에서 피드백 커패시터(CS)에 축적되는 전하의 양보다 단위 스위칭구간 당 더 작다는 장점이 있다.
여기서 도 4a에 나타낸 제1모드와 도 4b에 나타낸 제2모드에 따른 구성에는 공통점이 있다. 첫째, 제1출력드라이버(41)와 제2출력드라이버(42)에서 출력된 전류가 모두 연산증폭기(OA1)의 반전 입력단자(-)로 피드백 된다는 점에서 동일한 피드백 특성을 가질 수 있다. 둘째, 적분회로(10-1)의 최종 출력단자(VOUT)는 언제나 피드백 커패시터(CS)의 타단자(32)에 연결되어 있다.
도 5는 본 발명의 일 실시예에 따른 뮤추얼 PP(Poly-Phase) 타입의 적분회로를 나타낸 것이다.
적분회로(10)는 입력단자가 서로 연결되어 있는 두 개의 제1적분회로(10_1)과 제2적분회로(10_2)를 포함하여 구성될 수 있다. 적분회로(10)의 출력은 제1적분회로(10_1)의 출력(VOUT1)과 제2적분회로(10_2)의 출력(VOUT2)의 차이값일 수 있다.
제1연산증폭기(100), 제1연산증폭기(100)의 각 출력단자와 연결되어 있는 제1스위치부(200), 제2연산증폭기(110), 및 제2연산증폭기(110)의 각 출력단자와 연결되어 있는 제2스위치부(210)를 포함할 수 있다. 제1연산증폭기(100)와 제2연산증폭기(110)는 각각 두 개 이상의 출력드라이버와 두 개 이상의 출력단자를 포함할 수 있다.
제1연산증폭기(100)와 제2연산증폭기(110)는 각각 한 개의 연산 트랜스컨덕턴스 증폭기(OTA)와 N개의 출력드라이버(Output Driver 1, Output Driver 2, ..., Output Driver N)를 포함할 수 있다. 이때, 연산 트랜스컨덕턴스 증폭기(OTA)의 출력단자는 N개의 출력드라이버의 각 입력단자에 모두 연결될 수 있다.
연산 트랜스컨덕턴스 증폭기(101, 111)의 각 반전 입력단자(-)는 각각 제1스위치(Φ1), 제2스위치(Φ2)를 통해 터치패드에 연결될 수 있으며, 연산 트랜스컨덕턴스 증폭기(101, 111)의 비반전 입력단자(+)는 VCM에 연결될 수 있다. 이때, VCM은 GND이거나 또는 다른 일정한 크기의 전위 값을 가질 수 있다.
제1적분회로(10_1)에 포함된 리셋스위치(ΦR)는 피드백 커패시터(CS1)의 양단에 연결되고, 제2적분회로(10_2)에 포함된 리셋스위치(ΦR)는 피드백 커패시터(CS2)의 양단에 연결될 수 있다.
이하, 제1적분회로(10_1)과 제2적분회로(10_2)의 구성이 서로 동일하므로, 제1적분회로(10_1)의 구조를 중심으로 설명한다.
연산증폭기(100)의 반전 입력단자(-)에는 제1피드백경로(direct feedback path) 및 제2피드백경로(gain feedback path)를 포함하는 피드백경로가 연결되어 있을 수 있다. 이때, 상기 제2피드백경로에는 피드백 커패시터(CS1)가 포함되어 있을 수 있으며, 상기 반전 입력단자(-)에는 피드백 커패시터(CS1)의 일 단자가 연결되어 있을 수 있다. 상기 제1피드백경로는 상기 반전 입력단자(-)와 상기 연산증폭기(100)의 출력단자 중 하나 이상을 직접 연결하는 경로일 수 있다.
제1스위치부(200)는 N개의 출력드라이버에 대응하는 N개의 스위치를 포함할 수 있다. 각 스위치는 3개의 단자를 포함할 수 있다. 이때 3개의 단자 중 제1단자(201)는 각 출력드라이버에 연결될 수 있고, 제2단자(202)는 피드백 커패시터(CS1, CS2)의 타 단자에 연결될 수 있으며, 제3단자(203)는 제1피드백경로를 통해 반전입력단자(-)에 연결될 수 있다. 각 스위치는 상기 제1단자가 상기 제2단자에 연결된 상태 또는 상기 제1단자가 상기 제3단자에 연결된 상태 중 어느 하나의 상태를 가질 수 있다.
그리고 피드백 커패시터(CS1)의 타 단자에는 출력단자(VOUT1)가 직접 연결되어 있을 수 있다.
노이즈 성분이 크지 않아 상술한 M값을 크게 하지 않아도 되는 경우, N개의 제1단자(201)는 모두 제2단자(202)에 연결될 수 있다. 이때, 피드백 커패시터(CS1)의 타단자로 들어가는 전류의 값은 I1+I2+...+IN = IF가 될 수 있다. 즉, 연산증폭기(100)의 N개의 출력단자에서 출력되는 모든 전류는 모두 피드백 커패시터(CS1)를 통해 흘러갈 수 있다.
이와 달리, 노이즈 성분이 커서 상기 M값을 크게 해야 할 필요가 있는 경우, N개의 제1단자(201) 중 미리 결정된 개수 만큼의 출력드라이버의 제1단자(201)만 각각 제2단자(202)에 연결되도록 되어 있고, 나머지 출력드라이버의 제1단자(201)는 각각 제3단자(203)에 연결되도록 되어 있을 수 있다. 이때, 적어도 한 개의 스위치에서는 제1단자(201)가 제2단자(202)에 연결되어 있어야 하고, 적어도 한 개의 스위치에서는 제1단자(201)가 제3단자(203)에 연결되어 있어야 한다. 예컨대, 제1출력드라이버 및 제2출력드라이버만이 제2단자(202)에 연결된다면, 피드백 커패시터(CS1)의 타단자로 흘러 들어가는 전류의 값, 즉 상기 제2피드백경로를 통해 흐르는 전류는 I1+I2=IF1가 될 수 있다. 또한, 제1피드백경로를 통해 흐르는 전류는 I3+I4+...IN = IF2가 될 수 있다. 이때, IF1 + IF2 = IF 가 되며, IF는 미리 설계한 값일 수 있다.
제2적분회로(10_2)의 구성이 제1적분회로(10_1)의 구성과 서로 동일하므로, 제2적분회로(10_2)에 대해서도 상술한 것과 동일한 설명을 할 수 있다는 것은 쉽게 이해할 수 있다.
다만, 제1적분회로(10_1)의 입력단자에 연결된 제1스위치(Φ1)를 동작시키는 제1펄스트레인과 제2적분회로(10_2)의 입력단자에 연결된 제2스위치(Φ2)를 동작시키는 제2펄스트레인은, 제1스위치(Φ1)의 온-상태 시구간이 제2스위치(Φ2)의 온-상태 시구간과 서로 겹치지 않도록 구성되어 있다.
도 6은 본 발명의 일 실시예에 따른 셀프 PP(Poly-Phase) 타입의 적분회로를 나타낸 것이다.
도 6에 나타낸 적분회로(1010)는 도 5에 나타낸 적분회로(10)와 대체적으로 동일한 구성을 가질 수 있다. 다만, 도 6의 적분회로(1010)에서는, 제1적분회로(1010_1)에 포함된 리셋스위치(ΦR)들은 리셋 시 피드백 커패시터(CS1)의 제1단자와 제2단자를 각각 제1값(VL)을 갖는 제1전위 및 제2값(VH')을 갖는 제2전위에 연결하도록 되어 있고, 제2적분회로(1010_2)에 포함된 리셋스위치(ΦR)들은 리셋 시 피드백 커패시터(CS2)의 제1단자와 제2단자를 각각 제3값(VH)을 갖는 제3전위 및 제4값(VL')을 갖는 제4전위에 연결하도록 되어 있다는 점에서 다르다.
도 7은 도 5에 따른 적분회로의 출력을 그래프로 나타낸 것이다.
도 5에서, N=2일 때를 가정한다면, 도 7의 그래프(521)는 연산증폭기(110)의 2개의 출력드라이버가 모두 이득 피드백 경로(Gain Feedback Path)에 연결된 경우의 VOUT2를 나타낸 것이고, 그래프(522)는 2개의 출력드라이버 중 한 개는 이득 피드백 경로에 연결되고 다른 한 개는 직결 피드백 경로(Direct Feedback Path)에 연결된 경우의 VOUT2를 나타낸 것이다. 본 명세서에서 상기 이득 피드백 경로는 제2피드백경로로 지칭될 수 있고, 상기 직결 피드백 경로는 제1피드백경로로 지칭될 수 있다.
마찬가지로, 도 5에서, N=2일 때를 가정한다면, 도 7의 그래프(524)는 연산증폭기(100)의 2개의 출력드라이버가 모두 이득 피드백 경로에 연결된 경우의 VOUT1를 나타낸 것이고, 그래프(523)는 2개의 출력드라이버 중 한 개는 이득 피드백 경로에 연결되고 다른 한 개는 직결 피드백 경로에 연결된 경우의 VOUT1를 나타낸 것이다.
도 7에 나타낸 것과 같이, 피드백 커패시터를 통해 피드백되는 전류가 50% 감소된다면, 출력전압도 50%감소되어 출력될 수 있다. 이러한 원리로 인해, 한 개의 적분구간(2) 동안 포함되는 '스위칭구간(1)'의 개수를 증가시킬 수 있다.
이하, 도 5를 참조하여 본 발명의 일 실시예에 따른 적분장치를 설명한다.
이 적분장치(10_1)는, N개의 출력드라이버(Output Driver 1 ~ Output Driver N) 및 상기 N개의 출력드라이버에 의한 N개의 전류출력단자를 포함하는 출력부를 갖는 연산증폭기(100)(N은 2이상의 자연수); 상기 연산증폭기의 반전입력단자와 상기 출력부 사이를 연결하는 제1피드백경로(Direct Feedback Path) 및 제2피드백경로(Gain Feedback Path)를 갖는 피드백경로를 포함하며, 상기 제2피드백경로에는 상기 제2피드백경로를 통해 흐르는 전류가 축적되도록 되어 있는 피드백 커패시터(CS1)가 포함되어 있는, 피드백 회로부; 상기 피드백 커패시터에 축적된 전압에 관한 값을 출력하는 출력단자(VOUT1); 및 상기 N개의 전류출력단자 각각을 상기 제1피드백경로 및 상기 제2피드백경로 중 어느 하나에 선택하여 연결하도록 되어 있는 스위치부(200)를 포함한다.
이때, 상기 연산증폭기는 연산 트랜스컨덕턴스 증폭기(101)를 더 포함하며, 상기 연산 트랜스컨덕턴스의 출력단자에는 상기 N개의 출력드라이버들의 입력단자들이 연결되어 있을 수 있다.
이때, 도 5에 나타낸 것과 같이, 상기 연산증폭기가 동작하여 상기 제1피드백경로 및 제2피드백경로를 통해 총 IF의 전류가 흐를 때에, 상기 N개의 전류출력단자 중 k번째 출력단자(k=1, ..., N)로부터 출력되는 전류 IF,k는 IF,k = IF*2k-1/(2N-1)을 만족할 수 있다. 또는, 상기 연산증폭기가 동작하여 상기 제1피드백경로 및 제2피드백경로를 통해 총 IF의 전류가 흐를 때에, 상기 N개의 전류출력단자 각각으로부터 IF/N의 전류가 출력될 수 있다.
이때, 상기 적분장치는 리셋 스위치부(ΦR)를 더 포함하며, 상기 리셋 스위치부는 상기 적분장치를 리셋할 때에, 상기 적분 커패시터 양단의 전압을 영(0)으로 만들어 주도록 구성되어 있을 수 있다.
또는 도 6과 같이 상기 적분장치는 리셋 스위치부(ΦR)를 더 포함하며, 상기 리셋 스위치부는 상기 적분장치를 리셋할 때에, 상기 적분 커패시터의 일단자를 미리 결정된 제1값(VL)으로 만들어주고 상기 적분 커패시터의 타단자를 미리 결정된 제2값(VH')으로 만들어 주도록 구성되어 있을 수 있다.
이하, 도 5를 참조하여 본 발명의 다른 실시예에 따른 터치입력감지장치를 설명한다. 이 터치입력감지장치(10)는 상술한 적분장치와 동일한 구성을 갖는 제1적분장치(10_1) 및 제2적분장치(10_2)를 포함할 수 있다. 이 터치입력감지장치(10)는, 감지전극(Touch Pad)과 상기 제1적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제1스위치(Φ1); 및 상기 감지전극과 상기 제2적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제2스위치(Φ2)를 포함하며, 상기 제1스위치의 온 상태 시구간과 상기 제2스위치의 온 상태 시구간은 서로 겹치지 않는다.
이하, 도 6을 참조하여 본 발명의 또 다른 실시예에 따른 터치입력감지장치를 설명한다. 이 터치입력감지장치(1010)는, 상술한 적분장치와 동일한 구성을 갖는 제1적분장치(1010_1) 및 제2적분장치(1010_2)를 포함할 수 있다. 이 터치입력감지장치는, 감지전극(Touch Pad)과 상기 제1적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제1스위치(Φ1); 및 상기 감지전극과 상기 제2적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제2스위치(Φ2)를 더 포함한다. 그리고 상기 제1적분장치는 제1리셋 스위치부(ΦR)를 더 포함하고, 상기 제2적분장치는 제2리셋 스위치부(ΦR)를 더 포함한다. 그리고 상기 제1리셋 스위치부는 상기 제1적분장치를 리셋할 때에, 상기 제1적분장치에 포함된 상기 적분 커패시터(CS1)의 일단자와 타단자의 전압을 각각 미리 결정된 제1값(VL) 및 제2값(VH')으로 만들어 주도록 구성되어 있다. 그리고 상기 제2리셋 스위치부는 상기 제2적분장치를 리셋할 때에, 상기 제2적분장치에 포함된 상기 적분 커패시터의 일단자와 타단자의 전압을 각각 미리 결정된 제3값(VH) 및 제4값(VL')으로 만들어 주도록 구성되어 있다. 그리고 상기 제1적분장치에 포함된 상기 연산증폭기의 비반전 입력단자에는 상기 제1값(VL)의 전압이 인가되고, 상기 제2적분장치에 포함된 상기 연산증폭기의 비반전 입력단자에는 상기 제3값(VH)의 전압이 인가된다. 이때, 상기 제1값과 상기 제3값은 서로 다를 수 있다.
본 발명의 또 다른 관점에 따라 제공되는 사용자장치는, 상술한 적분장치 및 사용자 인터페이스를 포함할 수 있다.
상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.

Claims (10)

  1. N개의 출력드라이버 및 상기 N개의 출력드라이버에 의한 N개의 전류출력단자를 포함하는 출력부를 포함하는 한 개의 연산증폭기(N은 2이상의 자연수);
    상기 연산증폭기의 반전입력단자와 상기 출력부 사이를 연결하는 제1피드백경로 및 제2피드백경로를 갖는 피드백경로를 포함하며, 상기 제2피드백경로에는 상기 제2피드백경로를 통해 흐르는 전류가 축적되도록 되어 있는 피드백 커패시터가 포함되어 있는, 피드백 회로부;
    상기 피드백 커패시터에 축적된 전압에 관한 값을 출력하는 출력단자; 및
    상기 N개의 전류출력단자 각각을 상기 제1피드백경로 및 상기 제2피드백경로 중 어느 하나에 선택하여 연결하도록 되어 있는 스위치부;
    를 포함하는,
    적분장치.
  2. 제1항에 있어서, 상기 연산증폭기는 연산 트랜스컨덕턴스 증폭기를 더 포함하며, 상기 연산 트랜스컨덕턴스의 출력단자에는 상기 N개의 출력드라이버들의 입력단자들이 연결되어 있는, 적분장치.
  3. 제1항에 있어서, 상기 연산증폭기가 동작하여 상기 제1피드백경로 및 제2피드백경로를 통해 총 IF의 전류가 흐를 때에, 상기 N개의 전류출력단자 중 k번째 출력단자(k=1, ..., N)로부터 출력되는 전류 IF,k는 IF,k = IF*2k-1/(2N-1)을 만족하는, 적분장치.
  4. 제1항에 있어서, 상기 연산증폭기가 동작하여 상기 제1피드백경로 및 제2피드백경로를 통해 총 IF의 전류가 흐를 때에, 상기 N개의 전류출력단자 각각으로부터 IF/N의 전류가 출력되는, 적분장치.
  5. 제1항에 있어서, 리셋 스위치부를 더 포함하며, 상기 리셋 스위치부는 상기 적분장치를 리셋할 때에, 상기 피드백 커패시터 양단의 전압을 영(0)으로 만들어 주도록 구성되어 있는, 적분장치.
  6. 제1항에 있어서, 리셋 스위치부를 더 포함하며, 상기 리셋 스위치부는 상기 적분장치를 리셋할 때에, 상기 피드백 커패시터의 일단자를 미리 결정된 제1값으로 만들어주고 상기 피드백 커패시터의 타단자를 미리 결정된 제2값으로 만들어 주도록 구성되어 있는, 적분장치.
  7. 제1항 내지 제6항 중 어느 한 항에 따른 적분장치를 포함하는 터치입력감지장치로서,
    전류가 터치입력여부에 따라 커패시턴스 값이 변화하는 감지전극을 통과하도록, 상기 전류의 흐름을 제어하며,
    상기 피드백 커패시터에 전하를 축적시키기 위해, 상기 감지전극을 통과하는 상기 전류를 상기 피드백경로를 통해 흘리도록 되어 있는,
    터치입력감지장치.
  8. 제1항 내지 제4항 중 어느 한 항에 따른 적분장치와 동일한 구성을 갖는 제1적분장치 및 제2적분장치를 포함하는 터치입력감지장치로서,
    감지전극과 상기 제1적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제1스위치; 및
    상기 감지전극과 상기 제2적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제2스위치
    를 포함하며,
    상기 제1스위치의 온 상태 시구간과 상기 제2스위치의 온 상태 시구간은 서로 겹치지 않는,
    터치입력감지장치.
  9. 제1항 내지 제4항 중 어느 한 항에 따른 적분장치와 동일한 구성을 갖는 제1적분장치 및 제2적분장치를 포함하는 터치입력감지장치로서,
    감지전극과 상기 제1적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제1스위치; 및
    상기 감지전극과 상기 제2적분장치의 상기 반전입력단자를 연결하도록 되어 있는 제2스위치
    를 더 포함하고,
    상기 제1적분장치는 제1리셋 스위치부를 더 포함하고, 상기 제2적분장치는 제2리셋 스위치부를 더 포함하며,
    상기 제1리셋 스위치부는 상기 제1적분장치를 리셋할 때에, 상기 제1적분장치에 포함된 상기 피드백 커패시터의 일단자와 타단자의 전압을 각각 미리 결정된 제1값 및 제2값으로 만들어 주도록 구성되어 있고,
    상기 제2리셋 스위치부는 상기 제2적분장치를 리셋할 때에, 상기 제2적분장치에 포함된 상기 피드백 커패시터의 일단자와 타단자의 전압을 각각 미리 결정된 제3값 및 제4값으로 만들어 주도록 구성되어 있으며,
    상기 제1적분장치에 포함된 상기 연산증폭기의 비반전 입력단자에는 상기 제1값의 전압이 인가되고,
    상기 제2적분장치에 포함된 상기 연산증폭기의 비반전 입력단자에는 상기 제3값의 전압이 인가되는(상기 제1값과 상기 제3값은 서로 다름),
    터치입력감지장치.
  10. N개의 출력드라이버 및 상기 N개의 출력드라이버에 의한 N개의 전류출력단자를 포함하는 출력부를 포함하는 한 개의 연산증폭기(N은 2이상의 자연수);
    상기 연산증폭기의 반전입력단자와 상기 출력부 사이를 연결하는 제1피드백경로 및 제2피드백경로를 갖는 피드백경로를 포함하며, 상기 제2피드백경로에는 상기 제2피드백경로를 통해 흐르는 전류가 축적되도록 되어 있는 피드백 커패시터가 포함되어 있는, 피드백 회로부;
    상기 피드백 커패시터에 축적된 전압에 관한 값을 출력하는 출력단자;
    상기 N개의 전류출력단자 각각을 상기 제1피드백경로 및 상기 제2피드백경로 중 어느 하나에 선택하여 연결하도록 되어 있는 스위치부; 및
    사용자 인터페이스
    를 포함하는,
    사용자장치.
KR1020150089052A 2015-06-23 2015-06-23 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치 Active KR101721858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150089052A KR101721858B1 (ko) 2015-06-23 2015-06-23 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089052A KR101721858B1 (ko) 2015-06-23 2015-06-23 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치

Publications (2)

Publication Number Publication Date
KR20170000181A KR20170000181A (ko) 2017-01-02
KR101721858B1 true KR101721858B1 (ko) 2017-04-03

Family

ID=57810558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089052A Active KR101721858B1 (ko) 2015-06-23 2015-06-23 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치

Country Status (1)

Country Link
KR (1) KR101721858B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024174189A1 (zh) * 2023-02-23 2024-08-29 深圳市汇顶科技股份有限公司 信号放大电路、触控芯片和电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101511162B1 (ko) * 2008-12-01 2015-04-13 삼성전자주식회사 다중접촉 감지회로
KR101169253B1 (ko) * 2010-05-14 2012-08-02 주식회사 지니틱스 반전 적분회로 및 비반전 적분회로가 결합된 적분회로
KR20140017327A (ko) * 2012-07-31 2014-02-11 삼성전기주식회사 정전용량 감지 장치 및 터치스크린 장치

Also Published As

Publication number Publication date
KR20170000181A (ko) 2017-01-02

Similar Documents

Publication Publication Date Title
JP3693665B2 (ja) 容量検出回路及び容量検出方法
US10826523B2 (en) Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion
JP4915658B2 (ja) 蓄電池セルの端子電圧及び内部インピーダンス測定回路
US10163521B2 (en) High voltage bootstrap sampling circuit
ATE499744T1 (de) Instrumentenverstärker
US20150160677A1 (en) Single to differential conversion circuit and analog front-end circuit
JP5839319B2 (ja) 電流／電圧変換回路
JP6663165B2 (ja) 電圧及び電流供給回路
KR101721858B1 (ko) 피드백 경로를 재구성하여 노이즈 영향을 감소시키는 터치입력감지장치
JP4888714B2 (ja) 電圧印加電流測定回路
KR102440297B1 (ko) 노이즈 필터를 갖는 단일 누적연산증폭기를 이용한 정전용량 감지장치
JP2013029466A (ja) 積分型の電流電圧変換回路を有する電気測定装置
KR101451494B1 (ko) 듀티비/전압 변환 회로
US20140144229A1 (en) Signal Processing Device and Amplifier
JP5538465B2 (ja) サンプル・ホールド回路
JP4242800B2 (ja) センサ回路
US8461918B2 (en) Switched capacitor circuit
KR101661605B1 (ko) 연산증폭기의 공정오차가 반영된 출력파형을 플리핑함으로써 터치입력오류를 제거하는 장치
JP2010068262A (ja) 電子ボリウム
JP4280915B2 (ja) 電流−電圧変換回路
US10715114B1 (en) Filter and operating method thereof
RU13846U1 (ru) Интегратор с коррекцией смещения нулевого уровня
KR101791243B1 (ko) 홀 센서 장치
JP2008209997A (ja) 電流発生器
KR102212813B1 (ko) 상호 커패시턴스 및 셀프 커패시턴스 리드아웃 프론트엔드 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150623

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160421

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170327

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20200212

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20200212

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210202

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230216

Start annual number: 7

End annual number: 7