JP4626503B2 - 演算増幅回路 - Google Patents
演算増幅回路 Download PDFInfo
- Publication number
- JP4626503B2 JP4626503B2 JP2005351871A JP2005351871A JP4626503B2 JP 4626503 B2 JP4626503 B2 JP 4626503B2 JP 2005351871 A JP2005351871 A JP 2005351871A JP 2005351871 A JP2005351871 A JP 2005351871A JP 4626503 B2 JP4626503 B2 JP 4626503B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- resistance
- operational amplifier
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
演算増幅器にて入力電圧を低感度または高感度に増幅することができる。
以下、本発明の第1実施形態について図を参照して説明する。以下では、図2に示す構成要素と同一のものには、同一符号を記してある。
上記第1実施形態では、不揮発性メモリ50から電圧信号を帰還回路40のスイッチSW5に入力しているが、このスイッチSW5のゲート電圧を調整するために電圧供給手段としてツェナーザップを用いることも可能である。
Claims (8)
- 演算増幅器(30)と、この演算増幅器の増幅率を設定する入力抵抗回路(10)および帰還回路(40)と、を備え、
前記入力抵抗回路は、入力抵抗(R1〜R8)および入力スイッチ(SW1〜SW4)が組み合わされて構成され、
前記帰還回路は、帰還抵抗(R9)および帰還スイッチ(SW5)が組み合わされて構成されており、
前記入力抵抗回路に入力される入力電圧(Vin)を増幅する演算増幅回路であって、
前記各スイッチはそれぞれトランジスタで構成され、
前記帰還スイッチは、信号供給手段(50)から入力される電気信号に応じてオンするようになっており、
前記信号供給手段は、前記帰還スイッチのオン抵抗(Ron2)が、前記入力抵抗回路において前記入力スイッチのオン抵抗を無視した理想的な回路の合成抵抗値と前記入力スイッチのオン抵抗を含んだ実際の回路の合成抵抗値との差(Ron1)と同じになるように、前記帰還スイッチに電気信号を入力するようになっていることを特徴とする演算増幅回路。 - 前記信号供給手段は、前記入力抵抗回路に入力される前記入力電圧が基準値よりも大きい場合、前記入力電圧を低感度で増幅し、前記入力電圧が前記基準値よりも小さい場合、前記入力電圧を高感度で増幅するように、前記帰還スイッチに電気信号を入力するようになっていることを特徴とする請求項1に記載の演算増幅回路。
- 前記入力抵抗回路および前記帰還回路は、いずれか一方または両方において前記各抵抗および前記各スイッチが多段で構成されており、前記信号供給手段は、前記帰還回路におけるオン抵抗が、前記入力抵抗回路におけるオン抵抗と同じになるように、前記帰還回路に電気信号を出力するようになっていることを特徴とする請求項1または2に記載の演算増幅回路。
- 前記信号供給手段は、前記帰還スイッチのゲートに前記電気信号として電圧信号を入力するようになっていることを特徴とする請求項1ないし3のいずれか1つに記載の演算増幅回路。
- 前記信号供給手段は不揮発性メモリで構成され、
前記不揮発性メモリには、前記入力抵抗回路の各入力スイッチがオンすることによって生じるオン抵抗の値に応じて前記帰還スイッチに入力すべきゲート電圧の値が記憶されていることを特徴とする請求項1ないし4のいずれか1つに記載の演算増幅回路。 - 前記不揮発性メモリに記憶された値は、前記各スイッチの温度特性を考慮した値になっていることを特徴とする請求項5に記載の演算増幅回路。
- 前記信号供給手段はツェナーザップにて構成されていることを特徴とする請求項1ないし4のいずれか1つに記載の演算増幅回路。
- 前記入力抵抗回路は、前記入力抵抗と前記入力スイッチとが直列接続された複数の経路が並列接続されて構成されることを特徴とする請求項3に記載の演算増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351871A JP4626503B2 (ja) | 2005-12-06 | 2005-12-06 | 演算増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351871A JP4626503B2 (ja) | 2005-12-06 | 2005-12-06 | 演算増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007158771A JP2007158771A (ja) | 2007-06-21 |
JP4626503B2 true JP4626503B2 (ja) | 2011-02-09 |
Family
ID=38242546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005351871A Expired - Fee Related JP4626503B2 (ja) | 2005-12-06 | 2005-12-06 | 演算増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626503B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
JP2012244448A (ja) | 2011-05-20 | 2012-12-10 | Hitachi Ltd | 演算増幅回路 |
JP5807557B2 (ja) * | 2012-01-23 | 2015-11-10 | 富士電機株式会社 | 容量−電圧変換回路 |
JP7065694B2 (ja) * | 2018-05-29 | 2022-05-12 | 新電元工業株式会社 | 電流検出回路、電流計、及び、電流検出回路の制御方法 |
KR102543614B1 (ko) * | 2020-12-14 | 2023-06-20 | 서울시립대학교 산학협력단 | 연산 증폭기에 대한 오프셋을 제거하는 오프셋 제거 회로 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270308A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | 自動利得制御回路 |
JPH04907A (ja) * | 1990-04-18 | 1992-01-06 | Fuji Photo Film Co Ltd | 増幅回路 |
JPH05265584A (ja) * | 1992-03-16 | 1993-10-15 | Fujitsu Ltd | 電圧設定回路 |
JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
JPH07321577A (ja) * | 1994-05-26 | 1995-12-08 | Toshiba Corp | 可変利得増幅回路 |
JPH08116224A (ja) * | 1994-10-19 | 1996-05-07 | Nippondenso Co Ltd | 利得可変型増幅器 |
-
2005
- 2005-12-06 JP JP2005351871A patent/JP4626503B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270308A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | 自動利得制御回路 |
JPH04907A (ja) * | 1990-04-18 | 1992-01-06 | Fuji Photo Film Co Ltd | 増幅回路 |
JPH05265584A (ja) * | 1992-03-16 | 1993-10-15 | Fujitsu Ltd | 電圧設定回路 |
JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
JPH07321577A (ja) * | 1994-05-26 | 1995-12-08 | Toshiba Corp | 可変利得増幅回路 |
JPH08116224A (ja) * | 1994-10-19 | 1996-05-07 | Nippondenso Co Ltd | 利得可変型増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007158771A (ja) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4667883B2 (ja) | 定電圧回路及びその定電圧回路を有する半導体装置 | |
JP5950591B2 (ja) | ボルテージレギュレータ | |
JP4443301B2 (ja) | ボルテージ・レギュレータ | |
JP5580608B2 (ja) | ボルテージレギュレータ | |
JP5814892B2 (ja) | 電流検出回路及びそれを用いた電流制御装置 | |
JP5082908B2 (ja) | 電源回路及びその過電流保護回路、並びに電子機器 | |
JP4626503B2 (ja) | 演算増幅回路 | |
JP4103859B2 (ja) | 基準電圧発生回路 | |
JPWO2017164197A1 (ja) | レギュレータ回路 | |
JP2005100296A (ja) | 定電圧回路 | |
US20140253070A1 (en) | Constant voltage circuit | |
JP2009003886A (ja) | 電圧レギュレータ回路 | |
US7049799B2 (en) | Voltage regulator and electronic device | |
JP2011091572A (ja) | 可変利得増幅回路 | |
JP2009087293A (ja) | 安定化電源回路 | |
KR102438388B1 (ko) | 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치 | |
JP2005115659A (ja) | ボルテージ・レギュレータ | |
JP5136144B2 (ja) | 負荷電流供給回路 | |
WO2005050834A1 (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
US7602239B2 (en) | Variable gain amplifier circuits | |
JP4461817B2 (ja) | 半導体集積回路装置 | |
JP4892366B2 (ja) | 過電流保護回路およびボルテージレギュレータ | |
US9816883B2 (en) | Current source circuit and detection circuit | |
JP5009820B2 (ja) | 信号出力回路 | |
JP2016184820A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |