以下の各実施形態では、低損失で、常時電流検出を可能とする高信頼な電流検出回路の構成及び動作について説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態による電流検出回路を適用した負荷駆動回路の構成を示すブロック図である。図1に示す負荷駆動回路は、電源5から電源電圧VBによる電力供給を受けて電磁負荷6を駆動するためのものであり、ドライバ用トランジスタ11および21と、ハイサイド電流検出回路12と、ローサイド電流検出回路22と、検出抵抗7と、出力回路8aと、コンパレータ8bとを備えている。
ドライバ用トランジスタ11とハイサイド電流検出回路12とは、電源5に対して互いに並列に接続されており、これらはハイサイドドライバ1を構成している。ハイサイドドライバ1は、電源5の正極側と電磁負荷6との間に接続されており、外部から入力信号INHとして入力されるON/OFF信号に応じて動作する。同様に、ドライバ用トランジスタ21とローサイド電流検出回路22とは、互いに並列に接続されており、これらはローサイドドライバ2を構成している。ローサイドドライバ2は、電源5の負極側およびグランド電位GNDと電磁負荷6との間に接続されており、外部から入力信号INLとして入力されるON/OFF信号に応じて動作する。
ドライバ用トランジスタ11は、外部からの入力信号INHに応じて動作し、ON状態またはOFF状態に切り替えられる。これにより、ドライバ用トランジスタ11を介して電流が流れ、ハイサイドドライバ1から電磁負荷6に負荷電流IoutHが出力される。同様に、ドライバ用トランジスタ21は、外部からの入力信号INLに応じて動作し、ON状態またはOFF状態に切り替えられる。これにより、ドライバ用トランジスタ21を介して電流が流れ、ローサイドドライバ2から電磁負荷6に負荷電流IoutLが出力される。
ハイサイドドライバ1のドライバ用トランジスタ11と、ローサイドドライバ2のドライバ用トランジスタ21とは、電磁負荷6への出力端子OUTとそれぞれ接続されている。これにより、ハイサイドドライバ1からの負荷電流IoutHと、ローサイドドライバ2からの負荷電流IoutLとを合わせた負荷電流Ioutが電磁負荷6へ出力され、電磁負荷6が駆動される。本実施形態による電流検出回路は、ハイサイド電流検出回路12、ローサイド電流検出回路22、検出抵抗7、出力回路8aおよびコンパレータ8bを用いて、この負荷電流Ioutを検出する。
ハイサイドドライバ1において、ハイサイド電流検出回路12は、負荷電流IoutHを検出し、負荷電流IoutHに比例した検出電流IcurHを出力する。この検出電流IcurHは、所定の比率RH(RH>1)を用いて以下の式(1)で表される。
IcurH=IoutH/RH ・・・(1)
ローサイドドライバ2において、ローサイド電流検出回路22は、負荷電流IoutLを検出し、負荷電流IoutLに比例した検出電流IcurLを出力する。この検出電流IcurLは、所定の比率RL(RL>1)を用いて以下の式(2)で表される。
IcurL=IoutL/RL ・・・(2)
ハイサイド電流検出回路12から出力された検出電流IcurHと、ローサイド電流検出回路22から出力された検出電流IcurLとは、検出抵抗7に入力される。すると、検出電流IcurHと検出電流IcurLとを合わせた検出電流Icurが検出抵抗7に流れ、この検出電流Icurに応じた電圧が検出抵抗7の両端間に生じる。このようにして、検出抵抗7において検出電流Icurが電圧に変換される。
電流検出結果を出力するための出力回路8aは、ボルテージフォロアなどにより構成されており、検出電流Icurに応じた検出抵抗7の電圧を検出し、その検出結果に応じた電圧信号を出力端子CURに出力する。具体的には、検出抵抗7の抵抗値をRcurとすると、以下の式(3)で表される電圧Vcurを出力端子CURに出力する。
Vcur=Icur×Rcur ・・・(3)
ここで、Icur=IcurH+IcurLであるため、上記の式(3)は、前述の式(1)、(2)を用いて以下の式(4)のように変形することができる。
Vcur=(IoutH/RH+IoutL/RL)×Rcur ・・・(4)
上記の式(4)において、本実施形態の電流検出回路を構成するための好適な条件として、RH=RL=Rとする。この場合、Iout=IoutH+IoutLであることから、式(4)をさらに以下の式(5)のように変形することができる。
Vcur=(Iout/R)×Rcur ・・・(5)
上記の式(5)と式(3)から、以下の式(6)の関係が求められる。
Icur=Iout/R ・・・(6)
上記の式(6)により、検出抵抗7では、検出対象である負荷電流Ioutを1/R倍した検出電流Icurが流れ、この検出電流Icurが電圧に変換されることが分かる。したがって、元の負荷電流Ioutをそのまま検出する場合と比べて、低損失化を図ることができる。
過電流検知用の回路であるコンパレータ8bは、オペアンプなどを用いて構成されており、検出電流Icurに応じた検出抵抗7の出力電圧と、過電流に対する所定の閾値電圧Vovcとを比較することで過電流検知を行う。そして、その検知結果に応じた過電流検知信号を出力端子OVCに出力する。すなわち、上記の式(5)によって表される検出抵抗7の電圧Vcurが閾値電圧Vovcよりも大きい場合、負荷電流Ioutが過電流状態にあるとして、出力端子OVCの電圧をLowからHighに変化させる。
以上説明したように、本実施形態による電流検出回路において、ハイサイド電流検出回路12とローサイド電流検出回路22は、負荷電流Ioutに対して同一の比率Rで小さくした検出電流IcurH、IcurLをそれぞれ出力する。そのため、検出抵抗7で電圧変換を行う前に、これらの検出電流IcurHおよび検出電流IcurLを加算するだけで、負荷電流Ioutに応じた検出電流Icurを常に得ることができる。したがって、特別な追加回路を設けることなく、検出電流Icurを検出することで負荷電流Ioutを常時検出することが可能となり、それによって電流制御の連続性の確保や、過電流などの異常検知の常時実行が可能となるため、制御の高信頼化に優位である。
ここで、検出電流IcurH,IcurLに対する比率RHとRLについて、前述のようにRH=RL=Rの条件を満たすためには、ハイサイド電流検出回路12やローサイド電流検出回路22を精度よく製造する必要がある。そのため、ハイサイドドライバ1のドライバ用トランジスタ11およびハイサイド電流検出回路12と、ローサイドドライバ2のドライバ用トランジスタ21およびローサイド電流検出回路22とは、同一のシリコン基板上に作られた半導体回路を用いて構成することが好ましい。さらに、その半導体回路を集積化することで、電流検出の高精度化に加えて、電流検出回路の小型化を図ることもできる。
なお、以上説明した本実施形態による電流検出回路では、ボルテージフォロアを用いて出力回路8aを構成すると共に、オペアンプを用いたコンパレータ8bにより過電流検知を行うことで、検出電流Icurが検出抵抗7に流れることを妨げないようにし、高精度な電流検出を実現している。しかし、このような回路構成としなくても、電流検出結果の出力回路や過電流検知用の回路に流れる電流が検出電流Icurに対して十分に小さいような場合は、上記のボルテージフォロワやオペアンプは本発明において必須の構成要素ではなく、これらを省略することが可能である。
また、過電流検知用のコンパレータ8bは、これを備えることで電流検出回路としての信頼性向上に優位なものであるが、本発明において必須の構成ではなく、省略することも可能である。
さらに、過電流検知用の回路は、コンパレータ8bのような構成に限定されるものではない。たとえば、検出電流Icurと過電流に対する所定の閾値電流とを比較し、その比較結果に応じた信号を出力する電流比較回路を、過電流検知用の回路として用いることもできる。
次に、図1の負荷駆動回路のさらに具体的な回路構成について説明する。図2は、本発明の第1の実施形態による電流検出回路を適用した負荷駆動回路の詳細な回路構成の一例を示す図である。この負荷駆動回路は、たとえば電磁負荷6としてリニアソレノイドを用いた場合のリニアソレノイドドライバにおいて適用されるものであり、昇圧回路10aと、ハイサイドNMOSドライバ11nと、ハイサイド電流検出回路12aと、ローサイドNMOSドライバ21nと、ローサイド電流検出回路22aと、検出抵抗7と、ハイサイドプリドライバ9Hと、ローサイドプリドライバ9Lとを備えている。なお、図2では、図1で示した出力回路8aおよびコンパレータ8bは省略している。
昇圧回路10aは、電源5からの電源電圧VBよりも高電位の電圧Vcpを発生し、ハイサイド電流検出回路12aおよびハイサイドプリドライバ9Hへ出力する。この昇圧回路10aは、たとえばチャージポンプやDCDCコンバータなどで構成される。
ハイサイドNMOSドライバ11nは、電源5と電磁負荷6の間に接続されており、電磁負荷6を駆動するために用いられるN型MOSFETである。このハイサイドNMOSドライバ11nは、図1のドライバ用トランジスタ11に相当するものである。
ハイサイド電流検出回路12aは、ハイサイドNMOSドライバ11nと並列に接続されており、検出用NMOS12nと、オペアンプ121と、NMOS122nと、電流コピー回路123とを備えている。このハイサイド電流検出回路12aは、図1のハイサイド電流検出回路12に相当するものである。
検出用NMOS12nは、ハイサイドNMOSドライバ11nよりもサイズの小さなN型MOSFETである。この検出用NMOS12nとハイサイドNMOSドライバ11nとは、互いの特性を均一化するため、同一の製造プロセスで同一のシリコン基板上に製造されることが好ましい。さらに、そのシリコン基板上において、検出用NMOS12nとハイサイドNMOSドライバ11nとは互いに近傍に配置されることが好ましい。
オペアンプ121およびNMOS122nは、ハイサイドNMOSドライバ11nのドレイン電位と、検出用NMOS12nのドレイン電位とを等電位にするための仮想短絡回路を構成する。
電流コピー回路123は、昇圧回路10aからの電圧Vcpを用いて、駆動電流IsHを生成して出力すると共に、検出電流IcurHを生成して出力する。駆動電流IsHは、NMOS122nおよび検出用NMOS12nを介して電磁負荷6へ出力され、検出電流IcurHは検出抵抗7へ出力される。ここで、駆動電流IsHと検出電流IcurHの間には、所定の電流コピー比率RcH(RcH>1)を用いて、以下の式(7)の関係が成り立つ。
IcurH=IsH/RcH ・・・(7)
ハイサイド電流検出回路12aは、以上説明したような各回路を用いて、ハイサイドNMOSドライバ11nとハイサイド電流検出回路12aにより構成されるハイサイドドライバから電磁負荷6へ出力される負荷電流IoutHを検出し、負荷電流IoutHに比例した検出電流IcurHを出力する。
ハイサイドNMOSドライバ11nに流れる駆動電流ImHと、検出用NMOS12nに流れる駆動電流IsHとの間の比率は、これらを構成するMOSFETのゲート幅やゲート長の比率により決定される。たとえば、ハイサイドNMOSドライバ11nと検出用NMOS12nのゲート長が同じであり、検出用NMOS12nのゲート幅に対するハイサイドNMOSドライバ11nのゲート幅の比率がNH(NH>1)である場合、この比率NHを用いて、駆動電流ImHと駆動電流IsHとの間に以下の式(8)のような比例関係が成り立つ。
ImH=NH×IsH ・・・(8)
ここで、IoutH=ImH+IsHであるため、上記の式(8)から以下の式(9)を求めることができる。
IsH=IoutH/(NH+1) ・・・(9)
前述の式(7)および上記の式(9)から、以下の式(10)が求められる。
IcurH=IoutH/((NH+1)×RcH) ・・・(10)
上記の式(10)により、ハイサイド電流検出回路12aは、ハイサイドドライバからの負荷電流IoutHを1/((NH+1)×RcH)倍した検出電流IcurHを出力することが分かる。ここで、前述のようにNH>1かつRcH>1である。したがって、ハイサイド電流検出回路12aから出力される検出電流IcurHは負荷電流IoutHに比例しており、さらにその大きさは負荷電流IoutHに比べて十分に小さいことが分かる。
ローサイドNMOSドライバ21nは、電磁負荷6とグランド電位GNDの間に接続されており、電磁負荷6を駆動するために用いられるN型MOSFETである。このローサイドNMOSドライバ11nは、図1のドライバ用トランジスタ21に相当するものである。
ローサイド電流検出回路22aは、ローサイドNMOSドライバ21nと並列に接続されており、ハイサイド電流検出回路12aと同様に、検出用NMOS22nと、オペアンプ221と、NMOS222nと、電流コピー回路223とを備えている。このローサイド電流検出回路22aは、図1のローサイド電流検出回路22に相当するものである。
検出用NMOS22nは、ローサイドNMOSドライバ21nよりもサイズの小さなN型MOSFETである。この検出用NMOS22nとローサイドNMOSドライバ21nとは、互いの特性を均一化するため、同一の製造プロセスで同一のシリコン基板上に製造されることが好ましい。さらに、そのシリコン基板上において、検出用NMOS22nとローサイドNMOSドライバ21nとは互いに近傍に配置されることが好ましい。
オペアンプ221およびNMOS222nは、ローサイドNMOSドライバ21nのソース電位と、検出用NMOS22nのソース電位とを等電位にするための仮想短絡回路を構成する。
電流コピー回路223は、昇圧回路10aからの電圧Vcpを用いて、駆動電流IsLを生成して出力すると共に、検出電流IcurLを生成して出力する。駆動電流IsLは、NMOS222nおよび検出用NMOS22nを介して電磁負荷6へ出力され、検出電流IcurLは検出抵抗7へ出力される。ここで、駆動電流IsLと検出電流IcurLの間には、所定の電流コピー比率RcL(RcL>1)を用いて、以下の式(11)の関係が成り立つ。
IcurL=IsL/RcL ・・・(11)
なお、図2において、電流コピー回路223は、前述のハイサイド電流検出回路12aの電流コピー回路123と同じく、昇圧回路10aからの電圧Vcpを用いて動作するように構成されている。しかし、上記のような動作が可能であれば、他の電圧供給源からの電圧を用いてもよい。ただし、後述の図3で示すように、ローサイド電流検出回路22aの電流コピー回路123とハイサイド電流検出回路12aの電流コピー回路223とは、互いの動作期間を補完し合うように動作する。したがって、昇圧回路10aの負荷変動を軽減するため、これらは共通の昇圧回路10aから電圧Vcpを供給されることが好ましい。
ローサイド電流検出回路22aは、以上説明したような各回路を用いて、前述のハイサイド電流検出回路12aと同様に、ローサイドNMOSドライバ21nとローサイド電流検出回路22aにより構成されるローサイドドライバから電磁負荷6へ出力される負荷電流IoutLを検出し、負荷電流IoutLに比例した検出電流IcurLを出力する。
ローサイドNMOSドライバ21nに流れる駆動電流ImLと、検出用NMOS22nに流れる駆動電流IsLとの間の比率は、これらを構成するMOSFETのゲート幅やゲート長の比率により決定される。たとえば、ローサイドNMOSドライバ21nと検出用NMOS22nのゲート長が同じであり、検出用NMOS22nのゲート幅に対するローサイドNMOSドライバ21nのゲート幅の比率がNL(NL>1)である場合、この比率NLを用いて、駆動電流ImLと駆動電流IsLとの間に以下の式(12)のような比例関係が成り立つ。
ImL=NL×IsL ・・・(12)
ここで、IoutL=IsL+ImLであるため、上記の式(12)から以下の式(13)を求めることができる。
IsL=IoutL/(NL+1) ・・・(13)
前述の式(11)および上記の式(13)から、以下の式(14)が求められる。
IcurL=IoutL/((NL+1)×RcL) ・・・(14)
上記の式(14)により、ローサイド電流検出回路22aは、ローサイドドライバからの負荷電流IoutLを1/((NL+1)×RcL)倍した検出電流IcurLを出力することが分かる。ここで、前述のようにNL>1かつRcL>1である。したがって、ローサイド電流検出回路22aから出力される検出電流IcurLも、前述のハイサイド電流検出回路12aから出力される検出電流IcurHと同様に、負荷電流IoutLに比例しており、さらにその大きさは負荷電流IoutLに比べて十分に小さいことが分かる。
検出抵抗7は、図1と同様に、ハイサイドドライバからの検出電流IcurHとローサイドドライバからの検出電流IcurLとを合わせた検出電流Icurを電圧に変換するためのものである。
ハイサイドプリドライバ9Hは、昇圧回路10aから供給される電圧Vcpを用いて、入力信号INHを基に、ハイサイドドライバにおけるハイサイドNMOSドライバ11nおよび検出用MOS12nを駆動するためのゲート信号HGATEとしてのON/OFF信号を生成する。このゲート信号HGATEがハイサイドプリドライバ9HからハイサイドNMOSドライバ11nと検出用MOS12nのゲート端子へそれぞれ出力されることにより、ハイサイドNMOSドライバ11nと検出用MOS12nがそれぞれ動作し、ハイサイドドライバがON状態またはOFF状態に切り替えられる。なお、必要であれば、ハイサイドプリドライバ9Hがレベル変換機能を有してもよい。図2では、ハイサイドプリドライバ9Hの電源端子が昇圧回路10aと接続され、基準電位端子が電磁負荷6への出力端子OUTと接続されているが、これらは必須の接続ではない。
ローサイドプリドライバ9Lは、入力信号INLを基に、ローサイドドライバにおけるローサイドNMOSドライバ21nおよび検出用MOS22nを駆動するためのゲート信号LGATEとしてのON/OFF信号を生成する。このゲート信号LGATEがローサイドプリドライバ9LからローサイドNMOSドライバ21nと検出用MOS22nのゲート端子へそれぞれ出力されることにより、ローサイドNMOSドライバ21nと検出用MOS22nがそれぞれ動作し、ローサイドドライバがON状態またはOFF状態に切り替えられる。なお、このローサイドプリドライバ9Lもハイサイドプリドライバ9Hと同様に、必要であればレベル変換機能を有してもよい。ローサイドプリドライバ9Lの電源端子の電圧は、ローサイドNMOSドライバ21nとローサイド検出用NMOS22nのゲート耐圧や閾値電圧に応じて決定されるため、図2では省略している。また、図2では、ローサイドプリドライバ9Lの基準電位端子がグランド電位GNDと接続されている。これは必須の接続ではないが、このようにすることで、ローサイドプリドライバ9Lの基準電位を、ローサイドNMOSドライバ21nおよび検出用NMOS22nのソース端子と同電位にすることが好ましい。
次に、図2に示した負荷駆動回路における各信号の出力タイミングについて説明する。図3は、図2の負荷駆動回路における各信号のタイミングチャートの一例である。このタイミングチャートでは、ハイサイドプリドライバ9Hへの入力信号INHと、ローサイドプリドライバ9Lへの入力信号INLと、電磁負荷6への出力端子OUTの電圧と、ハイサイドプリドライバ9Hから出力されるゲート信号HGATEと、ローサイドプリドライバ9Lから出力されるゲート電圧LGATEとを示している。また、電磁負荷6への負荷電流Ioutと、ハイサイドドライバからの負荷電流IoutHと、ローサイドドライバからの負荷電流IoutLと、ハイサイド電流検出回路12aから出力される検出電流IcurHと、ローサイド電流検出回路22aから出力される検出電流IcurLと、これらの検出電流IcurHおよびIcurLを合わせた検出電流Icurと、出力端子CURに出力される検出抵抗7の電圧Vcurとを示している。
なお、図3のタイミングチャートでは、入力信号INHがONの期間をハイサイドON期間T1、入力信号INLがONの期間をローサイドON期間T3とそれぞれ定義している。また、ハイサイドON期間T1からローサイドON期間T3への遷移期間をデッドタイム期間T2a、ローサイドON期間T3からハイサイドON期間T1への遷移期間をデッドタイム期間T2bとそれぞれ定義している。これらのデッドタイム期間T2a、T2bは、ハイサイドドライバとローサイドドライバの貫通電流が発生するのを防止するために、ハイサイドドライバとローサイドドライバの両方をオフとする期間である。
ハイサイドON期間T1では、ハイサイドドライバからの負荷電流IoutHが電磁負荷6に流れ、ローサイドドライバからの負荷電流IoutLは流れない。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドNMOSドライバ11nのオン電圧VonHだけ電圧降下した電圧となる。なお、ハイサイドNMOSドライバ11nのオン抵抗をRonHとすると、オン電圧VonHは以下の式(15)で表すことができる。
VonH=ImH×RonH ・・・(15)
ハイサイドNMOSドライバ11nのソース電圧は、出力端子OUTの電圧に等しい。ハイサイドNMOSドライバ11nがオフからオンとなる閾値電圧をVthnと表すと、ハイサイドNMOSドライバ11nをオンさせるために必要なゲート信号HGATEの電圧は、以下の式(16)で表すことができる。
HGATE=VB−VonH+Vthn ・・・(16)
上記の式(15)を用いて、式(16)は以下の式(17)のように変形できる。
HGATE=VB−ImH×RonH+Vthn ・・・(17)
ここで、大電流を駆動する電流検出回路においては、オン抵抗RonHは低抵抗であることが好ましく、ImH×RonH<Vthnの関係が成り立つ。したがって、上記の式(17)で表されるゲート信号HGATEの電圧は、電源電圧VBよりも高いことが分かる。そのため、昇圧回路10aから電源電圧VBよりも高電位の電圧Vcpをハイサイドプリドライバ9Hへ供給することで、ハイサイドプリドライバ9Hから電源電圧VBよりも高い電圧でゲート信号HGATEを出力できるようにしている。
ハイサイドON期間T1からローサイドON期間T3への遷移期間であるデッドタイム期間T2aでは、ハイサイドNMOSドライバ11nおよびローサイドNMOSドライバ21nは共にオフとなる。このとき、電磁負荷6によるフライバック電圧が発生し、ローサイドNMOSドライバ21nのボディダイオードを介して、グランド電位GNDから電磁負荷6へ負荷電流IoutLが流れる。すなわち、リーク電流の影響を無視して考えると、Iout=IoutLかつIoutH=0である。そのため、出力端子OUTの電圧は、グランド電位GNDからローサイドNMOSドライバ21nのボディダイオードの順方向電圧VOFFだけ電圧降下した電圧となる。このときのゲート信号HGATEの電圧は、ハイサイドNMOSドライバ11nを完全にオフさせるため、以下の式(18)の関係を満たすことが好ましい。
HGATE=−VOFF ・・・(18)
なお、図2に示したように、ハイサイドプリドライバ9Hの基準電位は、出力端子OUTと同電位であることが望ましい。しかし、ハイサイドプリドライバ9Hの基準電位に求められる条件は、ハイサイドNMOSドライバ11nのゲート−ソース間電圧が閾値電圧Vthn以下であるときの特性に依存するため、必ずしも出力端子OUTと同電位とする必要はない。
ローサイドON期間T3では、ローサイドドライバからの負荷電流IoutLが電磁負荷6に流れ、ハイサイドドライバからの負荷電流IoutHは流れない。すなわち、リーク電流の影響を無視して考えると、Iout=IoutLかつIoutH=0である。そのため、出力端子OUTの電圧は、グランド電位GNDからローサイドNMOSドライバ21nのオン電圧VonLだけ電圧降下した電圧となる。なお、ローサイドNMOSドライバ21nのオン抵抗をRonLとすると、オン電圧VonLは以下の式(19)で表すことができる。
VonL=ImL×RonL ・・・(19)
なお、デッドタイム期間T2aと同様に、ローサイドON期間T3では、ハイサイドNMOSドライバ11nを完全にオフさせることが好ましい。このときのゲート信号HGATEの電圧は、以下の式(20)で表すことができる。ただし、ハイサイドプリドライバ9Hの基準電位に求められる条件は、前述のようにハイサイドNMOSドライバ11nのゲート−ソース間電圧が閾値電圧Vthn以下であるときの特性に依存するため、これは必須ではない。
HGATE=−VonL=−ImL×RonL ・・・(20)
ローサイドON期間T3からハイサイドON期間T1への遷移期間であるデッドタイム期間T2bでは、前述のデッドタイム期間T2aと同様である。すなわち、ハイサイドNMOSドライバ11nおよびローサイドNMOSドライバ21nは共にオフとなり、電磁負荷6によるフライバック電圧が発生することで、ローサイドNMOSドライバ21nのボディダイオードを介して、グランド電位GNDから電磁負荷6へ負荷電流IoutLが流れる。すなわち、リーク電流の影響を無視して考えると、Iout=IoutLかつIoutH=0である。そのため、出力端子OUTの電圧は、グランド電位GNDからローサイドNMOSドライバ21nのボディダイオードの順方向電圧VOFFだけ電圧降下した電圧となる。このときのゲート信号HGATEの電圧は、ハイサイドNMOSドライバ11nを完全にオフさせるため、前述の式(18)の関係を満たすことが好ましいが、これは必須のものではない。
図3のタイミングチャートにおいて、リーク電流などの影響を無視すれば、ハイサイドON期間T1では前述のようにIout=IoutHかつIoutL=0であることから、Icur=IcurHかつIcurL=0である。したがって、このハイサイドON期間T1における検出電流Icurは、前述の式(10)により、以下の式(21)で表すことができる。
Icur=IoutH/((NH+1)×RcH) ・・・(21)
一方、デッドタイム期間T2a、T2bおよびローサイドON期間T3では、前述のようにIout=IoutLかつIoutH=0であることから、Icur=IcurLかつIcurH=0である。したがって、これらの期間における検出電流Icurは、前述の式(14)により、以下の式(22)で表すことができる。
Icur=IoutL/((NL+1)×RcL) ・・・(22)
上記の式(21)および(22)から、本実施形態による電流検出回路は、全ての期間において、負荷電流Ioutに比例した検出電流Icurを出力できることが分かる。したがって、この検出電流Icurを用いることで、負荷電流Ioutを常時検出することが可能となり、それによって電流制御の連続性の確保や、過電流などの異常検知の常時実行が可能となる。そのため、制御の高信頼化に優位である
ここで、全ての期間において検出電流Icurから負荷電流Ioutを高精度に検出するためには、上記の式(21)、(22)で用いられる電流検出の比率が等しいことが好ましい。すなわち、NH=NLかつRcH=RcLとすることが好ましい。そのためには、対応関係にあるデバイス同士を同一のシリコン基板上に形成して、互いに近傍の位置に配置し、同じ製造プロセスで製造することが効果的である。すなわち、図2においては、ハイサイドドライバのハイサイドNMOSドライバ11n、検出用NMOS12nおよび電流コピー回路123と、ローサイドドライバのローサイドNMOSドライバ21n、検出用NMOS22nおよび電流コピー回路223とを、全て同一のシリコン基板上に作ることが好ましい。さらに、これらに加えて、ハイサイド電流検出回路12aのオペアンプ121およびNMOS122nや、ローサイド電流検出回路22aのオペアンプ221およびNMOS222nについても、同一のシリコン基板上に形成してもよい。これにより、電流検出精度の向上を図ることができる。さらに、これらの回路をワンチップに集積化することになるため、電流検出回路の小型化や低コスト化にも優位となる。
なお、図3のタイミングチャートでは、負荷電流Iout、IoutHおよびIoutLの単位を(A)で表しているのに対して、検出電流IcurH、IcurLおよびIcurの単位を(mA)で表している。これは、負荷電流Iout、IoutHおよびIoutLに比べて、検出電流IcurH、IcurLおよびIcurが小電流であることを示している。すなわち、検出電流Icurを負荷電流Ioutの千分の一程度にすることで、低損失化に優位であることを示している。この点は、以降で説明する他の各実施形態のタイミングチャートにおいても同様である。
図4(a)、図4(b)は、図2のハイサイド電流検出回路12a内の電流コピー回路123、ローサイド電流検出回路22a内の電流コピー回路223の一構成例をそれぞれ示す図である。なお、これらの図に示した回路構成は一例であり、入力電流に対して一定の比率で電流を出力するものであれば、電流コピー回路123、223においてどのような回路構成を適用してもよい。
図4(a)は、カレントミラー回路として公知の回路構成を電流コピー回路123、223に適用した例を示している。この電流コピー回路123、223は、同一のシリコン基板上にそれぞれ形成されたPMOSトランジスタであるPMA231およびPMB232を備えている。PMA231を介して流れる電流Iinは、前述の駆動電流IsH、IsLとして出力され、PMB232を介して流れる電流Ioutは、前述の検出電流IcurH、IcurLとして出力される。これらの電流の間には、前述の式(7)、(11)の関係が成り立つ。たとえば、PMA231とPMB232が同じゲート長を有しているとすると、これらのゲート幅の比率は前述の電流コピー比率RcH、RcLに等しい。
図4(b)に示す電流コピー回路123、223は、同一のシリコン基板上にそれぞれ形成され、互いに特性の等しい抵抗rA233および抵抗rB234と、これらの抵抗間の電位を等電位にするための仮想短絡回路を構成するオペアンプIN235およびPMOSトランジスタ236とを備えている。抵抗rA233を介して流れる電流Iinは、前述の駆動電流IsH、IsLとして出力され、抵抗rB234を介して流れる電流Ioutは、前述の検出電流IcurH、IcurLとして出力される。これらの電流の間には、前述の式(7)、(11)の関係が成り立ち、抵抗rA233と抵抗rB234の抵抗値の比率は前述の電流コピー比率RcH、RcLに等しい。
以上説明した本発明の第1の実施形態によれば、以下の(1)〜(5)のような作用効果を奏する。
(1)本実施形態による電流検出回路は、電源5からの電力供給を受けて電磁負荷6を駆動する負荷駆動回路に接続され、この負荷駆動回路から電磁負荷6に出力される負荷電流Ioutを検出する。本実施形態において、負荷駆動回路は、電源5の正極側に接続され、駆動電流ImHを出力するハイサイドNMOSドライバ11(図1)、11n(図2)と、電源5の負極側に接続され、駆動電流ImLを出力するローサイドNMOSドライバ21(図1)、21n(図2)とを備える。また、電流検出回路は、電源5に対してハイサイドNMOSドライバ11、11nと並列に接続され、駆動電流ImHに応じて電磁負荷6に出力される負荷電流IoutHに比例した検出電流IcurHを出力するハイサイド電流検出回路12(図1)、12a(図2)と、電源5に対してローサイドNMOSドライバ21、21nと並列に接続され、駆動電流ImLに応じて電磁負荷6に出力される負荷電流IoutLに比例した検出電流IcurLを出力するローサイド電流検出回路22(図1)、22a(図2)とを備える。この電流検出回路は、検出電流IcurHと検出電流IcurLとを合わせた検出電流Icurを検出することにより、負荷電流Ioutを検出する。このようにしたので、低損失で、常時電流検出を可能とする高信頼な電流検出回路を提供することができる。
(2)ハイサイド電流検出回路12aは、ハイサイドNMOSドライバ11nと共通のゲート信号HGATEに応じて動作し、駆動電流ImHに比例した駆動電流IsHを出力する検出用NMOS12nと、駆動電流IsHに比例した電流を検出電流IcurHとして出力する電流コピー回路123とを有する。また、ローサイド電流検出回路22aは、ローサイドNMOSドライバ21nと共通のゲート信号LGATEに応じて動作し、駆動電流ImLに比例した駆動電流IsLを出力する検出用NMOS22nと、駆動電流IsLに比例した電流を検出電流IcurLとして出力する電流コピー回路223とを有する。本実施形態による電流検出回路において、駆動電流ImHと駆動電流IsHとを合わせた電流は、負荷電流IoutHとして電磁負荷6に出力され、駆動電流ImLと駆動電流IsLとを合わせた電流は、負荷電流IoutLとして電磁負荷6に出力される。このようにしたので、簡単な回路構成により各回路を実現することができる。
(3)本実施形態による電流検出回路は、検出電流Icurを電圧に変換するための検出抵抗7をさらに備え、この検出抵抗7の電圧に基づいて検出電流Icurを検出する。このようにしたので、検出電流Icurを簡単な回路で高精度に検出することができる。
(4)また、本実施形態による電流検出回路は、検出電流Icurに基づいて過電流検知を行う過電流検知回路としてのコンパレータ8bをさらに備える。このようにしたので、負荷電流Ioutが過電流状態にある場合、これを確実に検知することができる。
(5)ハイサイドNMOSドライバ11n、ローサイドNMOSドライバ21n、ハイサイド電流検出回路12およびローサイド電流検出回路22は、同一の半導体基板上に形成することができる。このようにすれば、電流検出の高精度化を図ることができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図5は、本発明の第2の実施形態による電流検出回路を適用した負荷駆動回路の構成を示す図である。以下では、この図5に示す負荷駆動回路について、第1の実施形態で説明した図2の負荷駆動回路との違いを中心に説明する。
なお、図5の回路構成は、図1の負荷駆動回路の詳細について、図2とは別の一例を示したものである。この図5の回路構成においても、図2と同様に、図1で示した出力回路8aおよびコンパレータ8bは省略している。
図5の回路構成では、図2のハイサイド電流検出回路12aに代えてハイサイド電流検出回路12bが設けられている。このハイサイド電流検出回路12bは、図2のハイサイド電流検出回路12aと比べて、電流コピー回路123を有していない点と、NMOS122nの代わりにPMOS122pを有している点とが異なっている。また、ハイサイドNMOSドライバ11nと検出用NMOS12nのドレイン端子同士が接続されており、オペアンプ121およびPMOS122pによって構成される仮想短絡回路により、ハイサイドNMOSドライバ11nのソース電位と、検出用NMOS12nのソース電位とが等電位にされている点も異なっている。
上記のような回路構成の違いにより、図5のハイサイド電流検出回路12bは、検出用NMOS12nを流れる駆動電流IsHを検出電流IcurHとして検出抵抗7へ出力する。すなわち、図5の負荷駆動回路においては、ハイサイドNMOSドライバ11nに流れる駆動電流ImHがそのまま負荷電流IoutHとして出力される。
第1の実施形態と同様に、ハイサイドNMOSドライバ11nと検出用NMOS12nのゲート長が同じであり、検出用NMOS12nのゲート幅に対するハイサイドNMOSドライバ11nのゲート幅の比率がNH(NH>1)である場合、駆動電流ImHと駆動電流IsHとの間には、前述の式(8)のような比例関係が成り立つ。ここで、本実施形態では上記のようにIoutH=ImH、IcurH=IsHであるため、式(8)から以下の式(23)を求めることができる。
IcurH=IsH=IoutH/NH ・・・(23)
上記の式(23)により、ハイサイド電流検出回路12bは、ハイサイドドライバからの負荷電流IoutHを1/NH倍した検出電流IcurHを出力することが分かる。ここで、前述のようにNH>1である。したがって、第1の実施形態と同様に、ハイサイド電流検出回路12bから出力される検出電流IcurHは負荷電流IoutHに比例しており、さらにその大きさは負荷電流IoutHに比べて小さいことが分かる。
なお、ローサイドドライバについては、第1の実施形態と同様のローサイド電流検出回路22aを有している。このローサイド電流検出回路22aの電流コピー回路223への電源として、図5では図2と同様の昇圧回路10aから電圧Vcpを供給するようにしたが、本実施形態では前述のように、ハイサイド電流検出回路12bにおいて電流コピー回路123が不要となる。そのため、電流コピー回路223の電源は、これを駆動させるために必要な電圧や電流を供給する能力を持った他の電源、たとえば電源5からの電源電圧VBで代替することができる。このようにすると、ハイサイドプリドライバ9Hへの電力供給能力に限定して昇圧回路10aの回路構成を決定すればよいため、小型化等に優位である。
以上説明した本実施形態の負荷駆動回路では、図3のタイミングチャートに示した第1の実施形態における各信号の出力タイミングと同様の出力タイミングで各信号が出力される。したがって、第1の実施形態と同様に、全ての期間において、負荷電流Ioutに比例した検出電流Icurを出力することができる。
また、本実施形態において、全ての期間で検出電流Icurから負荷電流Ioutを高精度に検出するためには、以下の式(24)を満たすことが好ましい。この式(24)を満たすことで、前述の式(23)で表されるハイサイドON期間T1での電流検出の比率と、第1の実施の形態で説明した式(22)で表されるデッドタイム期間T2a、T2bおよびローサイドON期間T3での電流検出の比率とを等しくすることができる。
1/NH=1/((NL+1)×RcL) ・・・(24)
一例として、NH>>1、NL>>1かつ、NH=NLとした時に、1/NH≒1/(NL+1)と考えると、RcL=1とすることで上記の式(24)を満たすことができる。そのためには、対応関係にあるデバイス同士を同一のシリコン基板上に形成して、互いに近傍の位置に配置し、同じ製造プロセスで製造することが効果的である。すなわち、図5においては、ハイサイドドライバのハイサイドNMOSドライバ11nおよび検出用NMOS12nと、ローサイドドライバのローサイドNMOSドライバ21n、検出用NMOS22nおよび電流コピー回路223とを、全て同一のシリコン基板上に作ることが好ましい。さらに、これらに加えて、ハイサイド電流検出回路12bのオペアンプ121およびPMOS122pや、ローサイド電流検出回路22aのオペアンプ221およびNMOS222nについても、同一のシリコン基板上に形成してもよい。これにより、電流検出精度の向上を図ることができる。さらに、これらの回路をワンチップに集積化することになるため、電流検出回路の小型化や低コスト化にも優位となる。
以上説明した本発明の第2の実施形態によれば、第1の実施の形態で説明した(1)、(3)〜(5)の作用効果に加えて、さらに以下の(6)のような作用効果を奏する。
(6)ハイサイド電流検出回路12bは、ハイサイドNMOSドライバ11nと共通のゲート信号HGATEに応じて動作し、駆動電流ImHに比例した駆動電流IsHを検出電流IcurHとして出力する検出用NMOS12nを有する。また、ローサイド電流検出回路22aは、ローサイドNMOSドライバ21nと共通のゲート信号LGATEに応じて動作し、駆動電流ImLに比例した駆動電流IsLを出力する検出用NMOS22nと、駆動電流IsLに比例した電流を検出電流IcurLとして出力する電流コピー回路223とを有する。本実施形態による電流検出回路において、駆動電流ImHは、負荷電流IoutHとして電磁負荷6に出力され、駆動電流ImLと駆動電流IsLとを合わせた電流は、負荷電流IoutLとして電磁負荷6に出力される。このようにしたので、簡単な回路構成により各回路を実現することができる。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。図6は、本発明の第3の実施形態による電流検出回路を適用した負荷駆動回路の構成を示す図である。以下では、この図6に示す負荷駆動回路について、第1の実施形態で説明した図2の負荷駆動回路との違いを中心に説明する。
なお、図6の回路構成は、図1の負荷駆動回路の詳細について、図2、5とは別の一例を示したものである。この図6の回路構成においても、図2、5と同様に、図1で示した出力回路8aおよびコンパレータ8bは省略している。
図6の回路構成では、図2のハイサイドNMOSドライバ11nに代えてハイサイドPMOSドライバ11pが、ハイサイド電流検出回路12aに代えてハイサイド電流検出回路12cがそれぞれ設けられている。このハイサイド電流検出回路12cは、図2のハイサイド電流検出回路12aと比べて、検出用NMOS12nに代えて検出用PMOS12pが設けられている点が異なっている。検出用PMOS12pは、ハイサイドPMOSドライバ11pよりもサイズの小さなP型MOSFETである。この検出用PMOS12pとハイサイドPMOSドライバ11pとは、互いの特性を均一化するため、同一の製造プロセスで同一のシリコン基板上に製造されることが好ましい。さらに、そのシリコン基板上において、検出用PMOS12pとハイサイドPMOSドライバ11pとは互いに近傍に配置されることが好ましい。
なお、図6において、ハイサイドPMOSドライバ11pおよび検出用PMOS12pへ共通のゲート信号HGATEを出力するハイサイドプリドライバ9Hへは、図2、5とは異なり、電源10bから電圧Vhgが供給されている。この電圧Vhgは、前述の昇圧回路10aからの電圧Vcpとは異なり、電源電圧VB以下である。
また、図6の回路構成では、第2の実施形態で説明した図5のハイサイド電流検出回路12bと同様に、図2のハイサイド電流検出回路12aと比べて、電流コピー回路123を有していない点と、NMOS122nの代わりにPMOS122pを有している点とが異なっている。なお、ハイサイド電流検出回路12cでは、ハイサイドPMOSドライバ11pと検出用PMOS12pのソース端子同士が接続されており、オペアンプ121およびPMOS122pによって構成される仮想短絡回路により、ハイサイドPMOSドライバ11pのドレイン電位と、検出用PMOS12pのドレイン電位とが等電位にされている。
上記のような回路構成の違いにより、図6のハイサイド電流検出回路12cは、検出用PMOS12pを流れる駆動電流IsHを検出電流IcurHとして検出抵抗7へ出力する。すなわち、図6の負荷駆動回路においては、ハイサイドPMOSドライバ11pに流れる駆動電流ImHがそのまま負荷電流IoutHとして出力される。
第1、第2の実施形態と同様に、ハイサイドPMOSドライバ11pと検出用PMOS12pのゲート長が同じであり、検出用PMOS12pのゲート幅に対するハイサイドPMOSドライバ11pのゲート幅の比率がNH(NH>1)である場合、駆動電流ImHと駆動電流IsHとの間には、前述の式(8)のような比例関係が成り立つ。ここで、本実施形態では上記のようにIoutH=ImH、IcurH=IsHであるため、第2の実施形態と同様に、式(8)から前述の式(23)の関係を求めることができる。この式(23)により、ハイサイド電流検出回路12cは、ハイサイドドライバからの負荷電流IoutHを1/NH倍した検出電流IcurHを出力することが分かる。すなわち、第1、第2の実施形態と同様に、ハイサイド電流検出回路12cから出力される検出電流IcurHは負荷電流IoutHに比例しており、さらにその大きさは負荷電流IoutHに比べて小さいことが分かる。
なお、ローサイドドライバについては、第2の実施形態と同じく、第1の実施形態と同様のローサイド電流検出回路22aを有している。
図7は、図6の負荷駆動回路における各信号のタイミングチャートの一例である。このタイミングチャートは、図3に示した第1の実施形態によるタイミングチャートと比べて、ハイサイドプリドライバ9Hから出力されるゲート信号HGATEが異なっている。具体的には、ハイサイドON期間T1では、電源電圧VBよりも低い前述の電圧Vhgをゲート信号HGATEとして出力する一方で、デッドタイム期間T2a、T2bおよびローサイドON期間T3では、電源電圧VBをゲート信号HGATEとして出力する。このように、本実施形態において、ハイサイドPMOSドライバ11pをオンさせるために必要なゲート信号HGATEの電圧Vhgは、電源電圧VB以下である。そのため、前述の第1、第2の実施形態のように、電源電圧VBよりも高電位の電圧Vcpを供給するために昇圧回路10aを設ける必要がない。
上記の電圧Vhgは、ハイサイドPMOSドライバ11pおよび検出用PMOS12pのゲートーソース間に対する耐電圧等により制約される。この電圧Vhgを出力するために、図6では電源10bが設けられている。しかし、電圧Vhgとして適切な電圧値を出力可能な回路が既にある場合、電源10bを設ける必要はない。
なお、本実施形態において、全ての期間で検出電流Icurから負荷電流Ioutを高精度に検出するためには、前述の第2の実施形態と同様に、式(24)の条件を満たすことが好ましい。すなわち、NH=NLかつRcL=1の条件を満たすことが好ましい。
以上説明した本発明の第3の実施形態によれば、第2の実施の形態で説明したのと同様の作用効果を奏することができる。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。図8は、本発明の第4の実施形態による電流検出回路を適用した負荷駆動回路の構成を示す図である。以下では、この図8に示す負荷駆動回路について、第1の実施形態で説明した図2の負荷駆動回路との違いを中心に説明する。
なお、図8の回路構成は、図1の負荷駆動回路の詳細について、図2、5、6とは別の一例を示したものである。この図8の回路構成においても、図2、5、6と同様に、図1で示した出力回路8aおよびコンパレータ8bは省略している。
図8の回路構成では、前述の第3の実施形態と同様に、図2のハイサイドNMOSドライバ11nに代えてハイサイドPMOSドライバ11pが設けられている。また、ハイサイド電流検出回路12aに代えてハイサイド電流検出回路12dが設けられている。このハイサイド電流検出回路12dは、図6のハイサイド電流検出回路12cと同様に、検出用PMOS12pと、オペアンプ121およびPMOS122pによって構成される仮想短絡回路とを有しているが、これらの配置がハイサイド電流検出回路12cとは反対になっている。すなわち、ハイサイド電流検出回路12dでは、ハイサイドPMOSドライバ11pと検出用PMOS12pのドレイン端子同士が接続されており、オペアンプ121およびPMOS122pによって構成される仮想短絡回路により、ハイサイドPMOSドライバ11pのソース電位と、検出用PMOS12pのソース電位とが等電位にされている。
また、図8の回路構成では、図2等のローサイド電流検出回路22aに代えてローサイド電流検出回路22bが設けられている。このローサイド電流検出回路22bは、ハイサイド電流検出回路12cでは、図2等のローサイド電流検出回路22aと同様に、検出用NMOS22nと、オペアンプ221およびNMOS222nによって構成される仮想短絡回路と、電流コピー回路223とを有しているが、これらの配置がローサイド電流検出回路22aとは反対になっている。すなわち、ローサイド電流検出回路22bでは、ローサイドNMOSドライバ21nと検出用NMOS22nのソース端子同士が接続されており、オペアンプ221およびNMOS222nによって構成される仮想短絡回路により、ローサイドNMOSドライバ21nのドレイン電位と、検出用NMOS22nのドレイン電位とが等電位にされている。
なお、図8において、ハイサイドPMOSドライバ11pおよび検出用PMOS12pへ共通のゲート信号HGATEを出力するハイサイドプリドライバ9Hへは、図6と同様に、電源10bから電圧Vhgが供給されている。
図2と図8を比較すると、図2の回路構成では、電磁負荷6が出力端子OUTとグランド電位GNDの間に接続されているのに対して、図8の回路構成では、電磁負荷6が出力端子OUTと電源5の正極側との間に接続されている。そのため、負荷電流IoutH、IoutLおよびIoutと、駆動電流ImH、IsH、ImLおよびIsLとが、図2とは逆方向にそれぞれ流れる。すなわち、図8において、これらの各電流はその方向を示す図中の矢印とはそれぞれ反対の方向に流れるため、これらの電流の大きさはいずれも負の値で表される。本実施形態の電流検出回路は、上記のような回路構成の違いにより、負荷電流Ioutに比例した検出電流Icurを検出抵抗7において検出できるようにしている。
ハイサイドPMOSドライバ11pと検出用PMOS12pのゲート長が同じであり、検出用PMOS12pのゲート幅に対するハイサイドPMOSドライバ11pのゲート幅の比率がNH(NH>1)である場合、駆動電流ImHと駆動電流IsHとの間には、前述の第1の実施形態で説明した式(8)のような比例関係が成り立つ。また、本実施形態では、図2のハイサイド電流検出回路12aと同様にIoutH=ImH+IsHである。そのため、第1の実施形態と同様に、式(9)の関係が成り立つ。
ここで、図8のハイサイド電流検出回路12dは、図中の矢印とは逆方向に流れる駆動電流IsHを検出電流IcurHとして検出抵抗7へ出力することから、IcurH=−IsHである。そのため、式(9)から以下の式(25)を求めることができる。
IcurH=−IoutH/(NH+1) ・・・(25)
上記の式(25)により、ハイサイド電流検出回路12dは、ハイサイドドライバからの負荷電流IoutHを−1/(NH+1)倍した検出電流IcurHを出力することが分かる。ここで、前述のようにNH>1である。したがって、第1〜第3の実施形態と同様に、ハイサイド電流検出回路12dから出力される検出電流IcurHは負荷電流IoutHに比例しており、さらにその大きさは負荷電流IoutHに比べて十分に小さいことが分かる。
一方、ローサイドNMOSドライバ21nと検出用NMOS22nのゲート長が同じであり、検出用NMOS22nのゲート幅に対するローサイドNMOSドライバ21nのゲート幅の比率がNL(NL>1)である場合、駆動電流ImHと駆動電流IsHとの間には、前述の第1の実施形態で説明した式(12)のような比例関係が成り立つ。また、駆動電流IsLと検出電流IcurLの間には、前述の電流コピー比率RcL(RcL>1)を用いて、以下の式(26)の関係が成り立つ。
IcurL=−IsL/RcL ・・・(26)
ここで、IoutL=ImLであるため、式(12)、(26)から以下の式(27)を求めることができる。
IcurL=−IoutL/(NL×RcL) ・・・(27)
上記の式(27)により、ローサイド電流検出回路22bは、ローサイドドライバからの負荷電流IoutLを−1/(NL×RcL)倍した検出電流IcurLを出力することが分かる。ここで、前述のようにNL>1かつRcL>1である。したがって、第1〜第3の実施形態と同様に、ローサイド電流検出回路22bから出力される検出電流IcurLは負荷電流IoutLに比例しており、さらにその大きさは負荷電流IoutLに比べて十分に小さいことが分かる。
図9は、図8の負荷駆動回路における各信号のタイミングチャートの一例である。
図9において、ローサイドON期間T3では、電磁負荷6からローサイドNMOSドライバ21nを経由して負荷電流IoutLがグランド電位GNDに流れ、ハイサイドドライバからの負荷電流IoutHは流れない。すなわち、リーク電流の影響を無視して考えると、Iout=IoutLかつIoutH=0である。そのため、出力端子OUTの電圧は、グランド電位GNDからローサイドNMOSドライバ21nのオン電圧VonLだけ昇圧した電圧となる。なお、ローサイドNMOSドライバ21nのオン抵抗をRonLとすると、オン電圧VonLは前述の式(19)で表すことができる。
ローサイドON期間T3からハイサイドON期間T1への遷移期間であるデッドタイム期間T2bでは、ハイサイドPMOSドライバ11pおよびローサイドNMOSドライバ21nは共にオフとなり、電磁負荷6によるフライバック電圧が発生することで、ハイサイドPMOSドライバ11pのボディダイオードを介して、電磁負荷6から電源5へ負荷電流IoutHが流れる。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドPMOSドライバ11pのボディダイオードの順方向電圧VOFFだけ昇圧した電圧となる。このときのゲート信号HGATEの電圧は、ハイサイドNMOSドライバ11nを完全にオフさせるため、電源電圧VBと等しいことが好ましい。
ハイサイドON期間T1では、電磁負荷6からの負荷電流IoutHがハイサイドドライバを経由して電源5に流れ、ローサイドドライバからの負荷電流IoutLは流れない。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドPMOSドライバ11pのオン電圧VonHだけ昇圧した電圧となる。なお、ハイサイドPMOSドライバ11pのオン抵抗をRonHとすると、オン電圧VonHは前述の式(15)で表すことができる。このときのゲート信号HGATEは、前述のように電源10bから供給される電圧Vhgであり、これは電源電圧VBよりも低い。この電圧Vhgは、ハイサイドPMOSドライバ11pおよび検出用PMOS12pのゲートーソース間に対する耐電圧等により制約される。この電圧Vhgを出力するために、図8では電源10bが設けられている。しかし、電圧Vhgとして適切な電圧値を出力可能な回路が既にある場合、電源10bを設ける必要はない。
ハイサイドON期間T1からローサイドON期間T3への遷移期間であるデッドタイム期間T2aでは、デッドタイム期間T2bと同様に、ハイサイドPMOSドライバ11pおよびローサイドNMOSドライバ21nは共にオフとなる。このとき、電磁負荷6によるフライバック電圧が発生し、ハイサイドPMOSドライバ11pのボディダイオードを介して、電磁負荷6から電源5へ負荷電流IoutHが流れる。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドPMOSドライバ11pのボディダイオードの順方向電圧VOFFだけ昇圧した電圧となる。このときのゲート信号HGATEの電圧は、ハイサイドNMOSドライバ11nを完全にオフさせるため、電源電圧VBと等しいことが好ましい。
本実施形態において、全ての期間で検出電流Icurから負荷電流Ioutを高精度に検出するためには、以下の式(28)を満たすことが好ましい。この式(28)を満たすことで、前述の式(25)で表されるデッドタイム期間T2a、T2bおよびハイサイドON期間T1での電流検出の比率と、前述の式(27)で表されるローサイドON期間T3での電流検出の比率とを等しくすることができる。
1/(NH+1)=1/(NL×RcL) ・・・(28)
一例として、NH>>1、NL>>1かつ、NH=NLとした時に1/(NH+1)≒1/NLと考えると、RcL=1とすることで上記の式(28)を満たすことができる。そのためには、対応関係にあるデバイス同士を同一のシリコン基板上に形成して、互いに近傍の位置に配置し、同じ製造プロセスで製造することが効果的である。すなわち、図8においては、ハイサイドドライバのハイサイドPMOSドライバ11pおよび検出用PMOS12pと、ローサイドドライバのローサイドNMOSドライバ21n、検出用NMOS22nおよび電流コピー回路223とを、全て同一のシリコン基板上に作ることが好ましい。さらに、これらに加えて、ハイサイド電流検出回路12dのオペアンプ121およびPMOS122pや、ローサイド電流検出回路22bのオペアンプ221およびNMOS222nについても、同一のシリコン基板上に形成してもよい。これにより、電流検出精度の向上を図ることができる。さらに、これらの回路をワンチップに集積化することになるため、電流検出回路の小型化や低コスト化にも優位となる。
以上説明した本発明の第4の実施形態によれば、第1の実施の形態で説明した(1)、(3)〜(5)の作用効果に加えて、さらに以下の(7)のような作用効果を奏する。
(7)ハイサイド電流検出回路12dは、ハイサイドPMOSドライバ11pと共通のゲート信号HGATEに応じて動作し、駆動電流ImHに比例した駆動電流IsHを検出電流IcurHとして出力する検出用PMOS12pを有する。また、ローサイド電流検出回路22bは、ローサイドNMOSドライバ21nと共通のゲート信号LGATEに応じて動作し、駆動電流ImLに比例した駆動電流IsLを出力する検出用NMOS22nと、駆動電流IsLに比例した電流を検出電流IcurLとして出力する電流コピー回路223とを有する。本実施形態による電流検出回路において、駆動電流ImHと駆動電流IsHとを合わせた電流は、負荷電流IoutHとして電磁負荷6に出力され、駆動電流ImLは、負荷電流IoutLとして電磁負荷6に出力される。このようにしたので、簡単な回路構成により各回路を実現することができる。
(第5の実施形態)
次に、本発明の第5の実施形態について説明する。図10は、本発明の第5の実施形態による電流検出回路を適用した負荷駆動回路の構成を示す図である。以下では、この図10に示す負荷駆動回路について、第1の実施形態で説明した図2の負荷駆動回路との違いを中心に説明する。
なお、図10の回路構成は、図1の負荷駆動回路の詳細について、図2、5、6、8とは別の一例を示したものである。この図10の回路構成においても、図2、5、6、8と同様に、図1で示した出力回路8aおよびコンパレータ8bは省略している。
図10の回路構成では、前述の第4の実施形態と同様に、電磁負荷6が出力端子OUTと電源5の正極側の間に接続されている。一方、第4の実施形態とは異なり、ハイサイドPMOSドライバ11pではなく、図2、5と同様のハイサイドNMOSドライバ11nが設けられている。また、ハイサイド電流検出回路12aに代えてハイサイド電流検出回路12eが設けられている。このハイサイド電流検出回路12eは、図5のハイサイド電流検出回路12bと同様に、検出用NMOS12nと、オペアンプ121およびPMOS122pによって構成される仮想短絡回路とを有しているが、これらの配置がハイサイド電流検出回路12bとは反対になっている。すなわち、ハイサイド電流検出回路12eでは、ハイサイドNMOSドライバ11nと検出用NMOS12nのソース端子同士が接続されており、オペアンプ121およびPMOS122pによって構成される仮想短絡回路により、ハイサイドNMOSドライバ11nのドレイン電位と、検出用NMOS12nのドレイン電位とが等電位にされている。
なお、図10において、ハイサイドNMOSドライバ11nおよび検出用NMOS12nへ共通のゲート信号HGATEを出力するハイサイドプリドライバ9Hへは、図5と同様に、昇圧回路10aから電圧Vcpが供給されている。
ハイサイドNMOSドライバ11nと検出用NMOS12nのゲート長が同じであり、検出用NMOS12nのゲート幅に対するハイサイドNMOSドライバ11nのゲート幅の比率がNH(NH>1)である場合、駆動電流ImHと駆動電流IsHとの間には、前述の第1の実施形態で説明した式(8)のような比例関係が成り立つ。ここで、本実施形態では、前述の第4の実施形態と同様に、IoutH=ImH+IsH、IcurH=−IsHであるため、前述の式(9)の関係が成り立ち、式(9)から前述の式(25)の関係を求めることができる。この式(25)により、ハイサイド電流検出回路12dは、ハイサイドドライバからの負荷電流IoutHを−1/(NH+1)倍した検出電流IcurHを出力することが分かる。すなわち、第1〜第4の実施形態と同様に、ハイサイド電流検出回路12dから出力される検出電流IcurHは負荷電流IoutHに比例しており、さらにその大きさは負荷電流IoutHに比べて小さいことが分かる。
なお、ローサイドドライバについては、第4の実施形態と同様のローサイド電流検出回路22bを有している。
図11は、図10の負荷駆動回路における各信号のタイミングチャートの一例である。
図11において、ローサイドON期間T3では、電磁負荷6からローサイドNMOSドライバ21nを経由して負荷電流IoutLがグランド電位GNDに流れ、ハイサイドドライバからの負荷電流IoutHは流れない。すなわち、リーク電流の影響を無視して考えると、Iout=IoutLかつIoutH=0である。そのため、出力端子OUTの電圧は、グランド電位GNDからローサイドNMOSドライバ21nのオン電圧VonLだけ昇圧した電圧となる。なお、ローサイドNMOSドライバ21nのオン抵抗をRonLとすると、オン電圧VonLは前述の式(19)で表すことができる。
ローサイドON期間T3からハイサイドON期間T1への遷移期間であるデッドタイム期間T2bでは、ハイサイドNMOSドライバ11nおよびローサイドNMOSドライバ21nは共にオフとなり、電磁負荷6によるフライバック電圧が発生することで、ハイサイドNMOSドライバ11nのボディダイオードを介して、電磁負荷6から電源5へ負荷電流IoutHが流れる。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドNMOSドライバ11nのボディダイオードの順方向電圧VOFFだけ昇圧した電圧となる。このときのゲート信号HGATEの電圧は、ハイサイドNMOSドライバ11nを完全にオフさせるため、以下の式(29)を満たすことが好ましい。
HGATE=VB+VOFF ・・・(29)
ハイサイドON期間T1では、電磁負荷6からの負荷電流IoutHがハイサイドドライバを経由して電源5に流れ、ローサイドドライバからの負荷電流IoutLは流れない。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドNMOSドライバ11nのオン電圧VonHだけ昇圧した電圧となる。なお、ハイサイドNMOSドライバ11nのオン抵抗をRonHとすると、オン電圧VonHは前述の式(15)で表すことができる。
ハイサイドNMOSドライバ11nのソース電圧は、出力端子OUTの電圧に等しい。ハイサイドNMOSドライバ11nがオフからオンとなる閾値電圧をVthnと表すと、ハイサイドNMOSドライバ11nをオンさせるために必要なゲート信号HGATEの電圧は、以下の式(30)で表すことができる。
HGATE=VB+VonH+Vthn ・・・(30)
前述の式(15)を用いて、式(30)は以下の式(31)のように変形できる。
HGATE=VB+ImH×RonH+Vthn ・・・(31)
上記の式(31)から、ゲート信号HGATEの電圧は電源電圧VBよりも高いことが分かる。そのため、昇圧回路10aから電源電圧VBよりも高電位の電圧Vcpをハイサイドプリドライバ9Hへ供給することで、ハイサイドプリドライバ9Hから電源電圧VBよりも高い電圧でゲート信号HGATEを出力できるようにしている。
ハイサイドON期間T1からローサイドON期間T3への遷移期間であるデッドタイム期間T2aでは、デッドタイム期間T2bと同様に、ハイサイドNMOSドライバ11nおよびローサイドNMOSドライバ21nは共にオフとなる。このとき、電磁負荷6によるフライバック電圧が発生し、ハイサイドNMOSドライバ11nのボディダイオードを介して、電源5から電磁負荷6へ負荷電流IoutHが流れる。すなわち、リーク電流の影響を無視して考えると、Iout=IoutHかつIoutL=0である。そのため、出力端子OUTの電圧は、電源電圧VBからハイサイドNMOSドライバ11nのボディダイオードの順方向電圧VOFFだけ昇圧した電圧となる。このときのゲート信号HGATEの電圧は、ハイサイドNMOSドライバ11nを完全にオフさせるため、前述の式(29)を満たすことが好ましい。
なお、本実施形態において、全ての期間で検出電流Icurから負荷電流Ioutを高精度に検出するためには、前述の第4の実施形態と同様に、式(28)の条件を満たすことが好ましい。すなわち、NH=NLかつRcL=1の条件を満たすことが好ましい。
以上説明した本発明の第5の実施形態によれば、第4の実施の形態で説明したのと同様の作用効果を奏することができる。
これまで説明したように、第1〜第5の各実施形態では、ハイサイドドライバ1およびローサイドドライバ2のドライバ用トランジスタ11、21とそれぞれ並列に、ハイサイド電流検出回路12、ローサイド電流検出回路22が設けられている。ハイサイド電流検出回路12は、電磁負荷6に流れる負荷電流IoutHに比例した検出電流IcurHを出力し、ローサイド電流検出回路22は、電磁負荷6に流れる負荷電流IoutLに比例した検出電流IcurLを出力する。これらの検出電流IcurH、IcurLを合計した検出電流Icurを検出抵抗7で電圧出力に変換することで、低損失で常時電流検出が可能となり、電流検出回路の高信頼化に優位である。
また、ハイサイド電流検出回路12からの検出電流IcurHと、ローサイド電流検出回路22からの検出電流IcurLとを合わせて、一つの検出抵抗7で電圧に変換する。したがって、ハイサイドドライバ1とローサイドドライバ2に対して個別に検出抵抗を設ける必要がなく、共通の検出抵抗7に集約することができるため、小型化・低コスト化に効果がある。
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。図12は、本発明の第6の実施形態による電流検出回路を適用した負荷駆動回路の構成を示すブロック図である。以下では、この図12に示す負荷駆動回路について、第1の実施形態で説明した図1の負荷駆動回路との違いを中心に説明する。
なお、図12は、本発明による電流検出回路を適用した負荷駆動回路の構成として、図1とは別の回路構成を示したものである。この図12の回路構成において、図1で示した出力回路8aおよびコンパレータ8bは省略している。また、図12ではハイサイド電流検出回路12およびローサイド電流検出回路22の詳細な構成を示していないが、これには第1〜第5の各実施形態で説明したような回路構成のいずれを用いてもよい。
図12の回路構成では、図1の検出抵抗7に代えて、検出抵抗7aと、電流源50に接続された参照抵抗7bとを備えている。また、検出抵抗7aおよび参照抵抗7bに接続された温度補正手段3aを備えている。
ハイサイド電流検出回路12から出力された検出電流IcurHと、ローサイド電流検出回路22から出力された検出電流IcurLとは、検出抵抗7aに入力される。すると、検出電流IcurHと検出電流IcurLとを合わせた検出電流Icurが検出抵抗7aに流れ、この検出電流Icurに応じた電圧が検出抵抗7aの両端間に生じる。このようにして、検出抵抗7aにおいて検出電流Icurが電圧に変換される。検出抵抗7aの電圧は、温度補正手段3aに接続された出力端子CURに出力される。この出力端子CURの電圧Vcurは、検出抵抗7の抵抗値をRcurとすると、前述の式(3)により表される。
電流源50は、一定の参照電流Irefを参照抵抗7bに出力する。このとき、参照電流Irefとして、温度による変動がなるべく小さな電流を電流源50が出力することが好ましい。この参照電流Irefが参照抵抗7bを流れることにより、参照電流Irefに応じた電圧が参照抵抗7bの両端間に生じる。このようにして、参照抵抗7bにおいて参照電流Irefが電圧に変換される。参照抵抗7bの電圧は、温度補正手段3aに接続された出力端子REFに出力される。この出力端子REFの電圧Vrefは、参照抵抗7bの抵抗値をRrefとすると、以下の式(32)で表される。
Vref=Iref×Rref ・・・(32)
温度補正手段3aは、出力端子CURの電圧Vcurと出力端子REFの電圧Vrefとを入力し、これらの電圧に基づいて温度補正信号CUR_adjを出力する。この温度補正信号CUR_adjは、電圧Vcurの温度依存性を電圧Vrefにより補正した電圧を表している。
なお、検出抵抗7aと参照抵抗7bには、温度による抵抗値の変動特性がなるべく等しいものを用いることが好ましい。たとえば、同一の半導体集積回路上に、互いに近傍に配置されて等しい素子寸法で形成された一組の抵抗器を、検出抵抗7aおよび参照抵抗7bとして用いることができる。
図13は、図12の電流源50の一構成例を示す図である。なお、この図に示した回路構成は一例であり、一定の参照電流Irefを出力するものであれば、電流源50においてどのような回路構成を適用してもよい。
図13に示す電流源50は、基準電圧Vcrefを出力する基準電圧源510と、基準抵抗値Rcrefを有する基準抵抗511と、オペアンプ512と、NMOS513と、カレントミラー514とを備えている。この回路構成において、オペアンプ512およびNMOS513は、基準抵抗511の両端電圧を基準電圧Vcrefと等しくするための負帰還を構成する。
電流源50が出力する参照電流Irefは、前述のように温度による変動が小さいことを特長とする。ここで、図13の回路構成において、参照電流Irefは基準抵抗511を流れる電流に等しいため、Iref=Vcref/Rcrefと表される。そのため、参照電流Irefの温度による変動を小さくするためには、基準電圧源510が発生する基準電圧Vcrefおよび基準抵抗511の抵抗値Rcrefの温度依存性を共に小さくすることが好ましい。あるいは、基準電圧Vcrefと抵抗値Rcrefの温度依存性を等しくすることで、温度変化に対してVcref/Rcrefを一定としてもよい。
図14(a)、図14(b)は、図12の温度補正手段3aの構成例をそれぞれ示す図である。なお、これらの図に示した構成は一例であり、電圧Vcurの温度依存性を電圧Vrefにより補正した温度補正信号CUR_adjを出力するものであれば、温度補正手段3aにおいてどのような構成を適用してもよい。いずれの構成を用いた場合にも、温度による電流検出結果の誤差を小さくすることができ、電流検出回路の高信頼化に優位となる。
図14(a)に示す温度補正手段3aにおいて、出力端子CURから入力された電圧Vcurと、出力端子REFから入力された電圧Vrefとは、ローパスフィルタ301にそれぞれ入力される。ローパスフィルタ301は、たとえば抵抗と容量で構成されており、電圧Vcur、Vrefからノイズなどの高周波成分をそれぞれ除去してADコンバータ302へそれぞれ出力する。ADコンバータ302は、ローパスフィルタ301を通過した電圧Vcur、Vrefをデジタル値にそれぞれ変換する。
REF初期値303は、予め所定の基準温度で取得された電圧Vrefの初期値を保持している。ADコンバータ302によりデジタル値に変換された電圧Vrefをこの電圧Vrefの初期値により除算することで、参照抵抗7bの抵抗値Rrefに対する温度依存性係数が算出される。この温度依存性係数を用いて、ADコンバータ302によりデジタル値に変換された電圧Vcurを除算することで、温度補正手段3aは温度補正信号CUR_adjを算出して出力する。ここで、検出抵抗7aと参照抵抗7bは、前述のように温度による抵抗値の変動特性がほぼ等しい。したがって、温度補正手段3aでは、参照抵抗7bの抵抗値Rrefに対する温度依存性係数を上記のようにして算出することで、特性の等しい検出抵抗7aの抵抗値Rcurに対する温度依存性係数を求め、これを用いて温度補正信号CUR_adjを算出することができる。
たとえば、所定の基準温度における検出抵抗7aと参照抵抗7bの抵抗値をRcur(0)、Rref(0)とそれぞれ表し、任意の温度Tにおける検出抵抗7aと参照抵抗7bの抵抗値をRcur(T)、Rref(T)とそれぞれ表す。また、検出抵抗7aと参照抵抗7bの抵抗値の温度依存性をαcur、αrefとそれぞれ表す。この場合、任意の温度Tにおける出力端子CURの電圧をVcur(T)と表し、出力端子REFの電圧をVref(T)と表すと、前述の式(3)、(32)から、これらは以下の式(33)、(34)でそれぞれ表される。
Vcur(T)=Icur×αcur×Rcur(0) ・・・(33)
Vref(T)=Iref×αref×Rref(0) ・・・(34)
また、基準温度における出力端子REFの電圧をVref(0)とすると、これは以下の式(35)で表される。
Vref(0)=Iref×Rref(0) ・・・(35)
ここで、前述のように図14(a)に示す温度補正手段3aは、電圧Vrefをその初期値により除算することで温度依存係数を算出し、これを用いて電圧Vcurを除算することで温度補正信号CUR_adjを算出する。すなわち、温度補正信号CUR_adjの電圧は、以下の式(36)で表すことができる。
CUR_adj=Vcur(T)/(Vref(T)/Vref(0))
・・・(36)
上記の式(33)、(34)、(35)および(36)から、以下の式(37)が得られる。
CUR_adj=Icur×Rcur(0)×αcur/αref ・・・(37)
ここで、検出抵抗7aと参照抵抗7bは、前述のように温度による抵抗値の変動特性がほぼ等しいため、上記の式(37)においてαcur=αrefである。したがって、式(37)を変形することで以下の式(38)が得られる。
CUR_adj=Icur×Rcur(0)=Vcur(0) ・・・(38)
上記の式(38)から、温度補正信号CUR_adjは、検出電流Icurに応じて検出抵抗7aから出力端子CURに出力される基準温度での電圧Vcur(0)と等しいことが分かる。すなわち、温度補正手段3aから出力される温度補正信号CUR_adjでは、検出電流Icurの検出結果から検出抵抗7aの抵抗値の温度依存性が除去されていることが分かる。
なお、図12の回路構成において、検出抵抗7aに流れる検出電流Icurの温度依存性は、第1の実施形態で説明したように、ハイサイド電流検出回路12における検出電流IcurHに対する比率RHの温度依存性や、ローサイド電流検出回路22における検出電流IcurLに対する比率RLの温度依存性に応じて決定される。前述のように、ハイサイドドライバ1のドライバ用トランジスタ11およびハイサイド電流検出回路12と、ローサイドドライバ2のドライバ用トランジスタ21およびローサイド電流検出回路22とを、同一のシリコン基板上に作られた半導体回路を用いて構成することで、上記の比率RH、RLの温度依存性を低減することができる。したがって、検出抵抗7aの抵抗値の温度依存性αcurや、参照抵抗7bの抵抗値の温度依存性αrefに比べて、検出電流Icurの温度依存性を小さくすることができる。
図14(b)は、図14(a)とは別の温度補正手段3aの構成例を示している。この温度補正手段3aでは、ローパスフィルタ301を通過した電圧Vrefが参照電圧として、ローパスフィルタ301を通過した電圧Vcurと同じADコンバータ302に入力される。ADコンバータ302は、ローパスフィルタ301を通過した電圧Vcurと参照電圧Vrefをデジタル値にそれぞれ変換し、参照電圧Vrefを用いて電圧Vcurを正規化することにより、温度補正信号CUR_adjを算出して出力する。すなわち、温度補正信号CUR_adjは、以下の式(39)で表すことができる。
CUR_adj=Vcur(T)/Vref(T) ・・・(39)
前述のようにαcur=αrefであるため、前述の式(33)および(34)と、上記の式(39)から、以下の式(40)が得られる。
CUR_adj=Icur×Rcur(0)/(Iref×Rref(0))
・・・(40)
上記の式(40)において、右辺のRcur(0)/(Iref×Rref(0))は、所定の基準温度における検出抵抗7aの抵抗値Rcur(0)および参照抵抗7bの抵抗値Rref(0)によって定まる定数である。すなわち、温度補正手段3aから出力される温度補正信号CUR_adjでは、検出電流Icurの検出結果から、検出抵抗7aの抵抗値の温度依存性が除去されていることが分かる。そのため、広い温度範囲において負荷電流Ioutを高精度に検出することができ、高信頼化に優位となる。
以上説明したように、本実施形態による電流検出回路では、温度補正手段3aにより、検出電流Icurによって検出抵抗7aに生じる電圧Vcurの温度依存性を除去する。これにより、検出抵抗7aの抵抗値の温度変化による負荷電流Ioutの検出結果の誤差を補正することができる。そのため、広い温度範囲において負荷電流Ioutを高精度に検出することができ、高信頼化に優位となる。
また、ハイサイド電流検出回路12からの検出電流IcurHと、ローサイド電流検出回路22からの検出電流IcurLとを合わせて、一つの検出抵抗7aで電圧に変換する。したがって、検出抵抗7aと対で設けられる参照抵抗7bも一つで済むため、少ない部品の追加で電流検出回路の高精度化が可能である。
以上説明した本発明の第6の実施形態によれば、第1〜第5の各実施形態で説明した(1)〜(7)の作用効果に加えて、さらに以下の(8)、(9)のような作用効果を奏する。
(8)本実施形態による電流検出回路は、一定の参照電流Irefを出力する電流源50と、参照電流Irefを電圧に変換するための参照抵抗7bと、参照抵抗7bの電圧に基づいて、検出抵抗7aの抵抗値の温度変化による負荷電流Ioutの検出結果の誤差を補正する温度補正手段3aとをさらに備える。このようにしたので、広い温度範囲において負荷電流Ioutを高精度に検出することができる。
(9)検出抵抗7aおよび参照抵抗7bは、同一の半導体基板上に形成することができる。このようにすれば、負荷電流Ioutの検出結果に対する温度補正を高精度で行うことができる。
(第7の実施形態)
次に、本発明の第7の実施形態について説明する。図15は、さらなる電流検出の高精度化を可能とする、本発明の第7の実施形態による電流検出回路を適用した負荷駆動回路の構成を示すブロック図である。以下では、この図15に示す負荷駆動回路について、第6の実施形態で説明した図12の負荷駆動回路との違いを中心に説明する。
なお、図15は、本発明による電流検出回路を適用した負荷駆動回路の構成として、図1、12とは別の回路構成を示したものである。この図15の回路構成において、図1で示した出力回路8aおよびコンパレータ8bは省略している。また、図15ではハイサイド電流検出回路12およびローサイド電流検出回路22の詳細な構成を示していないが、これには第1〜第5の各実施形態で説明したような回路構成のいずれを用いてもよい。
図15の回路構成では、第6の実施形態で説明した図12の回路構成と同様に、図1の検出抵抗7に代えて、検出抵抗7aと参照抵抗7bを備えている。この参照抵抗7bは、図12とは異なり、可変電流源51に接続されている。また、図12の温度補正手段3aに代えて、温度補正手段3bを備えている。
可変電流源51は、図12の電流源50と同様に、温度による変動が小さい参照電流Irefを参照抵抗7bに出力する。さらに可変電流源51は、この参照電流Irefを外部からの可変電流選択信号に応じて変化させることができる。
温度補正手段3bは、図12の温度補正手段3aと同様に、出力端子CURの電圧Vcurと出力端子REFの電圧Vrefとを入力し、これらの電圧に基づいて温度補正信号CUR_adjを出力する。この温度補正信号CUR_adjは、電圧Vcurの温度依存性を電圧Vrefにより補正した電圧を表している。
図16は、図15の可変電流源51の一構成例を示す図である。なお、この図に示した回路構成は一例であり、可変電流選択信号に応じて変化する参照電流Irefを出力するものであれば、可変電流源51においてどのような回路構成を適用してもよい。
図16に示す可変電流源51は、第6の実施形態で説明した図13の電流源50と同様に、基準電圧Vcrefを出力する基準電圧源510と、基準抵抗値Rcrefを有する基準抵抗511と、オペアンプ512と、NMOS513とを有し、さらにカレントミラー515を備えている。この回路構成において、オペアンプ512およびNMOS513は、基準抵抗511の両端電圧を基準電圧Vcrefと等しくするための負帰還を構成する。
カレントミラー515は、PMOSトランジスタであるPMOSa515a、PMOSb515bおよびPMOSc515cと、PMOSb515bとPMOSc515cのドレイン端子に接続されているスイッチ516とを備える。スイッチ516の開閉状態は、可変電流選択信号によって切り替えられる。この回路構成により、PMOSa515aをコピー元として、PMOSb515bやPMOSc515cに入力電流がコピーされて参照電流Irefが流れる。この参照電流Irefの大きさは、スイッチ516の開閉状態に応じて変化される。
たとえば、PMOSa515a、PMOSb515bおよびPMOSc515cについて、これらのゲート長とゲート幅がそれぞれ同一であるとする。また、可変電流選択信号がHighのときにスイッチ516がONされ、Lowのときにスイッチ516がOFFされるとする。このような場合、可変電流選択信号がHighであってスイッチ516がONであるときの参照電流IrefHは下記の式(41)により、可変電流選択信号がLowであってスイッチ516がOFFであるときの参照電流IrefLは下記の式(42)により、それぞれ表すことができる。
IrefH=2×Vrefc/Rrefc ・・・(41)
IrefL=Vrefc/Rrefc ・・・(42)
上記の式(41)、(42)により、可変電流源51では、可変電流選択信号に応じて参照電流Irefを変化できることが分かる。
図17(a)、図17(b)は、図15の温度補正手段3bの構成例をそれぞれ示す図である。これらの図に示す温度補正手段3bは、リーク電流や、図1に示した出力回路8a(図15では省略している)のオフセットの影響による温度補正誤差の除去を目的として設けられたものである。なお、これらの図に示した構成は一例であり、電圧Vcurの温度依存性を電圧Vrefにより補正した温度補正信号CUR_adjを出力するものであれば、温度補正手段3bにおいてどのような構成を適用してもよい。いずれの構成を用いた場合にも、温度による電流検出結果の誤差を小さくすることができ、電流検出回路の高信頼化に優位となる。
図17(a)に示す温度補正手段3bにおいて、出力端子CURから入力された電圧Vcurと、出力端子REFから入力された電圧Vrefとは、ローパスフィルタ301にそれぞれ入力される。ローパスフィルタ301は、電圧Vcur、Vrefからノイズなどの高周波成分をそれぞれ除去してADコンバータ302へそれぞれ出力する。ADコンバータ302は、ローパスフィルタ301を通過した電圧Vcur、Vrefをデジタル値にそれぞれ変換する。ADコンバータ302から出力された電圧Vrefのデジタル値はレジスタ304に、電圧Vcurのデジタル値はレジスタ305においてそれぞれ保持される。
レジスタ304に保持された電圧Vrefのデジタル値は、デマルチプレクサ306により、可変電流選択信号に応じて分離され、レジスタ307または308に出力される。すなわち、可変電流選択信号がLowであってスイッチ516がOFFである場合は、電圧Vrefのデジタル値がレジスタ307に出力されて保持され、可変電流選択信号がHighであってスイッチ516がONである場合は、電圧Vrefのデジタル値がレジスタ308に出力されて保持される。そして、レジスタ308に保持されたスイッチON時の電圧Vrefのデジタル値から、レジスタ307に保持されたスイッチOFF時の電圧Vrefのデジタル値が減算される。これにより、可変電流源51から参照電流IrefHが出力されたときの参照抵抗7bの電圧と、可変電流源51から参照電流IrefLが出力されたときの参照抵抗7bの電圧との間の差分が、電圧Vrefの傾きとして算出される。
傾き初期値309は、予め所定の基準温度で取得された電圧Vrefの傾きの初期値を保持している。上記のようにして算出された電圧Vrefの傾きをこの電圧Vrefの傾きの初期値により除算することで、参照抵抗7bの抵抗値Rrefに対する温度依存性係数が算出される。この温度依存性係数を用いて、レジスタ305から出力された電圧Vcurのデジタル値を除算することで、温度補正手段3bは温度補正信号CUR_adjを算出して出力する。ここで、検出抵抗7aと参照抵抗7bは、第6の実施形態で説明したように、温度による抵抗値の変動特性がほぼ等しい。したがって、温度補正手段3bでは、参照抵抗7bの抵抗値Rrefに対する温度依存性係数を上記のようにして算出することで、特性の等しい検出抵抗7aの抵抗値Rcurに対する温度依存性係数を求め、これを用いて温度補正信号CUR_adjを算出することができる。
たとえば、第6の実施形態と同様に、所定の基準温度における検出抵抗7aと参照抵抗7bの抵抗値をRcur(0)、Rref(0)とそれぞれ表し、任意の温度Tにおける検出抵抗7aと参照抵抗7bの抵抗値をRcur(T)、Rref(T)とそれぞれ表す。また、検出抵抗7aと参照抵抗7bの抵抗値の温度依存性が等しいものとして、これらをαと表す。さらに、任意の温度Tにおけるリーク電流などによる出力端子CURのオフセット電圧をVcuroff(T)、出力端子REFのオフセット電圧をVrefoff(T)とそれぞれ表し、所定の基準温度における出力端子CURのオフセット電圧をVcuroff(0)、出力端子REFのオフセット電圧をVrefoff(0)とそれぞれ表す。この場合、任意の温度Tにおける出力端子CURの電圧Vcur(T)と表し、可変電流選択信号がHighであってスイッチ516がONである場合の出力端子REFの電圧をVrefH(T)と表し、可変電流選択信号がLowであってスイッチ516がOFFである場合の出力端子REFの電圧をVrefL(T)と表すと、これらは以下の式(43)、(44)、(45)でそれぞれ表される。
Vcur(T)=Icur×α×Rcur(0)+Vcuroff(T)
・・・(43)
VrefH(T)=IrefH×α×Rref(0)+Vrefoff(T)
・・・(44)
VrefL(T)=IrefL×α×Rref(0)+Vrefoff(T)
・・・(45)
また、基準温度におけるスイッチON時の出力端子REFの電圧をVrefH(0)、スイッチOFF時の出力端子REFの電圧をVrefL(0)とすると、これらは以下の式(46)、(47)で表される。
VrefH(0)=IrefH×Rref(0)+Vrefoff(0)
・・・(46)
VrefL(0)=IrefL×Rref(0)+Vrefoff(0)
・・・(47)
前述のような算出方法により、レジスタ307、308からそれぞれ出力されるデジタル値を基に、温度Tにおける電圧Vrefの傾きが求められる。この算出結果をVrefH_L(T)と表すと、これは上記の式(44)、(45)により、以下の式(48)で表すことができる。
VrefH_L(T)=VrefH(T)−VrefL(T)
=(IrefH−IrefL)×α×Rref(0) ・・・(48)
また、基準温度における電圧Vrefの傾きの算出結果をVrefH_L(0)と表すと、これは上記の式(46)、(47)により、以下の式(49)で表すことができる。
VrefH_L(0)=VrefH(0)−VrefL(0)
=(IrefH−IrefL)×Rref(0) ・・・(49)
したがって、温度補正手段3bから出力される温度補正信号CUR_adjの電圧は、以下の式(50)で表すことができる。
CUR_adj=Vcur(T)/(VrefH_L(T)/VrefH_L(0))
=(Icur×α×Rcur(0)+Vcuroff(T))/α
=Icur×Rcur(0)+Vcuroff(T)/α
=Vcur(0)+Vcuroff(T)/α ・・・(50)
一方、前述の第6の実施形態における温度補正手段3aは、上記のような電圧Vrefの傾きによる補正を行っていない。このときの温度補正信号CUR_adjの電圧は、前述の式(36)で表される。式(36)は、式(43)〜(47)から以下の式(51)のように変形できる。なお、式(51)において、Vref(T)、Vref(0)は、式(44)、(46)においてIrefH=Irefとすること、または式(45)、(47)においてIrefL=Irefとすることでそれぞれ得られる。
CUR_adj=Vcur(T)/(Vref(T)/Vref(0))
=(Icur×α×Rcur(0)+Vcuroff(T))/((Iref×α×Rref(0)+Vrefoff(T))/(Iref×Rref(0)+Vrefoff(T))) ・・・(51)
上記の式(50)と式(51)を比較すると、式(51)では、検出抵抗7aと参照抵抗7bの抵抗値の温度依存性αに対する補正をしても、出力端子REFのオフセット電圧Vrefoff(T)による誤差が発生してしまうことが分かる。したがって、本実施形態では、温度補正手段3bにより、負荷電流Ioutの検出においてさらなる高精度化が可能となる。
図17(b)は、図17(a)とは別の温度補正手段3bの構成例を示している。この温度補正手段3bは、図17(a)の回路構成において傾き補正後に残る出力端子CURのオフセット電圧Vcuroff(T)による誤差、すなわち上記の式(50)においてVcuroff(T)/αで表される誤差が検出精度に与える影響が大きい場合に好適なものである。
図17(b)に示す温度補正手段3bにおいて、Vcuroff初期値310は、予め所定の基準温度で取得された負荷電流Ioutが0であるときの出力端子CURのオフセット電圧Vcuroff(0)を保持している。このオフセット電圧Vcuroff(0)を、レジスタ305から出力された電圧Vcurのデジタル値から減算し、その算出結果を前述の抵抗値Rrefに対する温度依存性係数で除算することで、温度補正手段3bは温度補正信号CUR_adjを算出して出力する。このときの温度補正信号CUR_adjは、以下の式(52)で表すことができる。
CUR_adj
=(Vcur(T)−Vcuroff(0)/(VrefH_L(T)/VrefH_L(0))
=(Icur×α×Rcur(0)+Vcuroff(T)−Vcuroff(0))/α
=Icur×Rcur(0)+(Vcuroff(T)−Vcuroff(0))/α
=Vcur(0)+(Vcuroff(T)−Vcuroff(0))/α
・・・(52)
上記の式(52)により、オフセット電圧Vcuroff(T)による誤差を低減できることが分かる。これは、オフセット電圧Vcuroff(T)の温度依存性が小さく、Vcuroff(T)とVcuroff(0)がほぼ一致するような場合に、特に効果的である。
以上説明したように、本実施形態による電流検出回路では、温度補正手段3bにより、参照電流IrefH、IrefLの検出結果から電圧Vrefの傾きを算出し、この傾きに基づいて、検出電流Icurによって検出抵抗7aに生じる電圧Vcurの温度依存性を除去する。これにより、検出抵抗7aの抵抗値の温度変化による負荷電流Ioutの検出結果の誤差をさらに精度よく補正することができる。
以上説明した本発明の第7の実施形態によれば、第1〜第5の各実施形態で説明した(1)〜(7)の作用効果と、第6の実施形態で説明した(8)、(9)の作用効果に加えて、さらに以下の(10)のような作用効果を奏する。
(10)本実施形態による電流検出回路において、可変電流源51は、参照電流IrefHおよび参照電流IrefLを選択的に出力する。温度補正手段3bは、電圧Vrefの傾きとして、可変電流源51から参照電流IrefHが出力されたときの参照抵抗7bの電圧と、可変電流源51から参照電流IrefLが出力されたときの参照抵抗7bの電圧との間の差分を算出する。この傾きすなわち差分に基づいて、温度補正手段3bは、検出抵抗7aの抵抗値の温度変化による負荷電流Ioutの検出結果の誤差を補正する。このようにしたので、広い温度範囲において負荷電流Ioutをさらに高精度に検出することができる。
(第8の実施形態)
次に、本発明の第8の実施形態について説明する。図18は、2つの負荷を制御するための、本発明の第8の実施形態による電流検出回路を適用した負荷駆動回路の構成を示すブロック図である。以下では、この図18に示す負荷駆動回路について、第6の実施形態で説明した図12の負荷駆動回路との違いを中心に説明する。
なお、図18は、本発明による電流検出回路を適用した負荷駆動回路の構成として、図1、12、15とは別の回路構成を示したものである。この図18の回路構成において、図1で示した出力回路8aおよびコンパレータ8bは省略している。また、図18ではハイサイド電流検出回路12およびローサイド電流検出回路22の詳細な構成を示していないが、これには第1〜第5の各実施形態で説明したような回路構成のいずれを用いてもよい。
図18の回路構成では、チャネル1の負荷駆動回路201と、チャネル2の負荷駆動回路202とを有している。これらの負荷駆動回路201、202は、それぞれ同様の構成を有しているが、図18では簡単のためにチャネル1の負荷駆動回路201の構成のみを図示している。チャネル1の負荷駆動回路201は、出力端子OUT1に電磁負荷61が接続されており、電磁負荷61へ負荷電流Iout1を出力する。チャネル2の負荷駆動回路202には、出力端子OUT2に電磁負荷62が接続されており、電磁負荷62へ負荷電流Iout2を出力する。チャネル1の負荷駆動回路201は、入力信号INH1、INL1に応じて動作し、チャネル2の負荷駆動回路202は、入力信号INH2、INL2に応じて動作する。
チャネル1の負荷駆動回路201の回路構成は、第6の実施形態で説明した図12の回路構成と同様であり、検出抵抗7aに接続されている。一方、チャネル2の負荷駆動回路202の回路構成も同様であり、検出抵抗7cに接続されている。また、参照抵抗7bは、図12と同様に、電流源50に接続されている。これらの抵抗7a、7bおよび7cは、共通部70において互いに接続されている。また、図12の温度補正手段3aに代えて、温度補正手段3cを備えている。
チャネル1の負荷駆動回路201から検出抵抗7aに対して、負荷電流Iout1に比例した検出電流Icur1が出力されると、検出抵抗7aにより検出電流Icur1が電圧に変換され、出力端子CUR1に電圧Vcur1が出力される。これにより、負荷電流Iout1が検出される。同様に、チャネル2の負荷駆動回路202から検出抵抗7cに対して、負荷電流Iout2に比例した検出電流Icur2が出力されると、検出抵抗7cにより検出電流Icur2が電圧に変換され、出力端子CUR2に電圧Vcur2が出力される。これにより、負荷電流Iout2が検出される。また、電流源50から参照抵抗7bに参照電流Irefが出力されると、参照抵抗7bにより参照電流Irefが電圧に変換され、出力端子REFに電圧Vrefが出力される。
温度補正手段3cは、出力端子CUR1の電圧Vcur1と、出力端子CUR2の電圧Vcur2と、出力端子REFの電圧Vrefとを入力し、これらの電圧に基づいて温度補正信号CUR_adj1、CUR_adj2を出力する。温度補正信号CUR_adj1、CUR_adj2は、第6の実施形態において温度補正手段3aから出力される温度補正信号CUR_adjと同様に、電圧Vcur1、Vcur2の温度依存性を電圧Vrefにより補正した電圧をそれぞれ表している。
なお、共通部70に設けられる検出抵抗7a、7cと参照抵抗7bには、温度による抵抗値の変動特性がなるべく等しいものを用いることが好ましい。たとえば、同一の半導体集積回路の近傍に互いに等しい素子寸法で形成された一組の抵抗器を、検出抵抗7a、7cおよび参照抵抗7bとして用いることができる。
図19は、図18の温度補正手段3cの構成例を示す図である。なお、この図に示した構成は一例であり、電圧Vcur1、Vcur2の温度依存性を電圧Vrefにより補正した温度補正信号CUR_adj1、CUR_adj2を出力するものであれば、温度補正手段3cにおいてどのような構成を適用してもよい。いずれの構成を用いた場合にも、温度による電流検出結果の誤差を小さくすることができ、電流検出回路の高信頼化に優位となる。
図19に示す温度補正手段3cにおいて、出力端子CUR1から入力された電圧Vcur1と、出力端子CUR2から入力された電圧Vcur2と、出力端子REFから入力された電圧Vrefとは、ローパスフィルタ301にそれぞれ入力される。ローパスフィルタ301は、たとえば抵抗と容量で構成されており、電圧Vcur1、Vcur2、Vrefからノイズなどの高周波成分をそれぞれ除去してADコンバータ302へそれぞれ出力する。ADコンバータ302は、ローパスフィルタ301を通過した電圧Vcur1、Vcur2、Vrefをデジタル値にそれぞれ変換する。ADコンバータ302から出力された電圧Vrefのデジタル値はレジスタ304に、電圧Vcur1のデジタル値はレジスタ305aに、電圧Vcur2のデジタル値はレジスタ305bにおいてそれぞれ保持される。
REF初期値303は、図14(a)に示したものと同様に、予め所定の基準温度で取得された電圧Vrefの初期値を保持している。レジスタ304に保持された電圧Vrefのデジタル値をこの電圧Vrefの初期値により除算することで、参照抵抗7bの抵抗値Rrefに対する温度依存性係数が算出される。この温度依存性係数を用いて、レジスタ305a、305bにそれぞれ保持された電圧Vcur1、Vcur2のデジタル値をそれぞれ除算することで、温度補正手段3cは温度補正信号CUR_adj1、CUR_adj2を算出して出力する。ここで、検出抵抗7a、7cと参照抵抗7bは、前述のように温度による抵抗値の変動特性がほぼ等しい。したがって、温度補正手段3aでは、参照抵抗7bの抵抗値Rrefに対する温度依存性係数を上記のようにして算出することで、特性の等しい検出抵抗7a、7cの抵抗値Rcur1、Rcur2に対する温度依存性係数を求め、これを用いて温度補正信号CUR_adj1、CUR_adj2を算出することができる。
なお、温度補正信号CUR_adj1、CUR_adj2は、前述の式(38)と同様の式でそれぞれ表すことができる。すなわち、温度補正手段3cから出力される温度補正信号CUR_adj1、CUR_adj2では、検出電流Icur1、Icur2の検出結果から、検出抵抗7a、7cの抵抗値の温度依存性がそれぞれ除去されている。
以上説明したように、本発明の第8の実施形態では、複数の負荷に対して低損失で常時電流検出が可能な電流検出回路において、小型化および低コスト化を図ることができる。すなわち、複数の負荷駆動回路201、202からそれぞれ出力される検出電流Icur1、Icur2を、共通部70において検出抵抗7a、7cにより電圧Vcur1、Vcur2にそれぞれ変換する。したがって、複数の負荷に対する電流検出回路を低コストで容易に小型化することができるため、多数の負荷を駆動する電流検出回路を提供することができる。
さらに、電圧Vcur1、Vcur2について、温度補正手段3cにより検出抵抗7a、7cの抵抗値の温度依存性による誤差を除去することができるため、検出抵抗7a、7cとして高精度な抵抗器を用いる必要がない。したがって、低コスト化に優位である。
なお、図18における電流源50を図15の可変電流源51に置換し、温度補正手段3cにおいて図17(a)または図17(b)のような構成を採用してもよい。このようにすれば、複数の負荷に対する電流検出を行う電流検出回路において、第7の実施形態で説明したのと同様の作用効果を得ることができる。
以上説明した本発明の第8の実施形態によれば、第1〜第5の各実施形態で説明した(1)〜(7)の作用効果と、第6の実施形態で説明した(8)、(9)の作用効果と、第7の実施形態で説明した(10)の作用効果に加えて、さらに以下の(11)のような作用効果を奏する。
(11)本実施形態による電流検出回路は、負荷駆動回路201、202に接続されており、その個数に応じて、ハイサイド電流検出回路12およびローサイド電流検出回路22が複数組設けられている。ハイサイド電流検出回路12およびローサイド電流検出回路22の各組は、互いに異なる検出抵抗7a、7cにそれぞれ接続されている。温度補正手段3cは、ハイサイド電流検出回路12およびローサイド電流検出回路22の各組について、参照抵抗7bの電圧に基づいて、検出抵抗7a、7cの抵抗値の温度変化による負荷電流Iout1、Iout2の検出結果の誤差をそれぞれ補正する。このようにしたので、広い温度範囲において、電磁負荷61、62に流れる負荷電流Iout1、Iout2をそれぞれ高精度に検出することができる。
(第9の実施形態)
次に、本発明の第9の実施形態について説明する。図20は、前述の第8の実施形態とは別の構成により2つの負荷を制御するための、本発明の第9の実施形態による電流検出回路を適用した負荷駆動回路の構成を示すブロック図である。以下では、この図20に示す負荷駆動回路について、第8の実施形態で説明した図18の負荷駆動回路との違いを中心に説明する。
なお、図20は、本発明による電流検出回路を適用した負荷駆動回路の構成として、図1、12、15、18とは別の回路構成を示したものである。この図20の回路構成において、図1で示した出力回路8aおよびコンパレータ8bは省略している。また、図20ではハイサイド電流検出回路12およびローサイド電流検出回路22の詳細な構成を示していないが、これには第1〜第5の各実施形態で説明したような回路構成のいずれを用いてもよい。
図20の回路構成では、第8の実施形態で説明した図18の回路構成と同様に、電磁負荷61に接続されているチャネル1の負荷駆動回路201と、電磁負荷62に接続されているチャネル2の負荷駆動回路202とを有している。これらの負荷駆動回路201、202は、図18とは異なり、セレクタ71を介して検出抵抗7に接続されている。また、図18の温度補正手段3cに代えて、温度補正手段3dを備えている。
セレクタ71は、外部からの選択信号ISELに応じて、負荷駆動回路201、負荷駆動回路202、または電流源50のいずれかを選択して検出抵抗7に接続する。これにより、負荷駆動回路201からの検出電流Icur1、負荷駆動回路202からの検出電流Icur2、または電流源50からの参照電流Irefのいずれかを選択し、その電流が検出抵抗7に流れるようにする。
検出抵抗7は、セレクタ71により選択された検出電流Icur1、Icur2または参照電流Irefを電圧に変換する。検出抵抗7により検出電流Icur1、Icur2または参照電流Irefを変換して得られた電圧は、出力端子CUR_SELに出力される。
温度補正手段3dは、出力端子CUR_SELの電圧を入力し、これに基づいて、図18の温度補正手段3cと同様に、温度補正信号CUR_adj1、CUR_adj2を出力する。この温度補正信号CUR_adj1、CUR_adj2は、検出抵抗7で検出電流Icur1、Icur2を検出して得られた電圧の温度依存性を、検出抵抗7で参照電流Irefを検出して得られた電圧によりそれぞれ補正したものを表している。
図21は、図20の温度補正手段3dの構成例を示す図である。なお、この図に示した構成は一例であり、検出電流Icur1、Icur2の検出結果における温度依存性を参照電流Irefの検出結果によりそれぞれ補正した温度補正信号CUR_adj1、CUR_adj2を出力するものであれば、温度補正手段3dにおいてどのような構成を適用してもよい。いずれの構成を用いた場合にも、温度による電流検出結果の誤差を小さくすることができ、電流検出回路の高信頼化に優位となる。
図21に示す温度補正手段3dにおいて、出力端子CUR_SELから入力された電圧は、ローパスフィルタ301に入力される。ローパスフィルタ301は、たとえば抵抗と容量で構成されており、入力電圧からノイズなどの高周波成分を除去してADコンバータ302へ出力する。ADコンバータ302は、ローパスフィルタ301を通過した入力電圧をデジタル値に変換する。この入力電圧のデジタル値は、デマルチプレクサ311により、セレクタ71に入力されるとの同じ選択信号ISELに応じて分離され、レジスタ312、313または314に出力される。すなわち、参照電流Irefが選択されて検出抵抗7により検出されたときの入力電圧のデジタル値は、レジスタ312に出力されて保持される。また、検出電流Icur1が選択されて検出抵抗7により検出されたときの入力電圧のデジタル値は、レジスタ313に出力されて保持され、検出電流Icur2が選択されて検出抵抗7により検出されたときの入力電圧のデジタル値は、レジスタ314に出力されて保持される。
Iref検出初期値315は、予め所定の基準温度で参照電流Irefを検出抵抗7で検出したときの電圧の初期値を保持している。レジスタ312に保持された参照電流Irefの検出電圧のデジタル値をこの初期値により除算することで、検出抵抗7の抵抗値に対する温度依存性係数が算出される。この温度依存性係数を用いて、レジスタ313、314にそれぞれ保持された検出電流Icur1、Icur2の検出電圧のデジタル値をそれぞれ除算することで、温度補正手段3dは温度補正信号CUR_adj1、CUR_adj2を算出して出力する。
なお、温度補正信号CUR_adj1、CUR_adj2は、前述の第8の実施形態で説明したように、式(38)と同様の式でそれぞれ表すことができる。すなわち、温度補正手段3dから出力される温度補正信号温度補正信号CUR_adj1、CUR_adj2では、検出電流Icur1、Icur2の検出結果から、検出抵抗7の抵抗値の温度依存性がそれぞれ除去されている。
以上説明したように、本発明の第8の実施形態では、複数の負荷に対して低損失で常時電流検出が可能な電流検出回路において、各負荷に接続される負荷駆動回路のチャネル数に関わらず、検出抵抗を一つに集約することができる。そのため、さらなる小型化および低コスト化を図ることができる。さらに、検出電流Icur1、Icur2および参照電流Irefを同一の検出抵抗7で電圧に変換するため、抵抗値に対する温度依存性の除去効果を向上させることができる。
なお、図20における電流源50を図15の可変電流源51に置換し、温度補正手段3dにおいて図17(a)または図17(b)のような構成を採用してもよい。このようにすれば、複数の負荷に対する電流検出を行う電流検出回路において、第7の実施形態で説明したのと同様の作用効果を得ることができる。
以上説明した本発明の第9の実施形態によれば、第1〜第5の各実施形態で説明した(1)〜(7)の作用効果と、第6の実施形態で説明した(8)、(9)の作用効果と、第7の実施形態で説明した(10)の作用効果に加えて、さらに以下の(12)のような作用効果を奏する。
(12)本実施形態による電流検出回路は、負荷駆動回路201、202に接続されており、その個数に応じて、ハイサイド電流検出回路12およびローサイド電流検出回路22が複数組設けられている。この電流検出回路は、一定の参照電流Irefを出力する電流源50と、ハイサイド電流検出回路12およびローサイド電流検出回路22の各組と電流源50の中からいずれかを選択して共通の検出抵抗7に接続するセレクタ71と、ハイサイド電流検出回路12およびローサイド電流検出回路22の各組について、セレクタ71により電流源50が選択されたときの検出抵抗7の電圧に基づいて、検出抵抗7の抵抗値の温度変化による負荷電流Iout1、Iout2の検出結果の誤差をそれぞれ補正する温度補正手段3dとをさらに備える。このようにしたので、前述の第8の実施形態と同様に、広い温度範囲において、電磁負荷61、62に流れる負荷電流Iout1、Iout2をそれぞれ高精度に検出することができる。さらに、共通の検出抵抗7を用いることで、その抵抗値に対する温度依存性を効果的に除去すると共に、小型化や低コスト化を図ることができる。
(第10の実施形態)
次に、本発明の第10の実施形態について説明する。図22は、本発明の第10の実施形態による電流制御装置の構成を示すブロック図である。この電流制御装置は、負荷駆動回路100として、第1の実施形態で説明した図1の負荷駆動回路と同じ構成の回路を備える。さらに、デッドタイム生成手段4と、PWM制御手段30とを備える。
PWM制御手段30は、検出電流Icurの検出結果として出力回路8aから出力端子CURに出力される検出抵抗7の電圧と、外部から入力される電流指令値とに基づいて、負荷電流Ioutが電流指令値に等しくなるようにPWM制御信号を生成する。PWM制御手段30により生成されたPWM制御信号は、デッドタイム生成手段4に出力される。
デッドタイム生成手段4は、PWM制御手段30からのPWM制御信号を入力し、これに基づいて、ハイサイドドライバ1への入力信号INHと、ローサイドドライバ2への入力信号INLとを生成し、出力する。このとき、ハイサイドドライバ1のドライバ用トランジスタ11とローサイドドライバ2のドライバ用トランジスタ21とが同時にONして貫通電流が発生しないように、入力信号INHおよび入力信号INLにおいてデッドタイムを設ける。このデッドタイムでは、ドライバ用トランジスタ11および21の両方をオフするように、入力信号INH、INLを出力する。
以上説明した本発明の第10の実施形態によれば、低損失で常時電流検出可能な電流検出回路を用いているため、高信頼な電流制御装置を提供することができる。
なお、本実施形態では、負荷駆動回路100として、第1の実施形態で説明した図1の負荷駆動回路を用いた例を説明したが、第6〜第9の各実施形態で説明した図12、15、18または20の負荷駆動回路を用いてもよい。
たとえば、第6の実施形態で説明した図12の負荷駆動回路や、第7の実施形態で説明した図15の負荷駆動回路を用いる場合は、出力回路8aからの出力に代えて、温度補正手段3aまたは3bからの温度補正信号CUR_adjをPWM制御手段30へ入力すればよい。このようにすることで、検出抵抗の抵抗値に対する温度依存性を補正して、広い温度範囲において負荷電流Ioutを高精度に検出して制御を行う電流制御装置を提供することができる。
また、第8の実施形態で説明した図18の負荷駆動回路や、第9の実施形態で説明した図20の負荷駆動回路を用いる場合は、出力回路8aからの出力に代えて、温度補正手段3cまたは3dからの温度補正信号CUR_adj1、CUR_adj2をPWM制御手段30へ入力すればよい。このようにすることで、PWM制御手段30において、複数の負荷駆動回路に対してPWM信号をそれぞれ出力し、複数の電磁負荷を同時に制御する電流制御装置を提供することができる。
以上説明した本発明の第10の実施形態によれば、第1〜第5の各実施形態で説明した(1)〜(7)の作用効果と、第6の実施形態で説明した(8)、(9)の作用効果と、第7の実施形態で説明した(10)の作用効果と、第8の実施形態で説明した(11)の作用効果と、第9の実施形態で説明した(12)の作用効果に加えて、さらに以下の(13)、(14)のような作用効果を奏する。
(13)本実施形態による電流制御装置は、PWM制御手段30を備えている。PWM制御手段30は、検出電流Icurの検出結果に基づいて、負荷駆動回路100を制御するためのPWM制御信号を出力する。このようにしたので、負荷電流Ioutを高精度に検出して制御を行う電流制御装置を提供することができる。
(14)本実施形態による電流制御装置は、さらにデッドタイム生成手段4を備えている。デッドタイム生成手段4は、PWM制御手段30からのPWM制御信号に基づいて、ハイサイドドライバ1のドライバ用トランジスタ11およびローサイドドライバ2のドライバ用トランジスタ21の両方をオフするデッドタイムを生成する。このようにしたので、貫通電流の発生を防ぐことができる。
なお、本発明は以上説明した各実施形態に限定されるものではなく、様々な変形例が含まれる。たとえば、上記の各実施形態は、本発明を詳細に分かりやすく説明したものであるため、必ずしも各実施形態で説明した全ての構成を備える必要はない。また、いずれかの実施形態の構成の一部を他の実施形態と置き換えたり、他の実施形態の構成を加えたりすることも可能である。すなわち、各実施例の構成のうち任意の部分について、追加・削除・置換が可能である。
また、以上説明した各実施形態では、回路内の各構成要素間を接続する制御線や信号線について、説明上必要と考えられるものを示しているが、実際の制御線や信号線はこれに限定されない。実際には、ほとんど全ての構成要素が相互に接続されていると考えて差し支えない。