JP4888714B2 - 電圧印加電流測定回路 - Google Patents
電圧印加電流測定回路 Download PDFInfo
- Publication number
- JP4888714B2 JP4888714B2 JP2007068261A JP2007068261A JP4888714B2 JP 4888714 B2 JP4888714 B2 JP 4888714B2 JP 2007068261 A JP2007068261 A JP 2007068261A JP 2007068261 A JP2007068261 A JP 2007068261A JP 4888714 B2 JP4888714 B2 JP 4888714B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
センスアンプで検出されるDUT端子の電圧が設定電圧と平衡するようにフォースアンプで制御し、前記DUT端子に流れる電流を測定する電圧印加電流測定回路において、
前記設定電圧に基づいて所定の出力電圧を発生するフォースアンプと、
電圧/電流相関関係が既知の電圧制御電流源からなり、前記フォースアンプの出力電圧を入力して対応する電流を前記DUT端子に出力する電圧電流変換回路と、
前記DUT端子の電圧を検出して前記フォースアンプに帰還するセンスアンプと、
前記電圧電流変換回路の入力電圧を入力し、前記電圧/電流相関関係に基づいて前記DUT端子の電流データに変換する電流測定回路と
を備えたことを特徴とする。
請求項1記載の電圧印加電流測定回路において、
前記電圧電流変換回路は、
前記フォースアンプの出力電圧を入力する差動増幅回路と、
この差動増幅回路と直列に挿入され、前記DUT端子に流れる電流を電圧に変換する電流検出抵抗と、
前記DUT端子の電圧を前記差動増幅回路に帰還する電圧バッファと
を備え、
前記差動増幅回路により前記電流検出抵抗の電圧降下が前記出力電圧とバランスすることを特徴とする。
請求項1又は請求項2記載の電圧印加電流測定回路において、
前記電圧電流変換回路は、
入力部に、
前記フォースアンプの出力電圧を入力する演算増幅器と、
この演算増幅器に接続して複数のゲインを設定するための複数の抵抗と、
該複数の抵抗のいずれかを選択する切り換えスイッチと
を備え、
前記切り換えスイッチにより電流レンジを切り換え可能としたことを特徴とする。
Iout=(1+2・Rf/Rg)・Vin/Rs (1)
(1)式の関係を用いて、電流測定回路10においてVI変換器9の入力電圧Vinから出力電流Ioutを算出することができる。
4 センスアンプ
9 電圧電流変換回路
10 電流測定回路
102 AD変換回路
Iout DUT端子に流れる電流
Rg 利得設定抵抗
Vs 設定電圧
Vin 入力電圧
Vout 端子の電圧
Claims (3)
- センスアンプで検出されるDUT端子の電圧が設定電圧と平衡するようにフォースアンプで制御し、前記DUT端子に流れる電流を測定する電圧印加電流測定回路において、
前記設定電圧に基づいて所定の出力電圧を発生するフォースアンプと、
電圧/電流相関関係が既知の電圧制御電流源からなり、前記フォースアンプの出力電圧を入力して対応する電流を前記DUT端子に出力する電圧電流変換回路と、
前記DUT端子の電圧を検出して前記フォースアンプに帰還するセンスアンプと、
前記電圧電流変換回路の入力電圧を入力し、前記電圧/電流相関関係に基づいて前記DUT端子の電流データに変換する電流測定回路と
を備えたことを特徴とする電圧印加電流測定回路。 - 前記電圧電流変換回路は、
前記フォースアンプの出力電圧を入力する差動増幅回路と、
この差動増幅回路と直列に挿入され、前記DUT端子に流れる電流を電圧に変換する電流検出抵抗と、
前記DUT端子の電圧を前記差動増幅回路に帰還する電圧バッファと
を備え、
前記差動増幅回路により前記電流検出抵抗の電圧降下が前記出力電圧とバランスすることを特徴とする請求項1記載の電圧印加電流測定回路。 - 前記電圧電流変換回路は、
入力部に、
前記フォースアンプの出力電圧を入力する演算増幅器と、
この演算増幅器に接続して複数のゲインを設定するための複数の抵抗と、
該複数の抵抗のいずれかを選択する切り換えスイッチと
を備え、
前記切り換えスイッチにより電流レンジを切り換え可能としたことを特徴とする請求項1又は請求項2記載の電圧印加電流測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068261A JP4888714B2 (ja) | 2007-03-16 | 2007-03-16 | 電圧印加電流測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068261A JP4888714B2 (ja) | 2007-03-16 | 2007-03-16 | 電圧印加電流測定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008232636A JP2008232636A (ja) | 2008-10-02 |
JP4888714B2 true JP4888714B2 (ja) | 2012-02-29 |
Family
ID=39905633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007068261A Expired - Fee Related JP4888714B2 (ja) | 2007-03-16 | 2007-03-16 | 電圧印加電流測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888714B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11137419B2 (en) | 2019-12-17 | 2021-10-05 | Analog Devices International Unlimited Company | Mutiple range current sensor techniques |
US11193957B2 (en) | 2019-08-13 | 2021-12-07 | Analog Devices International Unlimited Company | Shunt resistor averaging techniques |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9772636B2 (en) * | 2012-06-26 | 2017-09-26 | Analog Devices, Inc. | Power supply control |
-
2007
- 2007-03-16 JP JP2007068261A patent/JP4888714B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11193957B2 (en) | 2019-08-13 | 2021-12-07 | Analog Devices International Unlimited Company | Shunt resistor averaging techniques |
US11137419B2 (en) | 2019-12-17 | 2021-10-05 | Analog Devices International Unlimited Company | Mutiple range current sensor techniques |
Also Published As
Publication number | Publication date |
---|---|
JP2008232636A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5814892B2 (ja) | 電流検出回路及びそれを用いた電流制御装置 | |
KR101136691B1 (ko) | 정전압 회로 | |
US7196581B2 (en) | Amplifier switching control circuit and method for current shunt instrumentation amplifier having extended position and negative input common mode range | |
JP6205142B2 (ja) | 定電圧回路 | |
KR20080023133A (ko) | 차동 증폭 회로, 차동 증폭 회로를 사용한 전압 레귤레이터및 차동 증폭 회로의 동작 제어 방법 | |
US7239204B2 (en) | Current shunt instrumentation amplifier with extended bipolar input common mode range | |
US8519793B2 (en) | Operational amplifier circuit | |
JP4888714B2 (ja) | 電圧印加電流測定回路 | |
US7304525B2 (en) | Level converter | |
CN109782053B (zh) | 电源装置 | |
US7342443B2 (en) | Operational amplifier | |
JP2002257869A (ja) | 電流検出回路 | |
US9207255B2 (en) | Signal processing device and amplifier | |
CN111026226A (zh) | 一种电压调节器 | |
JP2013085382A (ja) | スイッチングレギュレータとその制御方法 | |
CN110825154A (zh) | 一种自动消除输入失调电压的基准电压源及其方法 | |
JP4555131B2 (ja) | 定電圧電源回路 | |
US9893688B1 (en) | Offset calibration circuit and method for an amplifier circuit | |
JP4106704B2 (ja) | 三相電流制御装置 | |
US6940329B2 (en) | Hysteresis circuit used in comparator | |
JP4242800B2 (ja) | センサ回路 | |
JP4216286B2 (ja) | 電流計測回路及びその集積回路素子 | |
CN114518486A (zh) | 一种输入失调电压的测量方法及电路 | |
JP4850755B2 (ja) | バイアス回路 | |
WO2019207980A1 (ja) | アナログマルチプレクサ付き増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |