JP2013085382A - スイッチングレギュレータとその制御方法 - Google Patents
スイッチングレギュレータとその制御方法 Download PDFInfo
- Publication number
- JP2013085382A JP2013085382A JP2011223908A JP2011223908A JP2013085382A JP 2013085382 A JP2013085382 A JP 2013085382A JP 2011223908 A JP2011223908 A JP 2011223908A JP 2011223908 A JP2011223908 A JP 2011223908A JP 2013085382 A JP2013085382 A JP 2013085382A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- circuit
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】入力電圧と接地電圧との間に直列に接続された第1のスイッチ素子及び第2のスイッチ素子を用いて、入力電圧を所定の出力電圧に変換して出力するスイッチングレギュレータにおいて、基準電圧を、出力電圧に比例する電圧と比較し、比較結果を示す出力信号を出力するコンパレータと、コンパレータからの出力信号に応じて第1のスイッチ素子及び第2のスイッチ素子を交互にオン又はオフするように制御するスイッチ素子制御回路と、定電圧源から出力される電圧及び出力電圧に基づいて、負帰還フィードバックにより基準電圧を生成する出力電圧補正回路とを備える。
【選択図】図1
Description
VC=VREF×(Rf1+Rf2)/Rf2+VPP/2 ・・・(1)
VPP=dIL/dt×ton×Resr ・・・(2)
dIL/dt=(VCC−IL×Ron−VOUT)/L ・・・(3)
ton=(VOUT+IL×Ron)/VCC×1/fsw ・・・(4)
VPP=
(VCC−IL×Ron−VOUT)/L×(VOUT+IL×Ron)
/VCC×1/fsw×Resr ・・・(5)
Vx=−R2/R1×VPP/2+Vr ・・・(6)
Vx=−VPP/2+Vr ・・・(7)
LVo=Vx+VPP/2+δ ・・・(8)
LVo=Vr+δ ・・・(9)
基準電圧を、前記出力電圧に比例する電圧と比較し、比較結果を示す出力信号を出力するコンパレータと、
前記コンパレータからの出力信号に応じて前記第1のスイッチ素子及び前記第2のスイッチ素子を交互にオン又はオフするように制御するスイッチ素子制御回路と、
定電圧源から出力される電圧及び前記出力電圧に基づいて、負帰還フィードバックにより前記基準電圧を生成する出力電圧補正回路とを備えることを特徴とする。
前記スイッチングレギュレータは、基準電圧を、前記出力電圧に比例する電圧と比較し、比較結果を示す出力信号を出力するコンパレータと、前記コンパレータからの出力信号に応じて前記第1のスイッチ素子及び前記第2のスイッチ素子を交互にオン又はオフするように制御するスイッチ素子制御回路とを備え、
上記制御方法は、定電圧源から出力される電圧及び前記出力電圧に基づいて、負帰還フィードバックにより前記基準電圧を生成するステップを含むことを特徴とする。
図1は本発明の第1の実施形態に係るスイッチングレギュレータの構成を示す回路図である。図1において、出力電圧VOUTを抵抗Rf1,Rf2で分圧した電圧VFは出力電圧補正回路6に入力され、その出力電圧VBREFがコンパレータ1の非反転入力端子に入力されることを特徴とし、それ以外の構成は図9の従来例と同様に構成され、詳細説明を省略する。
VBREF
=(A+1)×VREF−A×VFC
=A(VREF−VFC)+VREF ・・・(10)
I1=I2=VREF/R1 ・・・(11)
I3=VF/R3 ・・・(12)
Iout=I2−I3=VREF/R1−VF/R3 ・・・(13)
VBREF=Iout×R2 ・・・(14)
VFPP=2×{VFC−(VBREF−δ)} ・・・(15)
VFC=VREF+1/(A+1)×(VFPP/2−δ) ・・・(16)
VFC=Rf2/(Rf1+Rf2)×VC ・・・(17)
[数18]
VFPP=Rf2/(Rf1+Rf2)×VPP ・・・(18)
VC
=(Rf1+Rf2)/Rf2×VREF
+1/(A+1)×(VPP/2−(Rf1+Rf2)/Rf2×δ)・・・(19)
VC≒(Rf1+Rf2)/Rf2×VREF ・・・(20)
図7は本発明の第2の実施形態に係るスイッチングレギュレータのための出力電圧補正回路6の構成概念を示すブロック図である。図7において、出力電圧補正回路6は、電圧平均化回路10と、増幅定数Aの誤差増幅回路14と、電圧加算回路15とを備えて構成される。ここで、出力電圧補正回路6は出力電圧VBREFが基準電圧VREFと電圧VFの時間平均値VFCの差をA倍に増幅した電圧値と出力電圧VREFの電圧値の和(又はそれに比例する電圧であってもよい。)に等しくなるように構成されている。
VBREF=A×(VREF−VFC)+VREF ・・・(21)
Io=Gm×(VREF−VFC) ・・・(22)
VBREF
=VREF+R2×Io
=VREF+GmR2×(VREF−VFC) ・・・(23)
2…スイッチ素子制御回路、
3,4…接続端子、
5…負荷、
6…出力電圧補正回路、
7…フィルタ回路、
10…電圧平均化回路、
11,12…電圧増幅回路、
13…電圧減算回路、
14…誤差増幅回路、
15…電圧加算回路、
16…電流アンプ、
17…積分回路、
21,24…定電流回路、
22…カレントミラー回路、
23…積分回路、
L…インダクタ、
Cout…出力コンデンサ、
A1,A2…アペアンプ、
P1,P2…PMOSトランジスタ、
N1,N2,N3…NMOSトランジスタ、
R1〜R12…抵抗素子(抵抗)、
C1,C2,C11…コンデンサ。
Claims (9)
- 入力電圧と接地電圧との間に直列に接続された第1のスイッチ素子及び第2のスイッチ素子を用いて、前記入力電圧を所定の出力電圧に変換して出力するスイッチングレギュレータにおいて、
基準電圧を、前記出力電圧に比例する電圧と比較し、比較結果を示す出力信号を出力するコンパレータと、
前記コンパレータからの出力信号に応じて前記第1のスイッチ素子及び前記第2のスイッチ素子を交互にオン又はオフするように制御するスイッチ素子制御回路と、
定電圧源から出力される電圧及び前記出力電圧に基づいて、負帰還フィードバックにより前記基準電圧を生成する出力電圧補正回路とを備えることを特徴とするスイッチングレギュレータ。 - 前記出力電圧補正回路は、
(a)前記定電圧源から出力される電圧と前記出力電圧の時間平均値との線形結合値、もしくは、
(b)前記定電圧源から出力される電圧と前記出力電圧の時間平均値との差と、前記定電圧源から出力される電圧との和との線形結合値
を前記基準電圧として生成することを特徴とする請求項1記載のスイッチングレギュレータ。 - 前記出力電圧補正回路は、
前記出力電圧の時間平均値を生成して出力する電圧平均化回路と、
前記定電圧源から出力される電圧に比例する電圧と、前記電圧平均化回路から出力される電圧に比例する電圧との誤差に比例する電圧との差の電圧を生成して出力する電圧減算回路とを備え、
前記電圧減算回路から出力される電圧を前記コンパレータの前記基準電圧とすることを特徴とする請求項1又は2に記載のスイッチングレギュレータ。 - 前記出力電圧補正回路は、
前記出力電圧の時間平均値を生成して出力する電圧平均化回路と、
前記定電圧源から出力される電圧と前記電圧平均化回路から出力される電圧との誤差に比例する電圧を出力する誤差増幅回路と、
前記誤差増幅回路から出力される電圧と前記定電圧源から出力される電圧の和に比例する電圧を出力する電圧加算回路とを備え、
前記電圧加算回路から出力される出力電圧を前記コンパレータの前記基準電圧とすることを特徴とする請求項1又は2に記載のスイッチングレギュレータ。 - 前記誤差増幅回路は、
前記定電圧源から出力される電圧と前記出力電圧の時間平均値に比例する電圧との誤差を電流に変換して増幅する電圧−電流変換回路と、
前記電圧−電流変換回路から出力される電流を電圧に変換するための抵抗素子を備え、
前記定電圧源から出力される電圧と前記出力電圧の時間平均値に比例する電圧との誤差を増幅した電圧を出力することを特徴とする、請求項4に記載のスイッチングレギュレータ。 - 前記出力電圧補正回路は、
前記定電圧源から出力される電圧に比例する電流を出力する第1の電圧−電流変換回路と、
前記出力電圧に比例する電流を出力する第2の電圧−電流変換回路と、
前記第1の電圧−電流変換回路から出力される電流と前記第2の電圧−電流変換回路から出力される電流との差に比例する電圧を出力する電流−電圧変換回路を備え、
前記電流−電圧変換回路の出力電圧に基づいて前記コンパレータの前記基準電圧を生成することを特徴とする請求項1から3のうちのいずれか1つに記載のスイッチングレギュレータ。 - 前記第1の電圧−電流変換回路は、
第1の抵抗素子と、
前記定電圧源に接続された反転入力端子と、前記第1の抵抗素子に接続された非反転入力端子とを有する第1のオペアンプと、
前記第1のオペアンプの出力端子に接続されたゲートと、前記第1の抵抗素子に接続されたソースとを有する第1のトランジスタと、
前記第1のトランジスタのドレインに接続されたソース及びゲートを有する第2のトランジスタと、
前記第2のトランジスタのゲートに接続されたゲートを有し、前記第2のトランジスタと同一の導電型である第3のトランジスタとを備え、
前記第1の抵抗素子と前記第1のオペアンプと前記第1のトランジスタから構成される第1のボルテージフォロワ回路により、前記定電圧源から出力される電圧に対応する電圧を前記第1の抵抗素子に発生させて、前記第2のトランジスタと前記第3のトランジスタで構成されるカレントミラー回路により前記第1の抵抗素子に流れる電流を前記第3のトランジスタに供給することで、前記定電圧源から出力される電圧に比例する電流を生成し、
前記第2の電圧−電流変換回路は、
第2の抵抗素子と、
前記出力電圧に比例する電圧が入力された反転入力端子と、前記第2の抵抗素子に接続された非反転入力端子とを有する第2のオペアンプと、
前記第2のオペアンプの出力端子に接続されたゲートと、前記第2の抵抗素子に接続されたソースと、前記第1の電圧−電流変換回路に接続されたドレインとを有する第4のトランジスタを備え、
前記第2の抵抗素子と前記第2のオペアンプと前記第2のトランジスタとから構成される第2のボルテージフォロワ回路により、前記定電圧源から出力される電圧に対応する電圧を第2の抵抗素子に発生させて、前記出力電圧に比例する電流を前記第4のトランジスタに供給し、
前記電流−電圧変換回路は、
前記第1の電圧−電流変換回路と前記第2の電圧−電流変換回路との間の接続部に接続された第3の抵抗素子を備え、
前記第1の電圧−電流変換回路から出力される電流と、前記第2の電圧−電流変換回路から出力される電流との差の電流を前記第3の抵抗素子に流し、前記第3の抵抗素子に誘起される電圧を得ることにより、電流−電圧変換することを特徴とする請求項6に記載のスイッチングレギュレータ。 - 入力電圧と接地電圧との間に直列に接続された第1のスイッチ素子及び第2のスイッチ素子を用いて、前記入力電圧を所定の出力電圧に変換して出力するスイッチングレギュレータの制御方法であって、
前記スイッチングレギュレータは、
基準電圧を、前記出力電圧に比例する電圧と比較し、比較結果を示す出力信号を出力するコンパレータと、
前記コンパレータからの出力信号に応じて前記第1のスイッチ素子及び前記第2のスイッチ素子を交互にオン又はオフするように制御するスイッチ素子制御回路とを備え、
上記制御方法は、
定電圧源から出力される電圧及び前記出力電圧に基づいて、負帰還フィードバックにより前記基準電圧を生成するステップを含むことを特徴とするスイッチングレギュレータの制御方法。 - 前記基準電圧を生成するステップは、
(a)前記定電圧源から出力される電圧と前記出力電圧の時間平均値との線形結合値、もしくは、
(b)前記定電圧源から出力される電圧と前記出力電圧の時間平均値との差と、前記定電圧源から出力される電圧との和との線形結合値
を前記基準電圧として生成することを特徴とする請求項8記載のスイッチングレギュレータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011223908A JP2013085382A (ja) | 2011-10-11 | 2011-10-11 | スイッチングレギュレータとその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011223908A JP2013085382A (ja) | 2011-10-11 | 2011-10-11 | スイッチングレギュレータとその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013085382A true JP2013085382A (ja) | 2013-05-09 |
Family
ID=48530008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011223908A Pending JP2013085382A (ja) | 2011-10-11 | 2011-10-11 | スイッチングレギュレータとその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013085382A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109936286A (zh) * | 2019-03-21 | 2019-06-25 | 广州致远电子有限公司 | 恒流模块串联输出均压控制电路及参数确定方法 |
WO2020015261A1 (zh) * | 2018-07-17 | 2020-01-23 | 深圳市华星光电半导体显示技术有限公司 | Dc-dc 转换电路的反馈方法及反馈电路 |
WO2021235171A1 (ja) * | 2020-05-19 | 2021-11-25 | ミツミ電機株式会社 | Dc-dcコンバータおよび電源制御用半導体集積回路並びに電源装置 |
CN117155070A (zh) * | 2023-10-30 | 2023-12-01 | 湃晟芯(苏州)科技有限公司 | 一种高频dcdc开关电源的检测电路 |
CN109936286B (zh) * | 2019-03-21 | 2024-05-03 | 广州致远电子股份有限公司 | 恒流模块串联输出均压控制电路及参数确定方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116823A (ja) * | 2005-10-20 | 2007-05-10 | Fujitsu Ltd | Dc−dcコンバータの制御回路および制御方法 |
JP2011035948A (ja) * | 2009-07-29 | 2011-02-17 | Fujitsu Semiconductor Ltd | Dc−dcコンバータ、制御回路及び電源電圧制御方法 |
-
2011
- 2011-10-11 JP JP2011223908A patent/JP2013085382A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116823A (ja) * | 2005-10-20 | 2007-05-10 | Fujitsu Ltd | Dc−dcコンバータの制御回路および制御方法 |
JP2011035948A (ja) * | 2009-07-29 | 2011-02-17 | Fujitsu Semiconductor Ltd | Dc−dcコンバータ、制御回路及び電源電圧制御方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020015261A1 (zh) * | 2018-07-17 | 2020-01-23 | 深圳市华星光电半导体显示技术有限公司 | Dc-dc 转换电路的反馈方法及反馈电路 |
CN109936286A (zh) * | 2019-03-21 | 2019-06-25 | 广州致远电子有限公司 | 恒流模块串联输出均压控制电路及参数确定方法 |
CN109936286B (zh) * | 2019-03-21 | 2024-05-03 | 广州致远电子股份有限公司 | 恒流模块串联输出均压控制电路及参数确定方法 |
WO2021235171A1 (ja) * | 2020-05-19 | 2021-11-25 | ミツミ電機株式会社 | Dc-dcコンバータおよび電源制御用半導体集積回路並びに電源装置 |
CN117155070A (zh) * | 2023-10-30 | 2023-12-01 | 湃晟芯(苏州)科技有限公司 | 一种高频dcdc开关电源的检测电路 |
CN117155070B (zh) * | 2023-10-30 | 2023-12-29 | 湃晟芯(苏州)科技有限公司 | 一种高频dcdc开关电源的检测电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902390B2 (ja) | カレント検出回路及び電流モード型スイッチングレギュレータ | |
US20190165683A1 (en) | Systems and methods for high precision and/or low loss regulation of output currents of power conversion systems | |
US7733671B2 (en) | Switching regulators | |
US7615973B2 (en) | Adder and current mode switching regulator | |
JP5151332B2 (ja) | 同期整流型スイッチングレギュレータ | |
JP5029055B2 (ja) | 検出回路及び電源システム | |
KR100945436B1 (ko) | 슬롭 보상 회로 및 스위칭 레귤레이터 | |
US7545129B2 (en) | Switching power supply circuit | |
JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたdc−dcコンバータ | |
US8963522B2 (en) | Current-direction detecting circuit and DC-DC converter | |
US20120194149A1 (en) | Power supply circuit, control method for controlling power supply circuit, and electronic device incorporating power supply circuit | |
US7352161B2 (en) | Burst-mode switching voltage regulator with ESR compensation | |
JP5470772B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP4512632B2 (ja) | Dc−dcコンバータ | |
KR20100079542A (ko) | 전류 감지 회로 | |
JP2013085382A (ja) | スイッチングレギュレータとその制御方法 | |
US8258828B2 (en) | Summation circuit in DC-DC converter | |
JP2015119550A (ja) | スロープ補償回路及びスイッチング電源装置 | |
JP5287205B2 (ja) | 電源回路及びその動作制御方法 | |
JP2012032940A (ja) | 電源制御回路 | |
CN115776228A (zh) | Dc-dc变换器 | |
JP2012034472A (ja) | 電源制御回路、電源回路 | |
JP5707922B2 (ja) | 電源コントローラ、および電子機器 | |
JP5148649B2 (ja) | Dc−dc変換器 | |
JP4934442B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140904 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20141105 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151201 |