JP4216286B2 - 電流計測回路及びその集積回路素子 - Google Patents

Description

本発明は、電力回路や電子機器等の電気回路に流れる電流を計測する電流計測回路に関し、高精度かつ広い測定レンジでの電流計測を実現する電流計測回路に関する。

電気回路に流れる電流の計測方法として、シャント抵抗器の両端の電圧降下を測定する方法が知られている。シャント抵抗器を用いる場合は、被計測電流と抵抗Ｒの積である電圧Ｖを検出することで被計測電流ｉを測定する。この方式によるマルチテスタ等では、例えば、異なる値の抵抗Ｒをスイッチで切り替えることにより被計測電流の大小に対応する。

また、カレントトランスを利用する方法、ホール素子を利用する方法等もある。

さらに、特許文献１及び２では、被計測電流ｉをＦＥＴ(Field Effect Transisor)のドレイン・ソース間に流し、ＦＥＴのドレイン・ソース間電圧Ｖdを測定することにより被計測電流を測定する方法を開示している。これは、ＦＥＴのドレイン・ソース間のオン抵抗Ｒonがドレイン電流の変化に対してほぼ一定であるという特性を利用している。

上記のＦＥＴ方式では、ゲート電圧によりオン抵抗を所定値に設定する。従って、被計測電流の大きさに応じて測定に適した出力電圧が得られる所定のオン抵抗とするためにゲート電圧を調整する。よって、ゲート電圧により被計測電流の大小に対応できる。
特開平６−２０１７３８号公報 特開平７−１９８７５８号公報

しかしながら、従来の電流計測方法はいずれも測定レンジに制限があり、例えば１μＡ〜１００Ａといった広範囲の電流を１つの回路で測定可能なものは実現されていない。

シャント抵抗器において一定の抵抗値を用いる場合は、その抵抗値に対して十分大きな電流であれば高い精度で被計測電流ｉを測定することができるが、微小電流の測定時には電圧Ｖが小さくなり、高精度の電流測定は困難となる。また、一定の抵抗値(例えば１Ω)の測定レンジ(例えば１〜１０Ａ)において、シャント抵抗器で発生する電力損失ｉ^２Ｒの変化(例えば１〜１００Ｗ)は非常に大きく、特に大電流では大きな電力損失となる。さらに、測定レンジ切り替えのために複数の抵抗値を切り替えるとき、電流路が遮断される。またさらに、マルチテスタ等では、大電流を測定する場合はスイッチ接点の電流容量の制限や接触抵抗の影響があるため、大電流測定用にスイッチ接点のない専用の端子を備えている。従って、大電流測定の場合には専用の端子に接続し替える操作が必要となり煩雑である。

カレントトランスやホール素子を利用する方法は、電流が発生する磁界の強さに基づいて電流計測するため、大きな電流領域では出力電圧の飽和により、また小さな電流領域では測定精度によって測定レンジが制限されることとなる。

ＦＥＴのドレイン・ソース間電圧Ｖdによって電流を測定する方法では、ＦＥＴの特性により大電流領域でオン抵抗Ｒonが一定領域ではなくなることにより測定レンジが制限され、小さな電流領域では測定精度によって測定レンジが制限されることとなる。

また、ＦＥＴ方式では、測定精度を高めるためには、ドレイン・ソース間のオン抵抗Ｒonを高精度に設定しなければならないが、オン抵抗Ｒonを決定するゲート電圧をどのように高精度に設定しても、オン抵抗Ｒonは一意に決定されない。これは、個々のＦＥＴの特性にばらつきがあることに起因しているため、１個のＦＥＴのみを用いる限り、ゲート電圧の精度を高めることによってはオン抵抗Ｒonの高精度化は達成できない。

さらに、ＦＥＴ個体の特性上、ゲート電圧をパラメータとしたドレイン・ソース間電圧Ｖdとドレイン電流との関係は非線形である。これは、ゲート電圧及びドレイン電流のいずれの変動に対しても、オン抵抗Ｒonが非線形に変動することを意味する。ＦＥＴ一個体のみでこの本質的な非線形性を解消することは不可能である。

またさらに、ドレイン・ソース間のオン抵抗Ｒonの温度特性は正特性を有するため、同一ゲート電圧であっても温度によりオン抵抗Ｒonは変化する。この温度変化についてもＦＥＴ一個体のみでは対処できない。これらの要因から、ＦＥＴのドレイン・ソース間電圧Ｖdによる電流計測方法の高精度化は困難であった。

斯かる現状に鑑み本発明は、簡易な構成によって広範囲の測定レンジと容易な測定操作を実現した高精度の電流計測回路を提供することを目的とする。

上記の目的を達成するべく本発明は以下の構成を提供する。
（１）請求項１に係る電流計測回路は、被計測電流(i)がソース電流(iS1)またはドレイン電流として流れるべく構成された第１ＦＥＴ(Q1)と、
計測用電流(iS2)がソース電流またはドレイン電流として流れるべく構成された第２ＦＥＴ(Q2)と、
第１及び第２の２つの入力端と第１の出力端とを備え、該第１及び第２の入力端のうち一方の入力端に前記第１ＦＥＴ(Q1)のソース電位またはドレイン電位が印加され、該第１の出力端に前記第１ＦＥＴ(Q1)及び前記第２ＦＥＴ(Q2)の各ゲート電位を制御するための第１制御電位を出力するべく、所定の増幅率もつ増幅器として構成された第１のフィードバック手段(OP1)と、
第３及び第４の２つの入力端と第２の出力端とを備え、該第３及び第４の入力端のうち一方の入力端に基準電位として前記第１ＦＥＴ(Q1)のソース電位またはドレイン電位が印加されると共に他方の入力端に前記第２ＦＥＴ(Q2)のソース電位またはドレイン電位が印加され、該第２の出力端に該第２ＦＥＴ(Q2)のソース電位またはドレイン電位を制御するための第２制御電位を出力するべく、さらに計測用抵抗の一端に該第２制御電位に応じた電位が印加されると共に該計測用抵抗の他端が該第２ＦＥＴ(Q2)のソース電位またはドレイン電位を与えるべく、所定の増幅率をもつ増幅器として構成された第２のフィードバック手段(OP2)と、を有し、
前記第１のフィードバック手段(OP1)は、前記被計測電流(i)により前記第１ＦＥＴ(Q1)のソース電位またはドレイン電位が発生したとき、該被計測電流(i)の変化に応じて該第１ＦＥＴ(Q1)のソース電位またはドレイン電位、該第１制御電位、及び該第１ＦＥＴ(Q1)のオン抵抗がそれぞれ変化して所定の値となるように動作し、
前記第２のフィードバック手段(OP2)は、前記第２ＦＥＴ(Q2)のソース電位またはドレイン電位を前記基準電位と同電位とするように動作し、
前記第２制御電位に起因して前記計測用抵抗及び前記第２ＦＥＴ(Q2)に前記計測用電流(iS2)が流れ、該計測用抵抗の電圧降下により前記被計測電流(i)の計測を行うことを特徴とする。

（２）請求項２に係る電流計測回路は、請求項１において、前記第１制御電位により制御される前記第１ＦＥＴ(Q1)及び前記第２ＦＥＴ(Q2)の各ゲート電位を調整するための手段(VR1)をさらに有することを特徴とする。
（３）請求項３に係る電流計測回路は、請求項１において、所定のバイアス電位を生成するための手段(VR2)をさらに有し、
前記第１フィードバック手段は、前記第１及び第２の入力端のうち他方の入力端に前記バイアス電位に応じた電位が印加されるように構成されており、該バイアス電位に応じて前記第１制御電位をオフセットさせることにより、前記被計測電流(i)が流れ始めるときに前記第１ＦＥＴ(Q1)及び前記第２ＦＥＴ(Q2)がオン状態となっているように各ゲート電位を制御することを特徴とする。

（４）請求項４に係る電流計測回路は、請求項１において、前記第２制御電位をエミッタ接地回路により増幅した出力電位を用いて前記第２ＦＥＴのソース電位またはドレイン電位を制御することを特徴とする。

（５）請求項５に係る電流計測回路は、請求項１〜７のいずれかにおいて、前記第１ＦＥＴ及び前記第２ＦＥＴのドレインを接地することを特徴とする。

（６）請求項６に係る集積回路素子は、請求項１〜５のいずれかの電流計測回路を内蔵したことを特徴とする。

（１）請求項１に係る電流計測回路では、第１及び第２の２つのＦＥＴを用い、第１ＦＥＴのソースとドレインの間のソース電流（またはドレイン電流）として被計測電流が流れる。ここで、「ソース電流」はドレイン接地の場合のソース・ドレイン間電流を称しており、「ドレイン電流」はソース接地の場合のドレイン・ソース間電流を称している。本発明の原理は、被計測電流が第１ＦＥＴのソースからドレインへ流れるように接続した場合も、その逆に流れるように接続した場合も同様である。以下、説明の便宜上、ドレイン接地の場合を例に説明する。
本回路では、均衡状態における第１ＦＥＴのソース電流と第２ＦＥＴのソース電流とが比例するように、第１ＦＥＴ及び第２ＦＥＴの特性が選択されている。この比例関係を実現し、かつ第１ＦＥＴ及び第２ＦＥＴの非線形特性による測定精度への影響を解消するように第１と第２の２つのフィードバック手段を組み合わせており、その結果、第２フィードバック手段の出力である第２制御電位を用いて計測を行うことができる。

先ず、第１のフィードバック手段は、被計測電流が流れる第１ＦＥＴのソース・ドレイン間のオン抵抗による電圧降下に相当する第１ＦＥＴのソース電位が入力される。そして、第１フィードバック手段は、第１ＦＥＴのソース電位を均衡状態とするように、第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する。この第１制御電位によりゲート電位が決定されて第１ＦＥＴのソース・ドレイン間抵抗が所定の値となり、その結果、ソース電位が変化して再び第１フィードバック手段に入力される。例えば、第１制御電位が上がりゲート電位が上がるとソース・ドレイン間抵抗は小さくなってソース電位が下がり、第１フィードバック手段の出力である第１制御電位も下がる。このフィードバック動作により、一定の被計測電流において第１ＦＥＴのソース電位、ゲート電位及びソース・ドレイン間抵抗がそれぞれ一定の値をとり均衡状態となる。

一方、第１フィードバック手段の出力である第１制御電位は、第２ＦＥＴのゲート電位も制御する。これにより、第１ＦＥＴと第２ＦＥＴの各々のゲート電位は基本的に同電位となる。
（２）請求項２に係る電流計測回路では、第１ＦＥＴ及び第２ＦＥＴの各ゲート電位を調整する手段を設けている。第１ＦＥＴと第２ＦＥＴとは、理想的にはゲート電位変化に対するオン抵抗の変化特性が完全に同一であるように選択され、その場合には両ＦＥＴのゲート電位を完全に同電位とすることができる。しかしながら、２つのＦＥＴの特性を理想的に一致させることは事実上困難であり、コスト高にもなる。従って、調整手段を設けることにより、少なくとも１つの計測レンジにおいて両ＦＥＴのオン抵抗の変化特性を同じとすることができる。

第２フィードバック手段は２つの入力を有し、一方の入力には第１ＦＥＴのソース電位が基準電位として印加され、他方の入力には第２ＦＥＴのソース電位が印加される。そして第２フィードバック手段の出力である第２制御電位は、第２ＦＥＴのソース電位を制御する。よって、第２制御電位は、第２ＦＥＴのソース電位を基準電位すなわち第１ＦＥＴのソース電位と同電位とするように制御し、制御された第２ＦＥＴのソース電位が再び第２フィードバック手段に入力される。このフィードバック動作により均衡状態となったとき、第１ＦＥＴと第２ＦＥＴの各々のソース電位は同電位となる。

本回路の第１及び第２フィードバック手段により均衡状態が達成されたとき、第１ＦＥＴと第２ＦＥＴのゲート電位同士及びソース電位同士はいずれも基本的に同電位となる。このときの第２制御電位を用いて計測を行うことができる。

均衡状態における第１ＦＥＴのソース電流（被計測電流）と第２ＦＥＴのソース電流との比は、被計測電流が変化しても一定に保持される。第１ＦＥＴと第２ＦＥＴは、この比例関係を保持する特性をもつように選択されている。一対の第１ＦＥＴと第２ＦＥＴの組合せがこの関係を保持する限りにおいて、第１ＦＥＴ（または第２ＦＥＴ）自体の個体特性のばらつきを考慮する必要はなくなる。

また、被計測電流が変化すると、第１ＦＥＴのソース電位が変化し、それによりゲート電位が変化し、ソース・ドレイン間抵抗も変化するが、例えば、被計測電流が大きくなればゲート電位が上がりソース・ドレイン間抵抗が小さくなる傾向で変化する。このことは、被計測電流が大きくなってもソース・ドレイン間抵抗が小さくなることで第１ＦＥＴにおける電力消費が大きく増大しない、つまり電力消費の自己制御機構を有することを意味する（第２ＦＥＴについても同様）。この点で、一定の抵抗値の両端電圧降下を測定する従来のシャント抵抗方式に対して大きな利点がある。

（３）請求項３に係る電流計測回路では、第１フィードバック手段の他方の入力端にバイアス電位に応じた電位を印加する。従って、その出力である第１制御電位は、第１ＦＥＴのソース電位を反映した電位に対しさらにバイアス電圧を反映した電位を重畳したものとなる。このような第１制御電位を用いて第１ＦＥＴと第２ＦＥＴのゲート電位を制御することにより、所定の計測レンジにおける最小電流に対しても第１ＦＥＴ及び第２ＦＥＴをわずかながらオン状態で動作させることが可能となる。すなわち、第１ＦＥＴ及び第２ＦＥＴがオフ状態からオン状態に移行するゲートしきい値電位を、バイアス電圧を反映した分だけオフセットさせる。このため安定かつ精確な計測を行うことができる。

（４）請求項４に係る電流計測回路では、第２フィードバック手段の出力である第２制御電位をエミッタ接地回路により増幅し、その出力電位を用いて第２ＦＥＴのソース電位を制御する。第１ＦＥＴのソース電流（被計測電流）が一つのレンジ内における最小電流である場合には、第２ＦＥＴが計測可能な程度にオン状態となるゲート電位が得られないために第２ＦＥＴのソース・ドレイン間抵抗が非常に大きな値をとる領域がある。第２ＦＥＴのソース・ドレイン間抵抗が大きいと第２フィードバック手段が増幅機能を発揮できず第２フィードバック手段のフィードバック動作が働かない。このため、仮にエミッタ接地回路がないとすると不安定になる。一方、エミッタ接地回路は電圧増幅率が大きくかつ定電流特性をもつ。従って、第２フィードバック手段の出力をエミッタ接地回路に通すことで十分な電圧増幅が行われかつ安定な電流が得られる。そして、第２フィードバック手段とエミッタ接地回路とを含めたフィードバック回路全体でのフィードバック動作が行われる結果、第２ＦＥＴが直ちにオン状態（飽和状態という意味ではなく、多様な値を取り得る。以下同じ。）となりソース電流が安定して精確な計測を行うことができる。

電流計測回路の一態様においては、第２ＦＥＴにおけるソース電位変化（ドレイン電位）に対するソース電流（ドレイン電流）の変化特性、及びゲート電位変化に対するソース・ドレイン間抵抗またはドレイン・ソース間抵抗の変化特性（非線形性を含めた変化特性）が、第１ＦＥＴと同じである。前述のように両ＦＥＴのソース電位同士及びゲート電位同士はそれぞれ同電位に保持されるため、これらの変化特性が揃っていることにより、両ＦＥＴのソース電流同士の比例関係を常に保持することができる。

本回路では、２つのフィードバック手段により、第１ＦＥＴのもつ個体特性の非線形性と、第２ＦＥＴのもつそれとが完全に相殺されるため、ソース電流同士の比には影響を及ぼさない。これにより、ＦＥＴの個体特性の非線形性、特にソース電流及びゲート電位に対するソース・ドレイン間抵抗の非線形性による誤差を全く含まない、高精度の電流計測回路が実現される。

電流計測回路の一態様においては、第１ＦＥＴと第２ＦＥＴとは、温度変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一である。これにより、両ＦＥＴの温度環境を共通とすれば、各ＦＥＴの温度変化に対するオン抵抗の変化を完全に相殺することができ、高精度の電流計測回路が実現される。

上記請求項１の電流計測回路において、第２ＦＥＴのソース電流（ドレイン電流）として流れる計測用電流を所定の計測用抵抗に流せば、均衡状態におけるその電圧降下を計測することにより被計測電流を計測することができる。

電流計測回路の一態様においては、計測用抵抗の値を変化させることにより、被計測電流の計測レンジを変化させる。これにより広範囲の電流計測が可能となる。従来のシャント抵抗方式では、被計測電流の電流路であるシャント抵抗を変更して計測レンジの切り替えを行うため、切り替え時に被計測電流の遮断が生じるが、本回路では、被計測電流の電流路（第１ＦＥＴのソースとドレインの間）を遮断することなく計測レンジの切り替えができる。

（５）請求項５に係る電流計測回路では、第１ＦＥＴ及び第２ＦＥＴのドレインを接地する。両ＦＥＴのドレイン同士を強固に温度結合させることができ、両ＦＥＴのソース・ドレイン間抵抗をよりいっそう安定化させることができ、より高精度の電流測定を実現できる。

（６）請求項６に係る集積回路素子は、請求項１〜５のいずれかの電流計測回路を内蔵したものである。これにより、コンパクト化、製造コストの低減、省電力消費等を図ることができる。

（１）第１の実施形態
（１−１）回路構成
図１は、本発明による電流計測回路の第１の実施形態である。本回路は、２つのＮチャネル型ＦＥＴＱ１及びＦＥＴＱ２並びに２つの演算増幅器ＯＰ１及びＯＰ２を主たる構成要素とする。本回路は、被測定電流路から流れ込む（矢印の方向）被計測電流ｉを計測するためのものであり、被計測電流ｉの大きさに対応する計測出力は、計測用の電流ｉS2が流れる計測用抵抗Ｒx1...xnの一端の電位Ｖoutとして得ることができる。

第１のＦＥＴＱ１のソースは被計測電流ｉの入力端子へ接続され、ドレインは接地される。被計測電流ｉは、ＦＥＴＱ１がオン状態のときソースからドレインへと流れるソース電流ｉS1となる。図示の回路では、この方向へ流れる電流のみを計測できる。さらに、ＦＥＴＱ１のソースは、演算増幅器ＯＰ１の非反転入力に接続されている。よってＦＥＴＱ１のソース電位が演算増幅器ＯＰ１の非反転入力に印加される。

逆方向電流バイパス用のダイオードＤ１は、ＦＥＴＱ１のソースにカソードが、ＦＥＴＱ１のドレインにアノードがそれぞれ接続されている。

尚、図１の回路において、ＦＥＴＱ１のソースとドレインを入れ替えて接続してもよい。その場合、ドレインからソースへ被計測電流ｉが流れ（ＦＥＴＱ１のドレイン電流）、ドレイン電位が演算増幅器ＯＰ１の非反転入力に印加される。

演算増幅器ＯＰ１は、反転入力と出力との間にフィードバック抵抗Ｒ３が接続され、反転入力と接地点との間には抵抗Ｒ２を介してバイアス電圧回路が接続されている。演算増幅器ＯＰ１は、非反転増幅器（増幅率＝１＋Ｒ３／Ｒ２、ただしバイアス回路の抵抗分を無視）構成する。バイアス電圧回路は、演算増幅器ＯＰ１の反転入力に対してバイアス電圧を印加するための回路である。抵抗Ｒ２の接地側は可変抵抗ＶＲ２の中間端子に接続され、この中間端子により正電源電位＋Ｖccと負電源電位−Ｖccの間でバイアス電圧（接地電位との間の電位差）を設定できる。

このバイアス電圧に関して実験の結果、大電流レンジの場合、若干（ｍＶ単位で）正電位、小電流レンジの場合、若干（ｍＶ単位で）負電位が好適であった。これは、ＦＥＴＱ１、Ｑ２の素子のバラツキが考えられる。

さらに、演算増幅器ＯＰ１の出力は可変抵抗ＶＲ１の中間端子に接続される。可変抵抗ＶＲ１の一端とＦＥＴＱ１のゲートとが接続され、可変抵抗ＶＲ１の他端とＦＥＴＱ２のゲートとが接続されている。よって、ＦＥＴＱ１とＦＥＴＱ２のゲート電位は、演算増幅器ＯＰ１の出力電位（第１制御電位）により制御されることになる。

可変抵抗ＶＲ１は、両ＦＥＴのゲート電位の調整用に設けられる。原理的には、特性の揃ったＦＥＴＱ１とＦＥＴＱ２の各ゲートを同電位とすればよいが、実際には両ＦＥＴの特性を理想的に揃えることは難しいため可変抵抗ＶＲ１により調整する。

一方、演算増幅器ＯＰ２は、その非反転入力がＦＥＴＱ１のソースと接続され、そして反転入力がＦＥＴＱ２のソースと接続されている。よって、演算増幅器ＯＰ２の非反転入力へはＦＥＴＱ１のソース電位が印加され、反転入力にはＦＥＴＱ２のソース電位が印加される。

さらに、演算増幅器ＯＰ２の出力は、ＮＰＮ型バイポーラトランジスタＱ３のベースに接続される。トランジスタＱ３のコレクタは正電源＋Ｖccへ、エミッタは計測用抵抗Ｒx1〜Ｒxnのいずれかの一端に接続される。トランジスタＱ３は、演算増幅器ＯＰ２の出力電流の増幅のために設けられているが必須要素ではない。

計測用抵抗Ｒx1〜Ｒxnは、切り替えスイッチＳＷによりいずれかを選択できる。計測用抵抗Ｒx1〜Ｒxnの他端は、ＦＥＴＱ２のソースと接続される。計測用抵抗Ｒx1〜ＲxnとＦＥＴＱ２のソース・ドレイン間抵抗とは直列となるため、計測用抵抗Ｒx1〜ＲxnにはＦＥＴＱ２のソース電流ｉS2が流れる。ＦＥＴＱ２のソース電流ｉS2が計測用の電流となる。実用上、計測用抵抗Ｒx1〜Ｒxnの一端と接地電位との間で計測出力Ｖoutを得る。

なお、ＦＥＴＱ１のソースとドレインを入れ替えて接続する場合は、ＦＥＴＱ２についてもソースとドレインを入れ替えて接続する。その場合は、ドレインからソースへ計測用の電流が流れ（ＦＥＴＱ２のドレイン電流）、ドレイン電位が演算増幅器ＯＰ２の反転入力に印加される。

尚、ＦＥＴＱ１は、被計測電流ｉが流れる測定用電流路であるから、大電流計測を行う場合は大電流容量のものが必要であるのに対し、ＦＥＴＱ２はＦＥＴＱ１の非線形特性相殺用、かつ電流計測用であるから大電流用である必要はなく、また、測定電力損を回避すべく小電流用とすることが好ましい。

原理的には、ＦＥＴＱ１とＦＥＴＱ２とは、ソース電位変化（またはドレイン電位変化）に対するソース電流（またはドレイン電流）の変化特性が同一であるように選択される。言い換えるならば、ＦＥＴＱ１とＦＥＴＱ２とは、ゲート電位変化に対するソース・ドレイン間抵抗（またはドレイン・ソース間抵抗）の変化特性が同一であるように選択される。ここでいうソース・ドレイン間抵抗はオン抵抗を意味する。

さらに、ＦＥＴＱ１とＦＥＴＱ２とは、温度変化に対するオン抵抗の変化特性も同一であることが好適である。

（１−２）回路動作
＜概要＞
本回路は、２つの演算増幅器の各々を含む第１及び第２のフィードバック手段により、被計測電流ｉすなわちＦＥＴＱ１のソース電流ｉS1に対して常に同じ比率でＦＥＴＱ２のソース電流ｉS2が流れるように動作する。初期状態から被計測電流ｉが流れ始めたとき、あるいは、被計測電流ｉが一定の値から別の値に変化したときは、これらのフィードバック手段が動作し、過渡状態を経て均衡状態が達成される。実際には、均衡状態へ移行する時間は瞬時であり、実時間電流計測には支障がない。この均衡状態において電流計測が行われる。

＜演算増幅器ＯＰ１による第１のフィードバック動作＞
ＦＥＴＱ１のソースに、負荷を経由した電圧が印加される前の初期状態では、ＦＥＴＱ１は前記バイアス電圧回路により生じるオフセットにより、わずかながら導通状態にある。ＦＥＴＱ１のソースに前記電圧が印加されたとき（被測定電流が流れ始めるとき）、本回路の動作状態における最大の電圧がＦＥＴＱ１のソースに印加されることになる。したがって、前記第１フィードバック手段を構成する演算増幅器ＯＰ１の非反転入力に印加されたＦＥＴＱ１のソース電位が演算増幅器ＯＰ１により増幅されて、ＦＥＴＱ１のゲートに印加される。これにより、ＦＥＴＱ１のオン抵抗が小さくなりＦＥＴＱ１のソース電位を下げる動作が実行される。この場合、ＦＥＴＱ１のソース電位によりフィードバックされるＦＥＴＱ１のゲート電位、これにより決定されるＦＥＴＱ１のソース・ドレイン間抵抗値及びこれにより決定されるＦＥＴＱ１のソース電位が瞬時に均衡し、ある一定の値に落ち着く（ＦＥＴＱ１のソース電流が変動しないとする）。

このフィードバック動作時、前記オフセットにより、ＦＥＴＱ１のソース電流が、一つの計測レンジ内の最小電流値であっても、ＦＥＴＱ１がオフである状態から、わずかながらオンである状態に遷移する過程を含まないことから、安定した高精度の電流計測が可能となる。

この第１のフィードバック動作は、均衡状態にあるときに被計測電流ｉすなわちＦＥＴＱ１のソース電流ｉS1の値が変化し、均衡が破れたときも瞬時に実行され、再び均衡状態が実現される。その際は、ＦＥＴＱ１のソース電位、ゲート電位及びソース・ドレイン間抵抗もまたそれぞれ変化し、別の値に定まる。

＜ＦＥＴＱ２のゲートの制御＞
演算増幅器ＯＰ１の出力電位はＦＥＴＱ２のゲートにも印加されるため、ＦＥＴＱ１とＦＥＴＱ２のゲート電位は、基本的に常に同電位となる。よって、ＦＥＴＱ１が所定のゲート電位でオン状態となると同時に、ＦＥＴＱ２もそのソース・ドレイン間抵抗がわずかながらＦＥＴＱ２のソース・ドレイン間を導通させている状態から直ちに所定のオン抵抗の値となり、オン状態となる。
ＦＥＴＱ１とＦＥＴＱ２とは、理想的にはゲート電位変化に対するオン抵抗の変化特性が完全に同一であるように選択され、その場合には両ＦＥＴのゲート電位を完全に同電位とすることができ、可変抵抗ＶＲ１も不要である。しかしながら、２つのＦＥＴの特性を理想的に一致させることは事実上困難であり、コスト高にもなる。従って、少なくとも１つの計測レンジにおいて両ＦＥＴのオン抵抗の変化特性が同じとなるように、両ＦＥＴのゲート電位のバランスを可変抵抗ＶＲ１により調整する。

＜演算増幅器ＯＰ２による第２のフィードバック動作＞
ＦＥＴＱ１のソース電位は、演算増幅器ＯＰ２の非反転入力にも印加される。そして演算増幅器ＯＰ２により所定の増幅率で増幅され、その出力電位によりＦＥＴＱ２のソース電位を制御する。そして、ＦＥＴＱ２のソース電位は、演算増幅器ＯＰ２の反転入力に印加される。従って、演算増幅器ＯＰ２の非反転入力に印加されているＦＥＴＱ１のソース電位を基準電位とし、反転入力に印加されるＦＥＴＱ２のソース電位がこの基準電位と同電位となるように、演算増幅器ＯＰ２の出力電位によりＦＥＴＱ２のソース電位を制御する。こうして、演算増幅器ＯＰ２のフィードバック動作によりＦＥＴＱ２のソース電位がＦＥＴＱ１のソース電位と同電位で均衡状態となる。
こうして均衡状態となったとき、ＦＥＴＱ２のソース電位及びゲート電位はＦＥＴＱ１のそれらとそれぞれ同電位であり、ＦＥＴＱ２のオン抵抗も所定の値に定まる。演算増幅器ＯＰ２の出力電位及び計測用のソース電流ｉS2も一定に定まる。

この第２のフィードバック動作は、均衡状態にあるとき被計測電流ｉすなわちＦＥＴＱ１のソース電流ｉS1の値が変化し、ＦＥＴＱ１のソース電位が変化して均衡が破れたとき実行され、再び均衡状態が瞬時に実現される。その際は、ＦＥＴＱ２のソース電位、ゲート電位及びオン抵抗もまたそれぞれ変化し、別の値に定まる。同じく、演算増幅器ＯＰ２の出力電位及び計測用のソース電流ｉS2も別の値に定まる。

＜バイアス電圧の印加＞
演算増幅器ＯＰ１の反転入力に印加されるバイアス電圧は、反転増幅されて出力に反映される。一方、演算増幅器ＯＰ１の非反転入力に印加されたソース電位は、非反転増幅されて出力に反映される。これらの出力は差動増幅されてＦＥＴＱ１及びＦＥＴＱ２のゲート電位を制御する。従ってバイアス電圧は、ＦＥＴＱ１のソース電位のみから決定されるゲート電位を、所定の電圧だけオフセットさせる働きがある。なお、図１の場合はバイアス電圧が反転入力に印加されるので、ゲート電位を増加方向にオフセットさせる場合は負のバイアス電圧を入力し、減少方向にオフセットさせる場合は正のバイアス電圧を入力すればよい。仮にこのバイアス電圧を印加しないとすると、前記のとおり一つの計測レンジ内における最小電流の場合安定した高精度の電流計測ができないことがある。両ＦＥＴを計測可能な程度にオン状態とするだけのゲート電位を与えるためのバイアス電圧を印加することにより見かけ上のゲートしきい値電位をオフセットさせることができるので、ソース電流が１つの計測レンジにおける最小電流の場合にも両ＦＥＴをわずかながらオン状態とすることができ、安定かつ精確な計測を行うことができる。

＜被計測電流ｉと計測用電流ｉS2との比例関係の実現＞
上記の通り、第１のフィードバック手段によりＦＥＴＱ１のゲート電位が一定に定まり、ＦＥＴＱ１とＦＥＴＱ２のゲート電位が同電位に維持され、第２のフィードバック手段によりＦＥＴＱ１とＦＥＴＱ２のソース電位が同電位に維持されるという本回路動作により、被計測電流ｉ（ＦＥＴＱ１のソース電流）と計測用電流ｉS2（ＦＥＴＱ２のソース電流）の比例関係を常に維持することが可能となる。このためにはＦＥＴＱ１とＦＥＴＱ２とを、ソース電位変化に対するソース電流の変化特性が同じであるように選択すればよい。両ＦＥＴのソース電位は常に同電位に維持されるので、ソース電位が変化するときその変化量は両ＦＥＴにおいて同じである。従って、ソース電位が変化したとき、例えばＦＥＴＱ１のソース電流が２倍になったとすると、ＦＥＴＱ２のソース電流も２倍となるならば、両ＦＥＴの変化特性が同じといえる。

このことは、ゲート電位変化に対する両ＦＥＴのオン抵抗の変化特性が同じであることと同じ意味である。両ＦＥＴのゲート電位は常に同電位に維持されるので、ゲート電位が変化するときその変化量は両ＦＥＴにおいて同じである。従って、ゲート電位が変化したとき、例えばＦＥＴＱ１のオン抵抗が２倍になったとすると、ＦＥＴＱ２のオン抵抗も２倍となるならば、両ＦＥＴの変化特性が同じといえる。これは、ＦＥＴＱ１とＦＥＴＱ２の個体特性の非線形性を同一とすることにより実現できる。両ＦＥＴの非線形性は、両ＦＥＴのソース電位が演算増幅器ＯＰ２の互いに逆相の２つの入力に対し電圧の形態で同相同電位で印加されることにより、演算増幅器ＯＰ２の出力電位において相殺される。これにより高精度の電流計測回路が実現される。

さらに、ＦＥＴＱ１とＦＥＴＱ２とは、温度変化に対するオン抵抗の変化特性が同じであることにより、両ＦＥＴの温度環境を共通とすれば、各ＦＥＴの温度変化に対するオン抵抗の変化を完全に相殺することができ、より高精度の電流計測回路が実現される。両ＦＥＴのドレイン同士を強固に温度結合させることができるという点で、図１のようにＦＥＴＱ１とＦＥＴＱ２のドレインを接地することが好適である。両ＦＥＴのドレインを接地する場合、ドレインを共通基盤としてＩＣ化することができ、容易に温度特性を一致させ、温度特性から生じる誤差を相殺できる。

＜出力電圧計測＞
本回路では、演算増幅器ＯＰ２の出力電位を用いて被計測電流ｉの計測を行っていると云うこともできる。
実用上は、図１のＦＥＴＱ２のソース電流ｉs2が流れる計測用抵抗Ｒx1〜Ｒxnの一端と接地電位との間で計測出力Ｖoutを計測する。その場合、ＦＥＴＱ２のオン抵抗による計測誤差が問題とならない程度に計測用抵抗Ｒx1〜Ｒxnの各々の値を設定する。

図２は、図１の回路の出力部分の変形例を示しており（計測用抵抗Ｒx1〜ＲxnはＲxに省略）、ＦＥＴＱ２のオン抵抗による計測誤差を解消できる。図２に示すようにカレントミラー回路（バイポーラトランジスタＱ４、バイポーラトランジスタＱ５、Ｒ９）を設けて、バイポーラトランジスタＱ４を流れるソース電流ｉs2と同量の電流がバイポーラトランジスタＱ５を流れるようにし、抵抗Ｒ９により計測を行う。これにより、ＦＥＴＱ２のオン抵抗による計測誤差のない計測出力が得られると同時に、接地電位との間で電圧計測することができる。

計測レンジ設定については、例えば、被計測電流ｉが１０アンペアのとき、計測用電流ｉS2が１０μアンペアであるとすると、図１の計測用抵抗Ｒx1〜Ｒx2のうち１MΩを選択すれば、計測出力１０ボルトをフルスケール電圧として得られる。なお、ＦＥＴＱ２のオン抵抗が誤差となるが、オン抵抗による誤差を無視できる程度の値に計測用抵抗を設定すれば問題ない。
また、計測用抵抗が１ＭΩのとき被計測電流ｉが１アンペアであれば、計測用電流ｉS2は1μアンペアとなるから計測出力は１ボルトとなる。こうして１０〜１アンペアの被計測電流に対し、１０〜１ボルトの線形出力電圧を得ることができる。

このように計測用抵抗Ｒx1〜xnの各々の値は、計測しやすいフルスケールとなるように設定し、これらを切り替えることにより計測レンジを選択できる。こうして広範囲の計測レンジを実現できる。

また、従来のシャント抵抗方式では、被計測電流の電流路であるシャント抵抗を変更して計測レンジの切り替えを行うため、切り替え時に被計測電流の遮断が生じるが、本回路では、被計測電流の電流路（ＦＥＴＱ１のソース・ドレイン間）を遮断することなく計測レンジの切り替えができる。
またさらに、被計測電流が増大するとその電流路の抵抗が減少する傾向があるので、電流路における電力消費が被計測電流に比例して増大することがない。

＜交流への対応＞
図１の回路では、被計測電流ｉが被測定電流路から流れ込む方向の場合にのみ計測可能である。被計測電流ｉが被測定電流路へ流れ出す方向の場合は、演算増幅器ＯＰ１の出力電位が負電位となり、また演算増幅器ＯＰ２の非反転入力もまた負電位となるため、ＦＥＴＱ１もＦＥＴＱ２もオン状態とならず、回路が動作しないからである。

しかしながら、一般的な交流については正相と負相が対称であるから、いずれか一方を計測すればよいことになる。従って、図１においては、交流が負相のときは電流をダイオードＤ１によりバイパスさせ、正相のときのみ本回路動作による電流計測を行うようにする。これにより交流計測も可能となる。

交流が大電流の場合はダイオードＤ１による電力損が大きくなるため、ダイオードＤ１を用いず、交流位相を検知して負相のときＦＥＴＱ１をオン状態（完全飽和オン）とするように制御してもよい。

（２）第２の実施形態
図３は、本発明による電流計測回路の第２の実施形態である。第２の実施形態は、演算増幅器ＯＰ１及びＯＰ２のフィードバック動作等の基本動作については第１の実施形態と同じであるが、バイアス電圧回路の形態が異なる。なお、計測用抵抗Ｒxは省略して１つのみを示している。

第２の実施形態のバイアス電圧回路では、演算増幅器ＯＰ１の非反転入力に対してバイアス電圧を印加している。可変抵抗ＶＲ２により正電源電位＋Ｖccと接地電位の間でバイアス電圧を設定でき、このバイアス電圧が抵抗Ｒ８及びＲ６を介して非反転入力に印加される。

演算増幅器ＯＰ１の非反転入力に印加されたバイアス電圧は、非反転増幅されて出力に反映される。演算増幅器ＯＰ１の非反転入力には、ＦＥＴＱ１のソース電位とバイアス電位が抵抗Ｒ１及びＲ６により両電位が分圧されて重畳印加され（バイアス電位の基点を抵抗Ｒ６とＲ７の接続点電位として）、ＦＥＴＱ１及びＦＥＴＱ２のゲート電位を制御する。第１の実施形態について説明したと同様に、このバイアス電圧を印加して両ＦＥＴのゲート電位をオフセットさせることにより、被計測電流が所定の計測レンジにおける最小電流であっても両ＦＥＴをわずかながらオン状態とし安定かつ精確な計測を可能とする。

ただし、図３の回路ではバイアス電圧を非反転入力に印加するため、バイアス電圧により抵抗Ｒ６に流れる電流ｉB1が抵抗Ｒ１を介してＦＥＴＱ１へ流れ、ＦＥＴＱ１のソース電位に影響を及ぼしてしまう。したがって、電流ｉB2をＦＥＴＱ２のソースにも流し、ＦＥＴＱ１のソース電位とＦＥＴＱ２のソース電位のバランスをとるように、抵抗Ｒ７を、抵抗Ｒ６の一端とＦＥＴＱ２のソースとの間に接続している。バランスをとるためには、電流ｉB1と電流ｉB2の比率が、ＦＥＴＱ１のソース電流ｉS1とＦＥＴＱ２のソース電流ｉS2の比率と同じとなるようにすればよい。

（３）第３の実施形態
図４は、本発明による電流計測回路の第３の実施形態である。第３の実施形態は、演算増幅器ＯＰ１及びＯＰ２のフィードバック動作については第１及び第２の実施形態と同じであるが、バイアス電圧回路を用いることなく所定の計測レンジにおける最小電流領域での安定かつ精確な計測を実現している。

図４の回路では、演算増幅器ＯＰ２の出力をＰＮＰ型バイポーラトランジスタＱ３を用いて構成したエミッタ接地回路により増幅している。すなわち、トランジスタのベースに演算増幅器ＯＰ２の出力が抵抗Ｒ１０を介して接続され、エミッタに正電源電位＋Ｖccを印加し、コレクタから出力を得ている。エミッタ接地回路は定電流特性をもつため、ベース電流が微少であっても速やかにコレクタ電流を出力することができる。この結果、正電源電位＋Ｖccが直ちにＦＥＴＱ２のソースに印加されてオン状態となる。因みに、前述の図１及び図３の回路では、この部分がエミッタフォロア回路であるため、図４の回路のような定電流特性による効果は得られない。

さらに、エミッタ接地回路は電圧増幅率が大きいという特性が重要である。図５は、その効果を模式的に説明する図である。図５の左図は、図４の回路の一部を抽出しており、演算増幅器ＯＰ２、トランジスタＱ３、計測用抵抗Ｒx及びＦＥＴＱ２の部分が示されている。なお、図４の回路では、演算増幅器ＯＰ２の出力電圧増幅手段が反転増幅器であるため、演算増幅器ＯＰ２の２つの入力の極性を前述の図１及び図３の回路（エミッタフォロワにより増幅）とは逆にする必要があり、ＦＥＴＱ１のソース電位を反転入力に、ＦＥＴＱ２のソース電位を非反転入力に印加している。図５の右図は、左図からトランジスタＱ３を取り除いて、演算増幅器ＯＰ２だけの場合の増幅度を説明するものである。図５の右図では、ＦＥＴＱ２のソース・ドレイン間抵抗をＲdsで示している。ＲdsとＲxにより、演算増幅器ＯＰ２は非反転増幅器（増幅率＝１＋Ｒx／Ｒds）を構成しているとみなすことができる。ＦＥＴＱ２がオフ状態のときは、Ｒdsが無限大であるため、演算増幅器ＯＰ２自体の増幅率はほぼ１であり増幅しない。増幅機能がなければ、演算増幅器ＯＰ２を含むフィードバック動作は働かず、ＦＥＴＱ２はオン状態となることができない。
しかしながら、大きな電圧増幅率Ａをもつエミッタ接地回路を挿入することにより、演算増幅器ＯＰ２が増幅できなくとも回路全体として増幅率が得られるためフィードバック動作が可能となり、ＦＥＴＱ２をオン状態とすることができる。ＦＥＴＱ２がオン状態となればＲdsは極めて小さく（例えば数mΩ〜数百Ω）なるため、演算増幅器ＯＰ２も十分な増幅率を得てフィードバック動作に寄与できるようになる。

このように図３の回路は、演算増幅器ＯＰ２の出力側にエミッタ接地回路を設けるだけで、所定の計測レンジとしたときの被計測電流の最小電流領域における不安定な動作を解消することができる。

最後に、図４の回路では、ＦＥＴＱ１とＦＥＴＱ２のゲート電位の調整用の可変抵抗ＶＲ1〜ＶＲnを複数個設け、これらを切り替えスイッチＳＷ２により切り替え可能とし、さらに計測レンジ切り替えスイッチＳＷ１と連動させている。複数の可変抵抗抗ＶＲ1〜ＶＲnの各々は、対応する１つの計測レンジにおいて両ＦＥＴのわずかなオン状態での変化特性が同じとなるようにそれぞれ調整されている。これは、計測レンジによってＦＥＴＱ１とＦＥＴＱ２のバラツキが必ずしも一致しないことに対応したものである。

本発明による電流計測回路の一実施形態である。 図１の回路の出力部分の変形例を示す図である。 本発明による電流計測回路の別の実施形態である。 本発明による電流計測回路のさらに別の実施形態である。 図３の回路におけるエミッタ接地回路の効果を説明する図である。

符号の説明

Ｑ１ 第１ＦＥＴ
Ｑ２ 第２ＦＥＴ
Ｑ３ トランジスタ
ＯＰ１ 第１の演算増幅器
ＯＰ２ 第２の演算増幅器
Ｒｘ、Ｒx1〜Ｒxn 計測用抵抗
ＶＲ１、ＶＲ２ 可変抵抗
ＶＲ２ 可変抵抗

Claims (6)

1. 被計測電流(i)がソース電流(iS1)またはドレイン電流として流れるべく構成された第１ＦＥＴ(Q1)と、
   計測用電流(iS2)がソース電流またはドレイン電流として流れるべく構成された第２ＦＥＴ(Q2)と、
   第１及び第２の２つの入力端と第１の出力端とを備え、該第１及び第２の入力端のうち一方の入力端に前記第１ＦＥＴ(Q1)のソース電位またはドレイン電位が印加され、該第１の出力端に前記第１ＦＥＴ(Q1)及び前記第２ＦＥＴ(Q2)の各ゲート電位を制御するための第１制御電位を出力するべく、所定の増幅率もつ増幅器として構成された第１のフィードバック手段(OP1)と、
   第３及び第４の２つの入力端と第２の出力端とを備え、該第３及び第４の入力端のうち一方の入力端に基準電位として前記第１ＦＥＴ(Q1)のソース電位またはドレイン電位が印加されると共に他方の入力端に前記第２ＦＥＴ(Q2)のソース電位またはドレイン電位が印加され、該第２の出力端に該第２ＦＥＴ(Q2)のソース電位またはドレイン電位を制御するための第２制御電位を出力するべく、さらに計測用抵抗の一端に該第２制御電位に応じた電位が印加されると共に該計測用抵抗の他端が該第２ＦＥＴ(Q2)のソース電位またはドレイン電位を与えるべく、所定の増幅率をもつ増幅器として構成された第２のフィードバック手段(OP2)と、を有し、
   前記第１のフィードバック手段(OP1)は、前記被計測電流(i)により前記第１ＦＥＴ(Q1)のソース電位またはドレイン電位が発生したとき、該被計測電流(i)の変化に応じて該第１ＦＥＴ(Q1)のソース電位またはドレイン電位、該第１制御電位、及び該第１ＦＥＴ(Q1)のオン抵抗がそれぞれ変化して所定の値となるように動作し、
   前記第２のフィードバック手段(OP2)は、前記第２ＦＥＴ(Q2)のソース電位またはドレイン電位を前記基準電位と同電位とするように動作し、
   前記第２制御電位に起因して前記計測用抵抗及び前記第２ＦＥＴ(Q2)に前記計測用電流(iS2)が流れ、該計測用抵抗の電圧降下により前記被計測電流(i)の計測を行うことを特徴とする電流計測回路。
2. 前記第１制御電位により制御される前記第１ＦＥＴ(Q1)及び前記第２ＦＥＴ(Q2)の各ゲート電位を調整するための手段(VR1)をさらに有することを特徴とする請求項１に記載の電流計測回路。
3. 所定のバイアス電位を生成するための手段(VR2)をさらに有し、
   前記第１フィードバック手段は、前記第１及び第２の入力端のうち他方の入力端に前記バイアス電位に応じた電位が印加されるように構成されており、該バイアス電位に応じて前記第１制御電位をオフセットさせることにより、前記被計測電流(i)が流れ始めるときに前記第１ＦＥＴ(Q1)及び前記第２ＦＥＴ(Q2)がオン状態となっているように各ゲート電位を制御することを特徴とする請求項１に記載の電流計測回路。
4. 前記第２制御電位をエミッタ接地回路により増幅した出力電位を用いて前記第２ＦＥＴのソース電位またはドレイン電位を制御することを特徴とする請求項１に記載の電流計測回路。
5. 前記第１ＦＥＴ及び前記第２ＦＥＴのドレインを接地することを特徴とする請求項１〜４のいずれかに記載の電流計測回路。
6. 請求項１〜５のいずれかの電流計測回路を内蔵したことを特徴とする集積回路素子。

Images