JP4688693B2 - 電力供給制御装置 - Google Patents

Description

本発明は、ハイサイドドライブで用いられる電力供給制御装置に関する。

電力供給制御装置には、下記特許文献１に示すように、ｎチャネル型のＭＯＳＦＥＴをプラス電源と負荷との間に挿入して電流制御を行う、いわゆるハイサイドドライバとして使用されるものがある。このものでは、上記ＭＯＳＦＥＴを十分にオン（通電動作）させるためには、そのゲート電圧を電源電圧以上（一般には電源電圧の２倍程度の電圧）とする必要があり、このためにゲート駆動回路（チャージポンプ回路）が必要となる。具体的には、ゲート駆動回路は、電力供給制御装置に外部からオン指令信号が入力されたときに、電源電圧に基づく入力電圧を昇圧した出力電圧をゲートに与えてＭＯＳＦＥＴをオンさせる。また、この種の電力供給制御装置には、例えば負荷での短絡などの負荷異常によりＭＯＳＦＥＴに流れる負荷電流が所定の閾値を超える電流異常となった場合にＭＯＳＦＥＴに強制的な遮断動作を行わせる過電流保護機能を備えたものがある。
特開２００１−２１７６９６公報

ところで、上記負荷異常が発生している状態で、ＭＯＳＦＥＴにオン指令信号を与えてオンさせたときは、このＭＯＳＦＥＴの強制遮断動作を早期に行わせることが望ましい。このためには、ゲート駆動回路の充電速度をなるべく速くして、負荷電流が早期に上記閾値を超えるようにする必要がある。しかしながら、従来の電力供給制御装置は、ゲート駆動回路の充電速度は常に一定であったため、充電速度を速くすると、負荷異常が発生していない正常時におけるＭＯＳＦＥＴのオン動作時でも高速充電されることになり、負荷電流の急峻な変化に基づくノイズが発生し得る。逆に、充電回路の充電速度を遅くすると、ノイズ発生は抑制できる反面、負荷異常が発生している状態でＭＯＳＦＥＴにオンさせた時からＭＯＳＦＥＴの強制遮断動作までの時間が遅くなり、電力損失（スイッチングロス）が大きくなるという問題が発生する。

本発明は上記のような事情に基づいて完成されたものであって、その目的は、ノイズ発生を抑制しつつ負荷異常時における電力損失を低減することが可能な電力供給制御装置を提供するところにある。

上記の目的を達成するための手段として、請求項１の発明に係る電力供給制御装置は、電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、前記電源から前記負荷への通電路に配されるＭＯＳＦＥＴと、前記ＭＯＳＦＥＴに流れる負荷電流を検出する電流検出素子と、前記電流検出素子からの電流検出信号に基づき前記ＭＯＳＦＥＴに流れる負荷電流が第１閾値を超える第１電流異常になった場合に前記ＭＯＳＦＥＴに強制遮断動作を行わせる過電流保護回路と、前記ＭＯＳＦＥＴに通電動作をさせるためのオン指令信号に基づき前記ＭＯＳＦＥＴのゲートに充電電流を流して当該ＭＯＳＦＥＴに通電動作を行わせるものであって、その充電速度が変更可能とされた充電回路と、前記電流検出素子からの電流検出信号に基づき前記ＭＯＳＦＥＴに流れる負荷電流が前記第１閾値よりも低い第２閾値を超える第２電流異常になった場合に、前記充電回路に対して、その充電速度を、前記負荷電流が当該第２閾値以下のときよりも速い速度に変更させる制御を行う制御回路と、を備える。

請求項２の発明は、請求項１に記載の電力供給制御装置において、前記ＭＯＳＦＥＴは、ｎチャネル型である。

請求項３の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記充電回路は、チャージポンプ部と、前記チャージポンプ部に異なる周波数でクロック信号を与えることが可能とされ、その与えたクロック信号の周波数に応じた昇圧動作を前記チャージポンプ部にさせるクロック発生回路とを有して構成され、前記制御回路は、前記チャージポンプ部に与える前記クロック信号の周波数を変更させることで前記充電回路の充電速度を変更させるよう制御する。

請求項４の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記充電回路は、昇圧用コンデンサと、オンオフ制御されて前記昇圧用コンデンサを充放電させるバッファ回路と、当該バッファ回路による充放電電流の電流量を変更する電流変更回路とを有して構成され、前記制御回路は、前記充放電電流の電流量を変更させることで前記充電回路の充電速度を変更するよう制御する。

請求項５の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記充電回路は、昇圧用コンデンサと、オンオフ制御されて前記昇圧用コンデンサを充放電させるバッファ回路と、前記昇圧用コンデンサの容量を変更する容量変更回路とを有して構成され、前記制御回路は、前記昇圧用コンデンサの容量を変更させることで前記充電回路の充電速度を変更するよう制御する。

請求項６の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記充電回路は、その昇圧動作による昇圧用コンデンサと、オンオフ制御されて前記昇圧用コンデンサを充放電させるバッファ回路と、そのバッファ回路による前記昇圧用コンデンサの充電電圧を変更する充電電圧変更回路とを有して構成され、前記制御回路は、前記充電電圧を変更させることで前記充電回路の充電速度を変更するよう制御する。

請求項７の発明は、請求項１または請求項２に記載の電力供給制御装置において、前記充電回路は、前記電源と前記ＭＯＳＦＥＴのゲートとの間に設けられるとともに昇圧用コンデンサを有して昇圧動作を行う第１充電部と、前記電源と前記ＭＯＳＦＥＴとの間に配されたスイッチ素子を有しこのスイッチ素子のオン動作によって前記ゲートへの充電経路を形成する第２充電部とを備えて構成され、前記制御回路は、前記スイッチ素子をオンオフ動作させることで前記充電回路の充電速度を変更するよう制御する。

請求項８の発明は、請求項１から請求項７のいずれかに記載の電力供給制御装置において、前記ＭＯＳＦＥＴのゲート電荷を放電して当該ＭＯＳＦＥＴに遮断動作を行わせるものであって、その放電速度が変更可能とされた放電回路を備え、前記制御回路は、前記負荷電流が前記第２閾値を超えているときに実行される遮断動作時には、前記放電回路に対して、その放電速度を、前記負荷電流が前記第２閾値以下のときに実行される遮断動作時よりも速い速度に変更させる制御を行う。

請求項９の発明は、請求項８に記載の電力供給制御装置において、前記放電回路は、前記ＭＯＳＦＥＴのゲートとソースとの間に並列接続された複数の放電用スイッチ素子を備えて構成され、前記制御回路は、前記複数の放電用スイッチ素子に対するオン動作の組み合わせパターンを変更させることで前記放電回路の放電速度を変更するよう制御する。

＜請求項１，２の発明＞
本構成によれば、充電回路は、その充電動作過程において、例えば負荷での短絡などの負荷異常の発生により負荷電流が第２閾値（ＭＯＳＦＥＴに強制遮断動作をさせるための第１閾値よりも低い値）を超えた場合に高速充電に変更するように制御される。従って、負荷異常が発生せずに負荷電流が第２閾値以下のときにはＭＯＳＦＥＴに比較的に遅い充電速度（単位時間当たりにゲートに充電される電荷量）による通電動作を行わせることで、ノイズ発生を抑制できる。また、負荷電流が上記第１閾値を超えるような負荷異常が発生したときには、第２閾値を超えた時点で高速充電に変更することで、早期に負荷電流を第１閾値に到達させてＭＯＳＦＥＴの強制遮断動作を迅速に実行させることができる。

＜請求項３の発明＞
本構成によれば、クロック発生回路からのクロック信号の周波数に応じた昇圧動作を行う充電回路において、そのクロック信号の周波数を変更することにより、充電回路の充電速度を変更する構成とした。これにより、比較的に簡単な構成で充電速度の変更を行うことができる。

＜請求項４の発明＞
本構成によれば、オンオフ制御されるバッファ回路から昇圧用コンデンサへの充放電電流に応じた昇圧動作を行う充電回路において、その充放電電流の電流量を変更することにより、充電回路の充電速度を変更する構成とした。

＜請求項５の発明＞
本構成によれば、オンオフ制御されるバッファ回路から昇圧用コンデンサへの充放電電流に応じた昇圧動作を行う充電回路において、その昇圧用コンデンサの容量を変更することにより、充電回路の充電速度を変更する構成とした。

＜請求項６の発明＞
バッファ回路による昇圧用コンデンサの充電電圧を変更するにより、充電回路の充電速度を変更する構成とした。

＜請求項７の発明＞
昇圧コンデンサを備えてゲート電位を昇圧する本来の第１充電部とは別に、電源からゲートへの間にスイッチ素子を介してゲートへの充電経路を設けて、このスイッチ素子をオンオフ動作させることにより、充電回路の充電速度を変更する構成とした。また、上記請求項３から請求項６の構成に比べてゲート電位の昇圧動作によるノイズの低減を図ることができる。

＜請求項８の発明＞
本構成によれば、負荷電流が第２閾値以下のときに実行される遮断動作（例えば、負荷電流が第２閾値以下のときにＭＯＳＦＥＴに遮断動作をさせるためのオフ指令信号に基づき実行される通常遮断動作）時にはＭＯＳＦＥＴに比較的に遅い放電速度（単位時間当たりにゲートから放電される電荷量）による遮断動作を行わせることでノイズ発生を抑制できる。一方、負荷電流が第２閾値を超えているときに実行される遮断動作、例えば上記強制遮断動作時には高速放電により第１電流異常の検出時点からＭＯＳＦＥＴを即座に強制遮断状態に移行させることができ、電力損失を更に軽減できる。

＜請求項９の発明＞
本構成によれば、ＭＯＳＦＥＴのゲートとソースとの間に並列接続された複数の放電用スイッチ素子に対するオン動作の組み合わせパターンを変更させることにより、放電回路の放電速度を変更する構成とした。

＜実施形態１＞
本発明の実施形態１を図１〜図５を参照しつつ説明する。
１．電力供給制御装置の構成
（１）全体構成
図１は、本実施形態に係る電力供給制御装置１０の全体構成のブロック図である。この電力供給制御装置１０は図示しない車両に搭載され、その車両用電源（以下、「電源１２」）から負荷１１として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどへの電力供給制御を行うために使用される。なお、以下では、「負荷」は電力供給制御装置１０の制御対象装置であって、電力供給制御装置１０とその制御対象装置との間に連なる電線３０を含まない意味とし、「外部回路」を負荷１１と電線３０とを含めた意味として説明する。

具体的には、電力供給制御装置１０は、電源１２から負荷１１への通電路１３中に設けられるｎチャネル型のパワーＭＯＳＦＥＴ１４（「ＭＯＳＦＥＴ」に相当）を備えている。そして、電力供給制御装置１０は、パワーＭＯＳＦＥＴ１４のゲートに定電圧信号、或いは、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御信号などの制御信号Ｓ１を与えてオンオフ動作させることで、そのパワーＭＯＳＦＥＴ１４の出力側に連なる負荷１１への電力供給を制御するように構成されている。なお、本実施形態では、この電力供給制御装置１０は、入力端子Ｐ１が外部の操作スイッチ１５に接続される構成をなし、この操作スイッチ１５がオンとなることで動作するようになっている。具体的には、入力端子Ｐ１は、抵抗１５ａを介して操作スイッチ１５に接続され、抵抗１５ａと操作スイッチ１５との接続点が抵抗１５ｂを介して電源１２に接続され、入力端子Ｐ１は、操作スイッチ１５がオフしているときは、電源電圧Ｖcc側にプルアップされている。

電力供給制御装置１０は、図１に示すように、上記入力端子Ｐ１と、電源１２に接続される電源（Ｖcc）端子Ｐ２及びタブ端子Ｐ３と、負荷１１に接続される負荷接続端子Ｐ４と、電流電圧変換回路としての外付け抵抗１６を介してグランド（ＧＮＤ）に接続される外部端子Ｐ５と、グランド（ＧＮＤ）に直接接続されるグランド端子Ｐ６と、ダイアグ出力端子Ｐ７とが設けられた半導体スイッチ装置１７（半導体ディバイス）として構成されている。本実施形態では、パワーＭＯＳＦＥＴ１４、後述するセンスＭＯＳＦＥＴ１８（「電流検出素子」に相当）、及び、温度検出素子としての温度センサ１９（本実施形態では例えばダイオード）がパワーチップ２０としてワンチップ化され、それ以外の回路が搭載された制御チップ２１に組み付けられて構成されている。

パワーチップ２０は、ドレインがタブ端子Ｐ３に共通接続される複数のＭＯＳＦＥＴが配列され、ほとんどのＭＯＳＦＥＴ群が、ソースを後述するカレントミラー部５１のパワーＦＥＴ用入力５１ａ及び負荷接続端子Ｐ４に共通接続することでパワーＭＯＳＦＥＴ１４を構成し、残りのＭＯＳＦＥＴ群が、ソースをカレントミラー部５１のセンスＦＥＴ用入力５１ｂに共通接続することでセンスＭＯＳＦＥＴ１８を構成している。なお、パワーＭＯＳＦＥＴ１４を構成するＭＯＳＦＥＴ群の数と、センスＭＯＳＦＥＴ１８を構成するＭＯＳＦＥＴ群の数との比が概ねセンス比である。

制御チップ２１には、主として、入力インターフェース部２２、内部グランド生成部２３、電流検出部２４、過熱検出部２５、ダイアグ出力部２６、過電流保護回路及び過熱保護回路として機能するコントロールロジック部２７、ゲート駆動部２８が搭載されている。

２．各部の構成
（１）入力インターフェース部
入力インターフェース部２２は、入力側が入力端子Ｐ１に接続されており、操作スイッチ１５がオフしているときにハイレベルの制御信号Ｓ１が、オンしているときにローレベルの制御信号Ｓ１が入力され、この制御信号Ｓ１が内部グランド生成部２３及びコントロールロジック部２７に与えられる。電力供給制御装置１０は、後述するように、電流異常も温度異常も発生していない正常状態においては、上記ローレベルの制御信号Ｓ１を受けるとゲート駆動部２８によってパワーＭＯＳＦＥＴ１４をターンオンして通電状態とする一方で、ハイレベルの制御信号Ｓ１を受けるとゲート駆動部２８によってパワーＭＯＳＦＥＴ１４をターンオフして遮断状態にする。従って、本実施形態では、ローレベルの制御信号Ｓ１が「オン指令信号」に相当し、ハイレベルの制御信号Ｓ１が「オフ指令信号」に相当する。

なお、図１に示すように、電源端子Ｐ２とグランド端子Ｐ６との間には、カソード側が高電位側に配されたダイオード３６と抵抗３７とが直列接続され、これらの接続点が上記内部グランドＧＮＤ１とされている。このような構成であれば、誤ってグランド端子Ｐ６側が電源電圧Ｖcc側に接続された場合でも、この電力供給制御装置１０の回路内に流れる電流をダイオード３６によって一定レベル以下に規制することができる。

（２）内部グランド生成部
定電圧電源生成回路としての内部グランド生成部２３は、入力インターフェース部２２からローレベルの制御信号Ｓ１（オン指令信号）を受けているときに通電して、電源電圧Ｖccよりも所定電圧分低い内部グランドＧＮＤ２を生成する。そして、電源電圧Ｖccから内部グランドＧＮＤ２を差し引いた定電圧がコントロールロジック部２７に供給されることで、このコントロールロジック部２７が動作可能な状態となる。

（３）電流検出部
電流検出部２４は、図１に示すように、カレントミラー部５１と、閾値電圧生成部５２と、過電流異常検出部５３とを備えて構成されている。図２は、カレントミラー部５１、閾値電圧生成部５２及び過電流異常検出部５３を拡大して示す回路であり、他の回路構成は一部省略されている。

ａ．カレントミラー部
カレントミラー部５１は、パワーＭＯＳＦＥＴ１４とセンスＭＯＳＦＥＴ１８との出力側電位（ソース電位）を同電位に保持するための電位制御回路５４と、１対のカレントミラー回路５５，５５とを備えている。

電位制御回路５４は、パワーＦＥＴ用入力５１ａ（パワーＭＯＳＦＥＴ１４のソース）とセンスＦＥＴ用入力５１ｂ（センスＭＯＳＦＥＴ１８のソース）とが１対の入力端子それぞれに接続されるオペアンプ５６、センスＦＥＴ用入力５１ｂと外部端子Ｐ５との間に接続され制御端子にオペアンプ５６の出力が与えられるスイッチ素子としてのＦＥＴ５７を備えている。より具体的には、パワーＦＥＴ用入力５１ａは、オペアンプ５６の逆相入力に接続され、センスＦＥＴ用入力５１ｂは、オペアンプ５６の正相入力に接続されている。このオペアンプ５６の差動出力は、ＦＥＴ５７のゲート−ドレイン間を介して、正相入力にフィードバックされている。

このようにオペアンプ５６の差動出力をフィードバックすることによって、オペアンプ５６の正相入力の電位と逆相入力の電位とがほとんど同じになるイマジナリーショート状態となる。このため、パワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８のドレイン同士、ソース同士が互いに同電位となり、パワーＭＯＳＦＥＴ１４に流れる負荷電流ＩＬに対して安定した一定比率（上記センス比）のセンス電流Ｉｓ（「電流検出素子からの電流検出信号」に相当）をセンスＭＯＳＦＥＴ１８に流すことができる。

電位制御回路５４からのセンス電流Ｉｓは上記１対のカレントミラー回路５５，５５及び外部端子Ｐ５を介して外付け抵抗１６に流れ、このセンス電流Ｉｓに応じて外部端子Ｐ５の端子電圧Ｖｏが変化する。

ｂ．過電流異常検出部
過電流異常検出部５３は、複数（本実施形態では２つ）の比較回路５８，５９（本実施形態では、ヒステリシスコンパレータ）を備え、外部端子Ｐ５の端子電圧Ｖｏが比較回路５８の一方の入力端子に与えられると共に、比較回路５９の一方の入力端子に与えられる。

比較回路５８は、他方の入力端子に閾値電圧生成部５２からの第１異常用閾値電圧Ｖocを受けて、この第１異常用閾値電圧Ｖocを端子電圧Ｖｏが超えたときにローレベルの第１異常電流信号ＯＣをコントロールロジック部２７に出力する。なお、以下では、端子電圧Ｖｏが第１異常用閾値電圧Ｖocに達したときにパワーＭＯＳＦＥＴ１４に流れる電流異常時の負荷電流ＩＬを、「第１異常用閾値電流ＩＬoc」（「第１閾値」に相当）とし、このときの電流異常を「オーバーカレント」（「第１電流異常」に相当）という。

比較回路５９は、他方の入力端子に閾値電圧生成部５２からの第２異常用閾値電圧Ｖfc（＜Ｖoc）を受けて、この第２異常用閾値電圧Ｖfcを端子電圧Ｖｏが超えたときにローレベルの第２異常電流信号ＦＣをコントロールロジック部２７に出力する。なお、以下では、端子電圧Ｖｏが第２異常用閾値電圧Ｖfcに達したときにパワーＭＯＳＦＥＴ１４に流れる電流異常時の負荷電流ＩＬを、「第２異常用閾値電流ＩＬfc」（「第２閾値」に相当）とし、このときの電流異常を「ヒューズカレント」（「第２電流異常」に相当）という。

ｃ．閾値電圧生成部
閾値電圧生成部５２は、基準電圧を複数の抵抗で分圧する分圧回路を備え、この分圧回路によって生成される複数の分圧電圧を、上記第１異常用閾値電圧Ｖoc及び第２異常用閾値電圧Ｖfcとして出力する。具体的には、閾値電圧生成部５２は、図２に示すように、パワーＭＯＳＦＥＴ１４のソースとグランド端子Ｐ６との間に接続された分圧回路６０を備える。この分圧回路６０は、複数の抵抗（本実施形態では３つの抵抗６０ａ〜６０ｃ）を直列接続して構成されており、抵抗６０ａと抵抗６０ｂとの接続点Ａの分圧電圧が上記第２異常用閾値電圧Ｖfcとして出力され、抵抗６０ｂと抵抗６０ｃとの接続点Ｂの分圧電圧が上記第１異常用閾値電圧Ｖocとして出力される。

なお、本実施形態では、分圧回路６０はパワーＭＯＳＦＥＴ１４のソース電圧Ｖｓを分圧する構成としたが、ソース電圧以外の所定電圧を分圧する構成であってもよい。但し、本実施形態のような構成であれば、パワーＭＯＳＦＥＴ１４のソース電圧Ｖｓの増減に応じて増減するように各異常用閾値電圧を設定できる。従って、ソース電圧の変動にかかわらず固定レベルの閾値を設定するような構成と比較して、例えば負荷１１の短絡等が生じた場合に、電源電圧Ｖccの大小にかかわらず外付け抵抗１６の端子電圧Ｖｏが即座に異常用閾値電圧に達することとなり、各電流異常を迅速に検出できる。

更に、この実施形態では、パワーＭＯＳＦＥＴ１４がオフしているときでもソース電圧Ｖｓが０［Ｖ］にならないようにバイアスするため、コントロールロジック部２７からのバイアス信号Biasによってオン動作するスイッチ素子としてのＦＥＴ６２によって電源１２からの電流を抵抗６３を介して分圧回路６０に流すようになっている。なお、このバイアス信号Biasは、ローレベルの制御信号Ｓ１が入力されたときにコントールロジック部２７から出力され、上記ＦＥＴ６２がオンする。

ここで、図３は、本実施形態の電力供給制御装置１０に接続され得る外部回路、例えば電線３０（例えば電線被覆材）の発煙特性について、電流レベルと通電時間（溶断時間）との関係を示したグラフである。つまり、任意の一定電流（ワンショット電流）を電線３０に流したときに、当該電線３０の被覆材の焼損が発生するまでの時間を示している。なお、同グラフは、電力供給制御装置１０に接続される電線３０の発煙特性を示している。また、電力供給制御装置１０に接続される外部回路（電線等の配線部材、負荷）によって発煙特性は異なり、これに対応して上記異常信号ＦＣ，ＯＣを出力するセンス電流Ｉｓレベルも異なってくるが、この調整は、前述した外付け抵抗１６の抵抗値を変更することにより容易に行うことができる。

同グラフ中、ＩLmaxは負荷１１の定格電流（設計時に保証される機器の使用限度）であり、Ｉｏは電線３０における発熱と放熱のバランスがとれた熱平衡状態で流すことが可能な平衡時限界電流である。この平衡時限界電流Ｉｏよりも高いレベルの電流を流す場合には、過度熱抵抗領域となり、電流レベルと焼損までの時間とが略反比例関係となる。そして、第２異常用閾値電流ＩＬfcは、負荷１１の定格電流ＩLmaxよりもやや高い値に設定されている。このレベルに負荷電流ＩＬがなった場合には、後述するように、パワーＭＯＳＦＥＴ１４を即時的に遮断しなくても、このヒューズカレント状態がある程度継続したときに遮断すればよい。

これに対して、第１異常用閾値電流ＩＬocは、第２異常用閾値電流ＩＬfcよりも高い値に設定されている。このレベルに負荷電流ＩＬがなった場合には、後述するようにパワーＭＯＳＦＥＴ１４を即時的に遮断する必要がある。

（４）過熱検出部
過熱検出部２５は、パワーチップ２０に設けられた温度センサ１９から当該パワーチップ２０の温度に応じた温度信号Ｓ４を受ける。そして、過熱検出部２５は、所定の温度閾値を超える異常温度を示す温度信号Ｓ４を受けたときに温度異常を検出してローレベルの異常温度信号ＯＴをコントロールロジック部２７に与える。

なお、ダイアグ出力回路２６は、後述するように電流異常或いは温度異常が発生し、コントロールロジック部２７によってパワーＭＯＳＦＥＴ１４に後述する第１及び第２の強制遮断動作を行わせている間、ハイレベルのダイアグ信号Diagをコントロールロジック部２７から受けることでダイアグ出力端子Ｐ７をローレベルにプルダウンさせてダイアグ出力を実行する。これにより、パワーＭＯＳＦＥＴ１４が電流異常や温度異常の発生、ヒューズ機能の実行によって強制遮断状態になっていることを外部に通知することが可能となる。

（５）コントロールロジック部
コントロールロジック部２７は、前述したように、入力インターフェース部２２からの制御信号Ｓ１、電流検出部２４からの第１異常電流信号ＯＣ及び第２異常電流信号ＦＣ、過熱検出部２５からの異常温度信号ＯＴを受けて、制御信号Ｓ１及び第２異常電流信号ＦＣをそのままゲート駆動部２８に与える。また、コントロールロジック部２７は、電流検出部２４からのローレベルの第１異常電流信号ＯＣ、及び、過熱検出部２５からのローレベルの異常温度信号ＯＴのうち少なくともいずれか一方を受けたことを条件に、パワーＭＯＳＦＥＴ１４に所定の基準遮断時間だけ強制的に遮断動作させた後に、その強制遮断状態を解除する。以下、このときの強制遮断（動作）を「第１強制遮断（動作）」という。なお、本実施形態において、強制遮断とは、電力供給制御装置１０がローレベルの制御信号Ｓ１（オン指令信号）を受けていてもパワーＭＯＳＦＥＴ１４を遮断状態にすることをいう。

具体的には、コントロールロジック部２７は、ローレベルの第１異常電流信号ＯＣ及びローレベルの異常温度信号ＯＴのうち少なくともいずれか一方を受けたときに、ローレベルの出力信号Inhibitをゲート駆動部２８に与えて、パワーＭＯＳＦＥＴ１４に上記第１強制遮断動作を実行させる。そして、上記所定の基準遮断時間経過後に、ハイレベルの出力信号Inhibitをゲート駆動部２８に与えて、パワーＭＯＳＦＥＴ１４の強制遮断状態を解除する。従って、電流検出部２４及びコントールロジック部２７は、本発明の「過電流保護回路」として機能する。

更に、コントロールロジック部２７は、電流検出部２４からのローレベルの第２異常電流信号ＦＣを受けているとき、及び、上記第１強制遮断がされているときの双方の異常時間（以下、「ヒューズ時間」という）を積算していき、この積算時間が所定の基準ヒューズ時間（＞上記基準遮断時間）に達した場合にも、上記ローレベルの出力信号Inhibitをゲート駆動部２８に与えてパワーＭＯＳＦＥＴ１４に強制遮断動作をさせる。以下、このときの強制遮断（動作）を「第２強制遮断（動作）」という。なお、この第２強制遮断状態は、例えば電力供給制御装置１０の入力端子Ｐ１にハイレベルの制御信号Ｓ１（オフ指令信号）が入力された状態が所定時間継続されたことを条件に解除されるようになっている。

（６）ゲート駆動部
図４は、ゲート駆動部２８の構成を示した概要図である。ゲート駆動部２８は、コントールロジック部２７から制御信号Ｓ１、第２異常電流信号ＦＣ及び出力信号Inhibitとが入力される。ゲート駆動部２８は、電源端子Ｐ２とパワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８（同図では省略）のゲートとの間に接続されたチャージポンプ９０（「第１充電部」に相当）と、パワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８のゲートとソースの間に接続された通常放電用ＦＥＴ９１（「放電用スイッチ素子」に相当）とを備える。

更に、ゲート駆動部２８は、電源端子Ｐ２とパワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８のゲートとの間に接続された異常時急速充電用ＦＥＴ９２及びダイオード９３（「第２充電部」に相当）と、パワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８のゲートとソースとの間に接続された異常時急速放電用ＦＥＴ９４（「放電用スイッチ素子」に相当）とを備える。従って、チャージポンプ９０、異常時急速充電用ＦＥＴ９２及びダイオード９３が本発明の「充電回路」に相当し、通常放電用ＦＥＴ９１及び異常時急速放電用ＦＥＴ９４が本発明の「放電回路」に相当する。

そして、例えば負荷の短絡などの負荷異常が発生していない正常状態時には、ゲート駆動部２８は、ローレベルの制御信号Ｓ１（オン指令信号）を受けることで、チャージポンプ９０のみを駆動させて電源電圧Ｖccよりも高いレベルに昇圧した電圧をパワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８の各ゲート−ソース間に与えてオンして通電動作にさせる通常充電動作を行う（図５＜充電時＞参照）。一方、ハイレベルの制御信号Ｓ１（オフ指令信号）を受けることで、チャージポンプ９０の昇圧動作をオフするとともに、通常放電用ＦＥＴ９１のみをオンしてパワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８の各ゲート−ソース間の電荷を放電し、遮断動作させる通常放電動作を行う（図５＜放電時＞参照）。

これに対して、例えば負荷異常が発生している状態で、ローレベルの制御信号Ｓ１（オン指令信号）を受けたときには、当初はチャージポンプ９０のみを駆動させてパワーＭＯＳＦＥＴ１４に通電動作を開始させるが、負荷電流ＩＬが第２異常用閾値電流ＩＬfcを超えてゲート駆動部２８に第２異常電流信号ＦＣが入力された時点でチャージポンプ９０に加えて異常時急速充電用ＦＥＴ９２をもオンして、電源電圧Ｖccまでの昇圧速度を速くする急速充電動作を行う（図５＜充電時＞参照）。なお、ローレベルの制御信号Ｓ１（オン指令信号）を受けている状態で、上記第１強制遮断動作が実行され所定の基準遮断時間経過後にこの第１強制遮断状態が解除されたときにも、負荷異常が解消されていなければ、急速充電動作が実行される。

また、ローレベルの第２異常電流信号ＦＣを受けた状態で、ハイレベルの制御信号Ｓ１（オフ指令信号）を受けたときには、通常放電用ＦＥＴ９１とともに異常時急速放電用ＦＥＴ９４をオンして、パワーＭＯＳＦＥＴ１４及びセンスＭＯＳＦＥＴ１８の各ゲート−ソース間の電荷を急速に放電し、遮断動作させる急速放電動作を行う（図５＜放電時＞参照）。即ち、上述の第１及び第２の強制遮断動作時には、この急速放電動作が実行されることなる。従って、コントールロジック部２７は、本発明の「制御回路」として機能する。

３．本実施形態の効果
以上のように、本実施形態によれば、ゲート駆動部２８は、正常状態時でローレベルの制御信号Ｓ１（オン指令信号）を受けると、チャージポンプ９０のみを駆動させてパワーＭＯＳＦＥＴ１４に通常充電動作を行う。これにより、ノイズ発生を抑制できる。一方、負荷異常状態でローレベルの制御信号Ｓ１（オン指令信号）を受けると、負荷電流ＩＬが第２異常用閾値電流ＩＬfcを超えた時点でチャージポンプ９０に加えて異常時急速充電用ＦＥＴ９２をもオンして急速充電動作を行う。これにより、負荷電流ＩＬを第１異常用閾値電流ＩＬocに早期に到達させてＭＯＳＦＥＴの第１強制遮断動作を迅速に実行させることができる。

また、ゲート駆動部２８は、正常状態時でハイレベルの制御信号Ｓ１（オフ指令信号）を受けると、通常放電用ＦＥＴ９１のみをオンして通常放電動作を行う。これによりノイズ発生を抑制できる。一方、負荷異常状態でハイレベルの制御信号Ｓ１（オフ指令信号）を受けると、通常放電用ＦＥＴ９１とともに異常時急速放電用ＦＥＴ９４をオンして急速放電動作を行う。これにより、パワーＭＯＳＦＥＴ１４を上記第１及び第２の強制遮断状態に即座に移行させることができ、電力損失を軽減できる。

また、本実施形態のように、既存のチャージポンプ９０に並列に第２放電路を設けてそこに設けた異常時急速充電用ＦＥＴ９２をオンオフすることで充電速度を変更する構成であれば、後述する他の構成に比べて比較的簡単に構成でき、かつ、ノイズの低減を図ることができる。

＜実施形態２＞
図６は（請求項３の発明に対応する）実施形態２を示す。前記実施形態との相違は、充電回路の構成にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。

図６には、本実施形態の充電回路の構成が示されている。この充電回路は、主として、チャージポンプ部１００と、クロック発生回路１０１とを備える。チャージポンプ部１００は、電源端子Ｐ２とパワーＭＯＳＦＥＴ１４のゲートとの間に直列接続された３つのダイオード１０２〜１０４と、ダイオード１０２〜１０４の各接続点にそれぞれ一端側が接続された１対の昇圧用コンデンサ１０５，１０６とを備える。昇圧用コンデンサ１０５は、他端側が１つのバッファ回路（ＮＡＮＤ回路）１０７を介してクロック発生回路１０１に接続される。昇圧用コンデンサ１０６は、他端側が２つのバッファ回路（ＮＡＮＤ回路）１０８，１０９を介してクロック発生回路１０６に接続される。これにより、クロック発生回路１０１から出力されるクロック信号に同期したタイミングで１対の昇圧用コンデンサ１０５，１０６に対して交互に充電動作が繰り返されてパワーＭＯＳＦＥＴ１４のゲート電圧が引き上げられる。

ここで、クロック発生回路１０１は、互いに周波数の異なる２つのクロック信号Ｓ５、Ｓ６（例えばクロック信号Ｓ５よりもクロック信号Ｓ６の方が周波数が高い）を生成する構成とされ、これらのクロック信号Ｓ５、Ｓ６をそれぞれ出力する１対の出力端子１０１ａ，１０１ｂを備えている。そして、上記通常充電動作時には、バッファ回路１０７，１０８の入力に、クロック発生回路１０１の出力端子１０１ａが接続され、上記クロック信号Ｓ５の周波数に応じた速度で昇圧動作、即ち充電動作が実行される。これに対して、上記急速充電動作時には、バッファ回路１０７，１０８の入力に、クロック発生回路１０１の出力端子１０１ｂが接続され、上記クロック信号Ｓ６の周波数に応じた高速度で昇圧動作、即ち充電動作が実行される。

このような構成であれば、チャージポンプ部１００に与えるクロック信号の周波数を変更するという比較的に簡単な構成で、充電回路の充電速度を変更することができる。

＜実施形態３＞
図７は（請求項４の発明に対応する）実施形態３を示す。本実施形態は、上記実施形態２の構成（図６参照）において、クロック発生回路１０１から一周波数のクロック信号をチャージポンプ部１００に与える構成とし、バッファ回路１０７，１０９の構成に改良を加えたものとなっている。

各バッファ回路１０７，１０９は、図７に示すように、互いにドレイン同士、ゲート同士がそれぞれ共通接続されたｐチャネル型ＦＥＴ１１０及びｎチャネル型ＦＥＴ１１１を備えた構成である。そして、本実施形態では、ｐチャネル型ＦＥＴ１１０のソースは、定電流回路１１２を介して電源端子Ｐ２に接続されるとともに、定電流回路１１３及びスイッチ素子１１４を介して電源端子Ｐ２に接続されている。また、ｎチャネル型ＦＥＴ１１１のソースは、定電流回路１１５を介してグランド端子Ｐ６に接続されるとともに、定電流回路１１６及びスイッチ素子１１７を介してグランド端子Ｐ６に接続されている。

以上のような構成において、上記通常充電動作時には、スイッチ素子１１４，１１７はオフされており、定電流回路１１２，１１５からの定電流量に応じた速度でパワーＭＯＳＦＥＴ１４のゲートへの充電動作が実行される。これに対して、上記急速充電動作時には、スイッチ素子１１４，１１７がオンされることで、定電流回路１１３，１１６からの定電流をも昇圧用コンデンサ１０５，１０６への充放電量（バッファ回路１０７，１０９による昇圧用コンデンサ１０５，１０６への電流の流し込み量、流し出し量）に加えられ、これに応じた高速度の充電動作が実行される。

＜実施形態４＞
図８は（請求項５の発明に対応する）実施形態４を示す。本実施形態は、上記実施形態２の構成（図６参照）において、クロック発生回路１０１から一周波数のクロック信号をチャージポンプ部１００に与える構成とし、昇圧用コンデンサ１０５，１０６それぞれに、異常時昇圧コンデンサ１２０，１２１及びスイッチ素子１２２，１２３（「容量変更回路」に相当）を並列接続したものとなっている。

このような構成によれば、上記通常充電動作時には、スイッチ素子１２２，１２３はオフされており、昇圧用コンデンサ１０５，１０６のみの容量に応じた速度でパワーＭＯＳＦＥＴ１４のゲートへの充電動作が実行される。これに対して、上記急速充電動作時には、スイッチ素子１２２，１２３がオンされることで、昇圧用コンデンサ１０５，１０６と異常時昇圧コンデンサ１２０，１２１との合成容量に応じた高速度の充電動作が実行される。

＜実施形態５＞
図９は（請求項６の発明に対応する）実施形態５を示す。本実施形態は、上記実施形態２の構成（図６参照）において、クロック発生回路１０１から一周波数のクロック信号をチャージポンプ部１００に与える構成とし、バッファ回路１０７，１０９の構成に改良を加えたものとなっている。

各バッファ回路１０７，１０９には、図９に示すように、ｐチャネル型ＦＥＴ１１０及びｎチャネル型ＦＥＴ１１１の両ソース間にツェナーダイオード１３０及びスイッチ素子１３１が直列接続されている。そして、上記通常充電動作時には、スイッチ素子１３１がオンされており、これにより、昇圧用コンデンサ１０５，１０６の充電電圧がツェナーダイオード１３０のツェナー電圧に抑えられ、これに応じた速度でパワーＭＯＳＦＥＴ１４のゲートへの充電動作が実行される。これに対して、上記急速充電動作時には、スイッチ素子１３１がオフされることで、昇圧用コンデンサ１０５，１０６を上記ツェナー電圧を超える充電電圧まで充電することが可能となり、これに応じた高速度の充電動作が実行される。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記各実施形態では、ＭＯＳＦＥＴとしてｎチャネル型のものを備えた電力供給制御装置１０について説明したが、これに限らず、ｐチャネル型のＭＯＳＦＥＴを備えた構成であっても本発明の適用することができる。この場合、ｐチャネル型のＭＯＳＦＥＴのゲートと電源６１との間に上記した放電のための回路が配され、ゲートとソースとの間に充電のための回路が配されることになる。

（２）上記実施形態１では、正常状態時には通常放電用ＦＥＴ９１のみをオンし、負荷異常時には通常放電用ＦＥＴ９１及び異常時急速放電用ＦＥＴ９４の両方をオンする構成としたが、これに限らず、例えば通常放電用ＦＥＴ９１よりも異常時急速放電用ＦＥＴ９４の放電能力を高くし、負荷異常時には異常時急速放電用ＦＥＴ９４のみをオンする構成であってもよい。

（３）上記実施形態２では、クロック発生回路１０１から周波数の異なる２つのクロック信号Ｓ５、Ｓ６を出力し、これらを選択的にチャージポンプ部１００に与える構成としたが、これに限らず、例えば、チャージポンプ部１００に接続される出力端子を１つとし、クロック発生回路１０１にてこの出力端子から出力するクロック信号の周波数を変更する構成であってもよい。

（４）上記実施形態３において、電源端子Ｐ２とｐチャネル型ＦＥＴ１１０のソースとの間、ｎチャネル型ＦＥＴ１１１のソースとグランド端子Ｐ６との間に、それぞれ電流変更回路として可変抵抗を設ける構成であってもよい。

（５）上記実施形態４に対して、各昇圧用コンデンサ自体を可変容量コンデンサとして、容量を変更することで充電速度を変える構成であってもよい。

本発明の実施形態１に係る電力供給制御装置の全体構成のブロック図 カレントミラー部、閾値電圧生成部及び過電流異常検出部の回路図 第１異常用閾値電流と第２異常用閾値電流との設定レベルを説明するためのグラフ ゲート駆動部の構成を示した概要図 充電時及び放電時のゲート電圧と時間との関係を示すグラフ 実施形態２の充電回路の構成を示した概要図 実施形態３の充電回路の構成を示した概要図 実施形態４の充電回路の構成を示した概要図 実施形態５の充電回路の構成を示した概要図

符号の説明

１０…電力供給制御装置
１１…負荷
１２…電源
１３…通電路
１４…パワーＭＯＳＦＥＴ（ＭＯＳＦＥＴ）
１８…センスＭＯＳＦＥＴ（電流検出素子）
２４…電流検出部（過電流保護回路）
２７…コントールロジック部（制御回路、過電流保護回路）
９０…チャージポンプ（充電回路、第１充電部）
９１…通常放電用ＦＥＴ（放電回路、放電用スイッチ素子）
９２…異常時急速充電用ＦＥＴ（充電回路、第２充電部）
９３…ダイオード（充電回路、第２充電部）
９４…異常時急速放電用ＦＥＴ（放電回路、放電用スイッチ素子）
１００…チャージポンプ部
１０１…クロック発生回路
１０５，１０６…昇圧用コンデンサ
１０７，１０９…バッファ回路
１１２，１１３，１１５，１１６…定電流回路（電流変更回路）
１１４，１１７…スイッチ素子（電流変更回路）
１２０，１２１…異常時昇圧コンデンサ（容量変更回路）
１２２，１２３…スイッチ素子（容量変更回路）
１３０…ツェナーダイオード（充電電圧変更回路）
１３１…スイッチ素子（充電電圧変更回路）
ＩＬoc…第１異常用閾値電流（第１閾値）
ＩＬfc…第２異常用閾値電流（第２閾値）
Ｉｓ…センス電流（電流検出素子からの電流検出信号）
ＩＬ…負荷電流
Ｓ５、Ｓ６…クロック信号

Claims (9)

1. 電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、
   前記電源から前記負荷への通電路に配されるＭＯＳＦＥＴと、
   前記ＭＯＳＦＥＴに流れる負荷電流を検出する電流検出素子と、
   前記電流検出素子からの電流検出信号に基づき前記ＭＯＳＦＥＴに流れる負荷電流が第１閾値を超える第１電流異常になった場合に前記ＭＯＳＦＥＴに強制遮断動作を行わせる過電流保護回路と、
   前記ＭＯＳＦＥＴに通電動作をさせるためのオン指令信号に基づき前記ＭＯＳＦＥＴのゲートに充電電流を流して当該ＭＯＳＦＥＴに通電動作を行わせるものであって、その充電速度が変更可能とされた充電回路と、
   前記電流検出素子からの電流検出信号に基づき前記ＭＯＳＦＥＴに流れる負荷電流が前記第１閾値よりも低い第２閾値を超える第２電流異常になった場合に、前記充電回路に対して、その充電速度を、前記負荷電流が当該第２閾値以下のときよりも速い速度に変更させる制御を行う制御回路と、を備える電力供給制御装置。
2. 前記ＭＯＳＦＥＴは、ｎチャネル型である請求項１に記載の電力供給制御装置。
3. 前記充電回路は、チャージポンプ部と、前記チャージポンプ部に異なる周波数でクロック信号を与えることが可能とされ、その与えたクロック信号の周波数に応じた昇圧動作を前記チャージポンプ部にさせるクロック発生回路とを有して構成され、
   前記制御回路は、前記チャージポンプ部に与える前記クロック信号の周波数を変更させることで前記充電回路の充電速度を変更させるよう制御する請求項１または請求項２に記載の電力供給制御装置。
4. 前記充電回路は、昇圧用コンデンサと、オンオフ制御されて前記昇圧用コンデンサを充放電させるバッファ回路と、当該バッファ回路による充放電電流の電流量を変更する電流変更回路とを有して構成され、
   前記制御回路は、前記充放電電流の電流量を変更させることで前記充電回路の充電速度を変更するよう制御する請求項１または請求項２に記載の電力供給制御装置。
5. 前記充電回路は、昇圧用コンデンサと、オンオフ制御されて前記昇圧用コンデンサを充放電させるバッファ回路と、前記昇圧用コンデンサの容量を変更する容量変更回路とを有して構成され、
   前記制御回路は、前記昇圧用コンデンサの容量を変更させることで前記充電回路の充電速度を変更するよう制御する請求項１または請求項２に記載の電力供給制御装置。
6. 前記充電回路は、その昇圧動作による昇圧用コンデンサと、オンオフ制御されて前記昇圧用コンデンサを充放電させるバッファ回路と、そのバッファ回路による前記昇圧用コンデンサの充電電圧を変更する充電電圧変更回路とを有して構成され、
   前記制御回路は、前記充電電圧を変更させることで前記充電回路の充電速度を変更するよう制御する請求項１または請求項２に記載の電力供給制御装置。
7. 前記充電回路は、前記電源と前記ＭＯＳＦＥＴのゲートとの間に設けられるとともに昇圧用コンデンサを有して昇圧動作を行う第１充電部と、前記電源と前記ＭＯＳＦＥＴとの間に配されたスイッチ素子を有しこのスイッチ素子のオン動作によって前記ゲートへの充電経路を形成する第２充電部とを備えて構成され、
   前記制御回路は、前記スイッチ素子をオンオフ動作させることで前記充電回路の充電速度を変更するよう制御する請求項１または請求項２に記載の電力供給制御装置。
8. 前記ＭＯＳＦＥＴのゲート電荷を放電して当該ＭＯＳＦＥＴに遮断動作を行わせるものであって、その放電速度が変更可能とされた放電回路を備え、
   前記制御回路は、前記負荷電流が前記第２閾値を超えているときに実行される遮断動作時には、前記放電回路に対して、その放電速度を、前記負荷電流が前記第２閾値以下のときに実行される遮断動作時よりも速い速度に変更させる制御を行う請求項１から請求項７のいずれかに記載の電力供給制御装置。
9. 前記放電回路は、前記ＭＯＳＦＥＴのゲートとソースとの間に並列接続された複数の放電用スイッチ素子を備えて構成され、
   前記制御回路は、前記複数の放電用スイッチ素子に対するオン動作の組み合わせパターンを変更させることで前記放電回路の放電速度を変更するよう制御する請求項８に記載の電力供給制御装置。

Images