JP5006791B2 - 電力供給制御装置 - Google Patents
電力供給制御装置 Download PDFInfo
- Publication number
- JP5006791B2 JP5006791B2 JP2007542329A JP2007542329A JP5006791B2 JP 5006791 B2 JP5006791 B2 JP 5006791B2 JP 2007542329 A JP2007542329 A JP 2007542329A JP 2007542329 A JP2007542329 A JP 2007542329A JP 5006791 B2 JP5006791 B2 JP 5006791B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- level
- switch element
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 72
- 239000003990 capacitor Substances 0.000 claims description 59
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 21
- 230000005856 abnormality Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 244000145845 chattering Species 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
具体的には、まず、半導体装置の製造上のばらつきが原因で、所望のデューティ比のPWM信号を精度よく生成できない場合がある。近年では、上記三角波信号を出力する発振回路や比較回路(ヒステリシスコンパレータ)を半導体チップ内に設けてワンチップ化した、或いは複数のチップで構成されたものをワンパッケージ化した高機能な半導体装置が望まれている。
また、上記半導体装置に電力を供給する電源の電圧変動が原因で、所望のデューティ比のPWM信号を精度よく生成できない場合がある。即ち、電源電圧は、例えば車両のエンジン起動時などに変動することがあり、これに伴って上記ヒステリシスコンパレータの2つの閾値も変動することで、PWM信号のデューティ比が変動してしまうことがある。
本発明は上記のような事情に基づいて完成されたものであって、所望のPWM信号を精度よく生成することが可能な電力供給制御装置を提供することを目的とする。
第1の発明に係る電力供給制御装置は、電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、前記電源から前記負荷への通電路に配される半導体スイッチ素子と、発振信号を出力する発振回路、及び、前記発振回路からの前記発振信号が入力されるとともに基準信号が入力され前記発振信号レベルと前記基準信号レベルとの大小関係に応じてレベル反転する出力信号を出力する比較回路を有し、前記比較回路からのパルス列状の出力信号を、パルス幅変調制御のためのPWM信号として前記半導体スイッチ素子に与えてオンオフ動作させるPWM信号生成回路と、前記基準信号を出力する基準信号設定回路と、を備え、前記発振回路は、互いに並列接続された第1抵抗素子及びコンデンサを有してなる並列回路と、前記コンデンサを充電するための充電電流の経路中に設けられた第1スイッチ素子と、前記コンデンサの充電電圧が、電源電圧に応じて変化する第1電圧に達したときに前記第1スイッチ素子をオンからオフにさせ、前記充電電圧が、前記電源電圧に応じて変化する前記第2電圧まで低下したときに前記第1スイッチ素子をオフからオンにさせる充放電制御回路と、前記充電電流を前記電源電圧に応じて変更させる電流変更回路とを備え、前記基準信号レベルは前記電源電圧に応じて変化する構成であり、前記基準信号設定回路は、第2スイッチ素子を有し、当該第2スイッチ素子のオンオフ動作に応じて、前記基準信号レベルを、前記発振信号の振幅範囲内の第1レベルと、前記発振信号の振幅範囲外の第2レベルとの間で切り替える切替回路を有してなる。
本構成によれば、電源電圧の変動にかかわらず一定のデューティ比のPWM信号を生成することができる。また、基準信号についても電源電圧変動による影響を抑制できる。また、第2スイッチ素子をオンオフ動作させるだけで、PWM制御の駆動とその停止を容易に切り替えることができる。
さらに、PWM信号生成回路のうち並列回路を除く回路部分が、ワンチップ化された、或いは、複数のチップで構成されてワンパッケージ内に収容された半導体装置とされ、並列回路が、半導体装置の外部に配置されて当該半導体装置の第1外部端子を介して前記並列回路を除く回路部分に接続され、第1スイッチ素子のオンによるコンデンサの充電時間よりも、第1スイッチ素子のオフによるコンデンサの放電時間の方が長くなるように構成されていることが望ましい。
半導体装置の製造過程では、その半導体装置を構成する抵抗素子等の抵抗値のばらつき(いわゆる倍半分とも称されるような大きなばらつき)が生じる。そこで、本構成によれば、PWM信号生成回路のうち、周波数決定素子としての並列回路を除く回路部分を半導体装置の内部に設ける一方で、並列回路を半導体装置の外部に設けた。そして、半導体装置内の回路部分の素子特性による影響が大きい充電時間よりも、半導体装置外の並列回路の回路定数によって定まる放電時間の方が長くなるように設定した。要するに、半導体装置の製造上のばらつきが生じ得る半導体装置内部の回路部分によって定まる充電時間をなるべく短くしてその影響を抑制する一方で、上記半導体装置の製造後に適切な回路定数のものに調整可能な並列回路によって定まる放電時間を長くしているのである。従って、半導体装置の製造後に、外付けの並列回路を、所望の周波数に応じた適切な特性のものとすることで、製造ばらつきによる影響を抑制して精度の高い周波数設定を行うことができる。また、並列回路の特性(回路定数)を調整することによりPWM信号の発振周波数を自由に設定することができる。
更に、半導体装置が、半導体スイッチに流れる電流の異常検出により当該半導体スイッチに遮断動作をさせる保護回路を含んで、ワンチップ化、或いは、複数のチップで構成してワンパッケージ内に収容した構成が望ましい。従来のものでは、マイクロコンピュータによってPWM信号をソフト的に生成し、これを昇圧回路を介して半導体スイッチ素子に与えてオンオフ制御するものがある。しかし、電力供給制御装置は、常にマイクロコンピュータを備えたユニットに実装されるとは限らない。そこで、本構成によれば、半導体装置内に、PWM信号生成回路(並列回路や基準信号設定回路を除く場合あり)を内蔵した構成であるため、マイクロコンピュータを要することなく、電力供給のPWM制御が可能となる。
2…パワーMOSFET(半導体スイッチ素子)
4…保護用論理回路(保護回路)
10…PWM信号生成回路
11…周波数制御回路(発振回路)
12…切換回路(基準信号設定回路)
20…コンパレータ(充放電制御回路)
21…コンデンサ
22…NOT回路(充放電制御回路)
28…カレントミラー回路
27…並列回路
30,31…トランジスタ(第2スイッチ素子)
50…コンパレータ(比較回路)
70…半導体装置
80…電源
81…負荷
82…通電路
83…ライン(充電電流の経路)
FET23が本発明の「第1スイッチ素子」
P1…外部端子(第1外部端子)
P2,P3…外部端子(第2外部端子)
R1…第1抵抗(第1抵抗素子)
R2〜R4…抵抗(充放電制御回路)
R6…第2抵抗(第2抵抗素子)
S1…PWM信号
S2…発振信号
S3…基準信号
S4,S4’…出力信号
Vcc…高電位(電源電圧)
図1は、本実施形態に係る電力供給制御装置1の全体構成を示すブロック図であり、同図に示すように、本実施形態の電力供給制御装置1は、車両用電源(以下、「電源80」という)と負荷81との通電路82中に配されるパワーMOSFET2(本発明の「半導体スイッチ素子」に相当)と、PWM信号生成回路10とを備えて構成されている。PWM信号生成回路10は、PWM(Pulse Width Modulation。パルス幅変調)信号S1を直接又は間接的にパワーMOSFET2の制御入力端子(ゲート端子G)に与えることで、このパワーMOSFET2の出力側に連なる電源80から負荷81への電力供給を制御するように構成されている。なお、本実施形態では、電力供給制御装置1は図示しない車両に搭載され、負荷81として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどの駆動制御をするために使用される。この電力供給制御装置1は、入力端子P1において、後述する切換回路12が接続される構成であり、切換回路12のトランジスタ30がオン状態になることでPWM信号S1をパワーMOSFET2に与える動作するようになっている。
なお、この遮断動作は、PWM信号S1が再入力(例えば負荷駆動信号が入力)されない限り通電状態に復帰することができない、自己復帰不能な遮断動作であっても、或いは、第1異常信号SC及び第2異常信号OCのいずれの信号も受けなくなったときはパワーMOSFET15等を通電状態に復帰させる、自己復帰可能な遮断動作であってもよい。
PWM信号生成回路10は、任意のデューティ比のPWM信号S1を生成しこれを半導体装置(半導体ディバイス)70(本実施形態ではパワーMOSFET2及びその保護機能を内蔵した半導体装置(例えばIPS:インテリジェンスパワーディバイス))に与えてオンオフ動作させることで、この半導体装置70(パワーMOSFET2)の出力側に連なる電源80から負荷81への電力供給をPWM制御(Pulse Width Modulation。パルス幅変調)するためのものである。
図2は、本実施形態に係るPWM信号生成回路10の構成図である。同図に示すように、PWM信号生成回路10は、主として、発振信号S2を出力する周波数制御回路11と、後述する日中点灯及び夜間点灯等の切り換えを行うための切換回路12と、漏れ電流カット回路13と、デューティ比制御回路14と、を備えて構成されている。
周波数制御回路11(本発明の「発振回路」の一例)は、コンパレータ20(オペアンプであってもよい)を備え、このコンパレータ20の負入力端子が、コンデンサ21及び第1抵抗R1(本発明の「第1抵抗素子」の一例)の並列回路27を介して電源80の高電位(Vcc 本発明の「電源電圧」の一例)端子P4に接続されている。つまり、コンパレータ20の負入力端子には、コンデンサ21の端子間電圧に応じたレベルの電圧信号が与えられる。以下、コンパレータ20の負入力端子に連なる点Aの電圧レベルをVaとする。なお、この点Aでの電圧Vaレベルに応じた信号が発振信号S2としてデューティ比制御回路14に与えられる。また、電源電圧Vccと電圧Vaとの電位差が、コンデンサ21の端子間電圧であり、本発明の「コンデンサの充電電圧」の一例である。
切換回路12は、1対のpnp形のトランジスタ30,31を有し、このうちトランジスタ30は、エミッタが電源80の高電位端子P6側に接続され、コレクタが1対の分圧抵抗R7,R8を介して電源80の低電位端子P5側に接続されている。トランジスタ31は、エミッタが電源80の高電位端子P6側に接続され、コレクタが分圧抵抗R7,R8の接続点Eに接続されている。そして、この接続点Eの電圧Veレベルに応じた信号が基準信号S3としてデューティ比制御回路14に与えられる。また、この接続点Eの電圧Veレベルに応じた信号は上記FET25のゲートにも与えられる。
デューティ比制御回路14は、コンパレータ50(本発明の「比較回路」の一例)を有して構成されている。コンパレータ50は、その正入力端子に連なり発振信号S2を受けてオンオフ状態となる電流制御素子としてのpチャネル型の第1FET51と、その負入力端子に連なり基準信号S3を受けてオンオフ状態となる電流制御素子としてのpチャネル型の第2FET52とを備えている。
(1)周波数制御回路
電力供給制御装置1に電源80が投入され、切換回路12に対して夜間点灯指示信号又は日中点灯指示信号が入力されると、FET25がオン状態となる。そして、当初は、コンパレータ20の負入力端子に連なる点Aは電源80の高電位端子の電圧Vcc側にあり、当該コンパレータ20はオフ状態、つまり、コンパレータ20の出力点Bの電圧Vbはローレベルになっている。従って、NOT回路22からのハイレベルの電圧信号VdによってFET23がオン状態となり、電源80から並列回路27、FET23,24,25及び抵抗R5を介して充電電流i1(本発明の「ミラー電流」の一例)が流れるとともに、コンデンサ21への充電が開始される。
デューティ比制御回路14のコンパレータ50は、その正入力端子に上記周波数制御回路11からの発振信号S2が入力され、その負入力端子に切換回路12からの接続点Eにおける電圧レベルVeが与えられる。ここで、本実施形態では、切換回路12に日中点灯指示信号が与えられているとき、接続点Eの電圧レベルVeは図3(最上段のタイムチャート)に示すようなレベル(1/4Vccと3/4Vccとの間において1/4Vcc寄りのレベル)になるよう抵抗R7,R8の抵抗値が設定されている(このときの電圧レベルVeが、本発明でいう「第1レベル」の一例)。より具体的には、PWM信号S1のデューティ比が例えば25%になるように調整されている。
上記では、日中点灯時の動作について説明したが、夜間点灯に切り換える場合は、切換回路12に対して夜間点灯指示信号が与えられることで、トランジスタ30がオフ状態となり、トランジスタ31がオン状態となる。これにより、図3(最上段のタイムチャート)右側に示すように、基準信号S3レベル(接続Eの電圧レベルVe)が電源80の高電位Vccとほぼ同じレベルになる(このときの電圧レベルVeが、本発明でいう「第2レベル」の一例)。従って、基準信号S3レベルが発振信号S2レベルを常に上回ることになり、もってデューティ比100%の夜間点灯が実行されるのである。
(1)電源電圧の変動に対する効果
図4は、コンパレータ20がオフ状態となりコンデンサ21が充電されているときの等価回路を示しており、図5は、コンパレータ20がオン動作してコンデンサ21が放電しているときの等価回路を示している。
図4より、コンデンサ21の充電時の点Aの電圧レベルVaと時間tとの関係は次の数式1で表すことができる。
(数1)
R:第1抵抗R1の抵抗値
C:コンデンサ21の容量
k:時間t=0、Va=3/4Vccのときに上記数式1より定まる係数
また、充電電流i1が、第2抵抗R6に流れる電流i2のミラー電流であることから、次の数式2が成り立つ。
(数2)
i1:充電電流の電流値
Vt:FET26のゲート−ソース間電圧
R‘:第2抵抗R6の抵抗値
従って、充電時間t1は、電源電圧Vccの変動に依存しない。
(数3)
R:第1抵抗R1の抵抗値
C:コンデンサ21の容量
そして、この数式2に電圧レベルVa=3/4Vccを代入することにより、コンデンサ21への放電時間t2(図3(最上段のタイムチャート)に図示)を求めることができる。
具体的には、放電時間t2は次の数式4で表すことができる。
(数4)
従って、放電時間t2も、充電時間t1と同様に、電源電圧Vccの変動に依存しない。即ち、本実施形態によれば、電源電圧Vccの変動にかかわらず充電時間と放電時間との比が一定の発振信号S2を生成することができる。しかも、基準信号S3も電源電圧Vccに応じて変化する構成であるため、この結果、電源電圧Vccの変動にかかわらず一定デューティ比のPWM信号S1を生成することができる。
半導体装置70を製造する上で、その製造上のばらつきは避けられず、これにより半導体装置70内の回路素子の素子特性がばらつく。ここで、上記数式からも分かるように、充電時間t1は、第2抵抗R6などの素子特性に大きく依存し、放電時間t2は、並列回路27(第1抵抗R1、コンデンサ21)に大きく依存する。
(数5)
この数式5は、第1抵抗R1の抵抗値及びコンデンサ21の容量に依存し、第1抵抗R1及びコンデンサ21は半導体装置70の外部に設ける構成である。従って、製造ばらつきに影響されることなく精度の高い周波数設定を行うことができ、また、第1抵抗R1及びコンデンサ21の特性を調整することによりPWM信号S1の発振周波数fを自由に設定することができる。
一方、コンデンサ21の放電開始時から電圧レベルVaが基準信号S3レベル(接続Eの電圧レベルVe1)を上回るまでの時間td2(図3(最上段のタイムチャート)に図示)は、上記数式2に電圧レベルVa=Ve1を代入して求めることができる。
(数6)
本実施形態では、基準信号S3レベルを設定する切換回路12を、半導体装置70の外部に設ける構成である。従って、切換回路12を構成する分圧抵抗R7,R8等を、所望のデューティ比に応じた適切な特性のものとすることで、製造ばらつきに影響されることなく精度の高いデューティ比設定を行うことができ、また、分圧抵抗R7,R8等の特性を調整することによりPWM信号S1のデューティ比を自由に設定することができる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)上記実施形態において、電源及び負荷に連なる前述のスイッチ素子や半導体スイッチ素子を、半導体装置70の内部に設けた構成であっても、或いは外部に設けた構成であってもよい。
Claims (7)
- 電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、
前記電源から前記負荷への通電路に配される半導体スイッチ素子と、
発振信号を出力する発振回路、及び、前記発振回路からの前記発振信号が入力されるとともに基準信号が入力され前記発振信号レベルと前記基準信号レベルとの大小関係に応じてレベル反転する出力信号を出力する比較回路を有し、前記比較回路からのパルス列状の出力信号を、パルス幅変調制御のためのPWM信号として前記半導体スイッチ素子に与えてオンオフ動作させるPWM信号生成回路と、
前記基準信号を出力する基準信号設定回路と、を備え、
前記発振回路は、互いに並列接続された第1抵抗素子及びコンデンサを有してなる並列回路と、
前記コンデンサを充電するための充電電流の経路中に設けられた第1スイッチ素子と、
前記コンデンサの充電電圧が、電源電圧に応じて変化する第1電圧に達したときに前記第1スイッチ素子をオンからオフにさせ、前記充電電圧が、前記電源電圧に応じて変化する第2電圧まで低下したときに前記第1スイッチ素子をオフからオンにさせる充放電制御回路と、
前記充電電流を前記電源電圧に応じて変更させる電流変更回路とを備え、
前記基準信号レベルは前記電源電圧に応じて変化する構成であり、
前記基準信号設定回路は、第2スイッチ素子を有し、当該第2スイッチ素子のオンオフ動作に応じて、前記基準信号レベルを、前記発振信号の振幅範囲内の第1レベルと、前記発振信号の振幅範囲外の第2レベルとの間で切り替える切替回路を有してなる、電力供給制御装置。 - 前記電流変更回路は、前記電源に連なる第2抵抗素子と、当該第2抵抗素子に流れる電流を受けるカレントミラー回路とを備え、
前記コンデンサは、前記カレントミラー回路によるミラー電流によって充電される請求項1に記載の電力供給制御装置。 - 前記PWM信号生成回路のうち前記並列回路を除く回路部分が、ワンチップ化された、或いは、複数のチップで構成されてワンパッケージ内に収容された半導体装置とされ、前記並列回路が、前記半導体装置の外部に配置されて当該半導体装置の第1外部端子を介して前記並列回路を除く回路部分に接続され、
前記第1スイッチ素子のオンによる前記コンデンサの充電時間よりも、前記第1スイッチ素子のオフによる前記コンデンサの放電時間の方が長くなるように構成されている請求項1または請求項2に記載の電力供給制御装置。 - 電源と負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、
前記電源から前記負荷への通電路に配される半導体スイッチ素子と、
発振信号を出力する発振回路、及び、前記発振回路からの前記発振信号が入力されるとともに基準信号が入力され前記発振信号レベルと前記基準信号レベルとの大小関係に応じてレベル反転する出力信号を出力する比較回路を有し、前記比較回路からのパルス列状の出力信号を、パルス幅変調制御のためのPWM信号として前記半導体スイッチ素子に与えてオンオフ動作させるPWM信号生成回路と、を備え、
前記発振回路は、互いに並列接続された第1抵抗素子及びコンデンサを有してなる並列回路と、前記コンデンサを充電するための充電電流の経路中に設けられた第1スイッチ素子と、前記コンデンサの充電電圧が第1電圧に達したときに前記第1スイッチ素子をオンからオフにさせ、前記充電電圧が第2電圧まで低下したときに前記第1スイッチ素子をオフからオンにさせる充放電制御回路とを備えて前記充電電圧に応じた発振信号を出力する構成とされ、
前記PWM信号生成回路のうち前記並列回路を除く回路部分が、ワンチップ化された、或いは、複数のチップで構成されてワンパッケージ内に収容された半導体装置とされ、前記並列回路が、前記半導体装置の外部に配置されて当該半導体装置の第1外部端子を介して前記並列回路を除く回路部分に接続され、
前記第1スイッチ素子のオンによる前記コンデンサの充電時間よりも、前記第1スイッチ素子のオフによる前記コンデンサの放電時間の方が長くなるように構成されている電力供給制御装置。 - 前記基準信号を出力する基準信号設定回路を備え、当該基準信号設定回路が、前記半導体装置の外部に配置されて当該半導体装置の第2外部端子を介して前記並列回路を除く回路部分に接続される構成である請求項3または請求項4に記載の電力供給制御装置。
- 前記基準信号設定回路は、第2スイッチ素子を有し、当該第2スイッチ素子のオンオフ動作に応じて、前記基準信号レベルを、前記発振信号の振幅範囲内の第1レベルと、前記発振信号の振幅範囲外の第2レベルとの間で切り替える切替回路を有してなる請求項5に記載の電力供給制御装置。
- 前記半導体装置は、更に、前記半導体スイッチ素子と、前記半導体スイッチ素子に流れる電流の異常検出により当該半導体スイッチ素子に遮断動作をさせる保護回路とを、ワンチップ化、或いは、複数のチップで構成してワンパッケージ内に収容している請求項3から請求項6のいずれかに記載の電力供給制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007542329A JP5006791B2 (ja) | 2005-10-31 | 2006-10-18 | 電力供給制御装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005316836 | 2005-10-31 | ||
JP2005316836 | 2005-10-31 | ||
JP2007542329A JP5006791B2 (ja) | 2005-10-31 | 2006-10-18 | 電力供給制御装置 |
PCT/JP2006/320774 WO2007052473A1 (ja) | 2005-10-31 | 2006-10-18 | 電力供給制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007052473A1 JPWO2007052473A1 (ja) | 2009-04-30 |
JP5006791B2 true JP5006791B2 (ja) | 2012-08-22 |
Family
ID=38005626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007542329A Active JP5006791B2 (ja) | 2005-10-31 | 2006-10-18 | 電力供給制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7545127B2 (ja) |
JP (1) | JP5006791B2 (ja) |
DE (1) | DE112006002885B8 (ja) |
WO (1) | WO2007052473A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639055B2 (en) * | 2005-10-17 | 2009-12-29 | Autonetworks Technologies, Ltd. | PWM signal generator |
JP4836694B2 (ja) * | 2006-07-11 | 2011-12-14 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
CN201388206Y (zh) * | 2009-04-30 | 2010-01-20 | 华为技术有限公司 | 一种通信设备 |
US8456794B2 (en) * | 2009-11-12 | 2013-06-04 | Infineon Technologies Ag | Clock-pulsed safety switch |
EP2763318B1 (en) * | 2011-09-29 | 2021-03-17 | Fuji Electric Co., Ltd. | Load driving circuit |
CN103821745B (zh) * | 2012-11-16 | 2016-08-10 | 英业达科技有限公司 | 风扇控制装置 |
US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
US10348191B2 (en) * | 2015-11-25 | 2019-07-09 | Psemi Corporation | Switched-capacitor network packaged with load |
JP6718229B2 (ja) * | 2015-12-28 | 2020-07-08 | 株式会社小糸製作所 | 点灯装置、車両用灯具 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05319165A (ja) * | 1992-05-26 | 1993-12-03 | Matsushita Electric Works Ltd | 車載用照明装置 |
JPH08204517A (ja) * | 1995-01-31 | 1996-08-09 | Sanyo Electric Co Ltd | 発振回路 |
JP2004259582A (ja) * | 2003-02-26 | 2004-09-16 | Yazaki Corp | ランプ制御回路、およびランプ制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3302386B2 (ja) | 1991-12-17 | 2002-07-15 | 本田技研工業株式会社 | 高電圧バッテリを用いた車輌用負荷の駆動回路 |
US5585994A (en) * | 1993-01-22 | 1996-12-17 | Sanyo Electric Co., Ltd. | Battery over-current protection circuit |
US5559423A (en) * | 1994-03-31 | 1996-09-24 | Norhtern Telecom Limited | Voltage regulator including a linear transconductance amplifier |
JP3277851B2 (ja) | 1997-07-24 | 2002-04-22 | 株式会社豊田自動織機 | 誤動作防止機能を備えた制御回路 |
JP3487144B2 (ja) | 1997-09-18 | 2004-01-13 | 株式会社豊田自動織機 | 誤動作防止機能を有するパルス信号生成装置 |
JP2001217696A (ja) | 2000-02-04 | 2001-08-10 | Auto Network Gijutsu Kenkyusho:Kk | 過電流検出回路 |
JP3914047B2 (ja) | 2001-12-20 | 2007-05-16 | Necエレクトロニクス株式会社 | 発振回路 |
-
2006
- 2006-10-18 DE DE112006002885.5T patent/DE112006002885B8/de active Active
- 2006-10-18 JP JP2007542329A patent/JP5006791B2/ja active Active
- 2006-10-18 WO PCT/JP2006/320774 patent/WO2007052473A1/ja active Application Filing
- 2006-10-18 US US12/084,209 patent/US7545127B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05319165A (ja) * | 1992-05-26 | 1993-12-03 | Matsushita Electric Works Ltd | 車載用照明装置 |
JPH08204517A (ja) * | 1995-01-31 | 1996-08-09 | Sanyo Electric Co Ltd | 発振回路 |
JP2004259582A (ja) * | 2003-02-26 | 2004-09-16 | Yazaki Corp | ランプ制御回路、およびランプ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US7545127B2 (en) | 2009-06-09 |
US20080258787A1 (en) | 2008-10-23 |
JPWO2007052473A1 (ja) | 2009-04-30 |
WO2007052473A1 (ja) | 2007-05-10 |
DE112006002885B4 (de) | 2015-10-15 |
DE112006002885B8 (de) | 2016-01-14 |
DE112006002885T5 (de) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5006791B2 (ja) | 電力供給制御装置 | |
JP6719015B2 (ja) | 過電流保護回路 | |
JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
JP4688693B2 (ja) | 電力供給制御装置 | |
JP4836694B2 (ja) | 電力供給制御装置 | |
JP4579293B2 (ja) | 電力供給制御装置 | |
JP4570173B2 (ja) | 電力供給制御装置 | |
JP4755197B2 (ja) | 電力供給制御装置 | |
US20190190512A1 (en) | Switch device | |
JP5776216B2 (ja) | 電流制御機能および自己遮断機能を備えた半導体装置 | |
WO2007074828A1 (ja) | 電力供給制御装置及びその閾値変更方法 | |
US10355472B2 (en) | Over temperature protection circuit and semiconductor device | |
US9587616B2 (en) | Internal combustion engine ignition device | |
JP7107404B2 (ja) | 給電制御装置 | |
JP6632851B2 (ja) | 入力回路 | |
JP2017073872A (ja) | チャージポンプ回路 | |
JP4404270B2 (ja) | Pwm信号生成回路 | |
JP2006140587A (ja) | Pwm信号生成回路及びpwm制御回路 | |
JP2017077138A (ja) | 半導体装置 | |
JP2017073657A (ja) | 誤出力防止回路 | |
WO2023101999A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
JP7257164B2 (ja) | クランプ回路 | |
JP7059107B2 (ja) | 過電流保護回路 | |
JP6024498B2 (ja) | 半導体駆動装置 | |
JP6894957B2 (ja) | 誤出力防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090915 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5006791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |