JP3914047B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP3914047B2 JP3914047B2 JP2001387087A JP2001387087A JP3914047B2 JP 3914047 B2 JP3914047 B2 JP 3914047B2 JP 2001387087 A JP2001387087 A JP 2001387087A JP 2001387087 A JP2001387087 A JP 2001387087A JP 3914047 B2 JP3914047 B2 JP 3914047B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- circuit
- switch
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭ制御に使用される発振回路に関する。
【０００２】
【従来の技術】
ＰＷＭ制御を用いる代表例としてＤＣ−ＤＣコンバータがある。このＤＣ−ＤＣコンバータは、発振回路で生成される三角波信号Ｖｔを出力電圧と基準電圧との差電圧ＶＥＡと比較してＰＷＭ制御のデューティ比を決定するとともに、この三角波信号Ｖｔをデッドタイムコントロール（以下、ＤＴＣという）回路からのＤＴＣ電圧ＶＤ maxと比較して最大オン・デューティ比を決定している。
【０００３】
以下、ＰＷＭ制御に使用される発振回路の従来例について、図４を参照して説明する。発振回路１０は、第１および第２定電流回路１１、１２と、ヒステリシスコンパレータ１３と、充放電切替えスイッチ１４と、コンデンサ１５とを備えている。発振回路１０は、通常、例えば、ＤＣ−ＤＣコンバータ用半導体集積回路内に構成され、コンデンサ１５はこの半導体集積回路に外付けされている。第１定電流回路１１は、電源ＶＤＤとノードＮ１間に接続され、コンデンサ１５を定電流I１で充電するため定電流I１を吐き出し供給する。第２定電流回路１２は、スイッチ１４を介して、ノードＮ１と接地間に接続され、コンデンサ１５を定電流I１で放電するための電流と第１定電流回路１１からの定電流I１とを吸い込むために定電流I２＝２×I１を供給する。コンデンサ１５は、ノードＮ１と接地間に接続されている。また、ノードＮ１の電位は、三角波信号Ｖｔとして出力されるとともに、コンパレータ１３に入力される。コンパレータ１３は、３入力のコンパレータであって、例えば、図５に示すように、２入力コンパレータ１６、１７とＮＯＲ回路１８、１９とで構成され、ノードＮ１の電位の他に、第１および第２しきい値電圧ＶＬ、ＶＨが入力され、ノードＮ１の電位と各しきい値電圧ＶＬ、ＶＨとが比較され、その結果に基づく制御信号がスイッチ１４に出力される。すなわち、コンパレータ１３は、ノードＮ１の電位が第１しきい値電圧ＶＬ以下になると、ノードＮ１の電位が第２しきい値電圧ＶＨ以上になるまでＬレベルの制御信号をスイッチ１４に出力し、ノードＮ１の電位が第２しきい値電圧ＶＨ以上になると、ノードＮ１の電位が第１しきい値電圧ＶＬ以下になるまでＨレベルの制御信号をスイッチ１４に出力する。スイッチ１４は、Ｌレベルの制御信号が入力されるとＯＦＦし、Ｈレベルの制御信号が入力されるとＯＮする。
【０００４】
つぎに、発振回路１０の動作について説明する。ノードＮ１の電位が第１しきい値電圧ＶＬ以下になると、コンパレータ１３からスイッチ１４にＬレベルの制御信号が出力され、スイッチ１４はＯＦＦし、コンデンサ１５が第１定電流回路１１からの電流Ｉ１によりノードＮ１の電位が第２しきい値電圧ＶＨ以上になるまで充電される。ノードＮ１の電位が第２しきい値電圧ＶＨ以上になると、コンパレータ１３からスイッチ１４にＨレベルの制御信号が出力され、スイッチ１４はＯＮし、コンデンサ１５が第２定電流回路１２の電流Ｉ２＝２×Ｉ１と第１定電流回路１１の電流Ｉ1との差Ｉ２−Ｉ１＝Ｉ１によりノードＮ１の電位が第１しきい値電圧ＶＬ以下になるまで放電される。そして、この充放電動作を繰り返し、ノードＮ１から図６に示す三角波信号Ｖｔとして出力される。
【０００５】
【発明が解決しようとする課題】
ところで、上述の発振回路１０は、三角波信号Ｖｔの周波数を高くした場合、回路内部での充放電の切替えにおける動作遅延が生じ、この動作遅延は周波数が高くなるほど増加する。そのため、図７に示すように、周波数が比較的低い場合には、三角波信号Ｖｔの最小値ＶｔＬおよび最大値ＶｔＨは、第１および第２しきい値電圧ＶＬ、ＶＨにほぼ一致するが、周波数を高くしていくほど、三角波信号Ｖｔの最小値ＶｔＬが第１しきい値電圧ＶＬより低くなっていき、最大値ＶｔＨが第２しきい値電圧ＶＨより高くなっていく。
この発振回路１０を用いて、三角波信号をＤＴＣ電圧ＶＤ maxと比較して最大オン・デューティ比を決定するとき、ＤＴＣ電圧ＶＤ maxを生成するＤＴＣ回路が発振回路１０と同一の半導体集積回路に構成されている場合、ＤＴＣ電圧値ＶＤ maxが半導体集積回路内部で固定であり調整できない。そのため、三角波信号Ｖｔの周波数が比較的低く、三角波信号Ｖｔの最小値ＶｔＬおよび最大値ＶｔＨが、第１および第２しきい値電圧ＶＬ、ＶＨにほぼ一致している間は、図６に示すように、最大オン・デューティ比が所定の適正値に設定できているが、三角波信号Ｖｔの周波数が高くなるに従い、三角波信号Ｖｔの振幅が大きくなり、最大オン・デューティ比が低下するという問題がある。
また、最大オン・デューティ比が一定となるように、三角波信号Ｖｔの振幅が大きくなるのに追随させて、ＤＴＣ電圧値ＶＤ maxを調整可能にするには、ＤＴＣ回路を半導体集積回路の外付け回路としなければならず、半導体集積回路には、外付けのＤＴＣ回路からのＤＴＣ電圧ＶＤ maxを入力する端子と、半導体集積回路から外付けのＤＴＣ回路へ基準電圧を供給する端子とが必要となり、端子数が２個も増えるという問題がある。
本発明は三角波信号の周波数特性による最大オン・デューティ比低下を低減させた発振回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る発振回路は、定電流で充放電するコンデンサの端子間電圧を発振信号として出力してＰＷＭ制御に用いる発振回路において、前記コンデンサが、ＯＮ／ＯＦＦスイッチを介した第１コンデンサと、第１コンデンサより容量を小さく設定した第２コンデンサとの並列回路からなり、前記端子間電圧が前記発振信号の電圧振幅の最小値と最大値間に設定した閾値電圧以上のときのみ、前記ＯＮ／ＯＦＦスイッチをＯＦＦ制御して、前記第1コンデンサのみを充放電し、このときの発振信号を用いて前記ＰＷＭ制御の最大オン・デューティ比を決定することを特徴とする。
また、本発明に係る発振回路は、定電流で充放電するコンデンサの端子間電圧を発振信号として出力するために、コンデンサへの充電電流を生成する第１定電流回路と、コンデンサの放電電流を生成する第２定電流回路と、充電と放電とを切り替える充放電切替えスイッチと、前記端子間電圧を第１閾値電圧および第２閾値電圧とで比較し、第１閾値電圧以下になったら充電側に、第２閾値電圧以上になったら放電側に充放電切替えスイッチを切替える制御信号を生成する第１コンパレータとを具備したＰＷＭ制御に用いる発振回路において、前記コンデンサが、ＯＮ／ＯＦＦスイッチを介した第1コンデンサと、第１コンデンサより容量を小さく設定した第２コンデンサとの並列回路からなり、前記端子間電圧を第１閾値電圧と第２閾値電圧間に設定した第３閾値電圧で比較し、前記端子間電圧が前記第３閾値電圧以上のときのみ、前記ＯＮ／ＯＦＦスイッチをＯＦＦ制御する信号を生成する第２コンパレータを有し、このＯＦＦ制御により前記第1コンデンサのみを充放電し、このときの発振信号を用いて前記ＰＷＭ制御の最大オン・デューティ比を決定することを特徴とする。
【０００７】
【発明の実施の形態】
以下に、本発明に基づき第１実施例の発振回路について、図１を参照して説明する。尚、図４と同一のものについては同一符号を付している。発振回路２０は、第１および第２定電流回路１１、１２と、ヒステリシスコンパレータ１３と、充放電切替えスイッチ１４とを、発振回路１０と同様に、備えるとともに、コンパレータ２１と、ＯＮ／ＯＦＦスイッチ２２と、第１コンデンサ２３と、第２コンデンサ２４とを新たに備えている。発振回路２０は、例えば、ＤＣ−ＤＣコンバータ用半導体集積回路内に構成され、コンデンサ２３、２４はこの半導体集積回路に外付けされる。スイッチ２２と第１コンデンサ２３とは、ノードＮ１と接地間に直列に接続されている。第２コンデンサ２４は、ノードＮ１と接地間に接続されている。第２コンデンサ２４の容量ＣＴ２は、第１コンデンサ２３の容量ＣＴ１より小さく設定する。コンパレータ２１は、２入力のコンパレータであって、ノードＮ１の電位と、第３しきい値電圧ＶＢ（ＶＬ＜ＶＢ＜ＶＨ、ＶＨ−ＶＢ≧ＶＢ−ＶＬ）が入力され、ノードＮ１の電位としきい値電圧ＶＢとが比較され、その結果に基づく制御信号がスイッチ２２に出力される。すなわち、コンパレータ２１は、ノードＮ１の電位が第３しきい値電圧ＶＢ以上になるまでＨレベルの制御信号をスイッチ２２に出力し、ノードＮ１の電位が第３しきい値電圧ＶＢ以上になるとＬレベルの制御信号をスイッチ２２に出力する。スイッチ２２は、Ｈレベルの制御信号が入力されるとＯＮし、Ｌレベルの制御信号が入力されるとＯＦＦする。
【０００８】
つぎに、発振回路２０の動作について説明する。ノードＮ１の電位が第１しきい値電圧ＶＬ以下になると、コンパレータ１３からスイッチ１４にＬレベルの制御信号が出力され、スイッチ１４はＯＦＦするとともに、このときコンパレータ２１からスイッチ２２にＨレベルの制御信号が出力されており、スイッチ２２はＯＮし、コンデンサ２３、２４が第１定電流回路１１からの電流Ｉ１によりノードＮ１の電位が第３しきい値電圧ＶＢになるまで充電される。充電されるコンデンサ２３、２４は並列接続であるため、その容量の和ＣはＣ＝ＣＴ１＋ＣＴ２で表される。このとき、ノードＮ１の電位がＶＬからＶＢになるまでの充電時間Ｔ１は、Ｔ１＝Ｃ×（ＶＢ−ＶＬ）／Ｉ１で表される。
ノードＮ１の電位が第３しきい値電圧ＶＢ以上になると、コンパレータ２１からスイッチ２２にＬレベルの制御信号が出力され、スイッチ２２はＯＦＦし、容量ＣＴ２のコンデンサ２４のみが第１定電流回路１１からの電流Ｉ１によりノードＮ１の電位が第２しきい値電圧ＶＨになるまで充電される。このとき、ノードＮ１の電位がＶＢからＶＨになるまでの充電時間Ｔ２は、Ｔ２＝ＣＴ２×（ＶＨ−ＶＢ）／Ｉ１で表される。
ノードＮ１の電位が第２しきい値電圧ＶＨ以上になると、コンパレータ１３からスイッチ１４にＨレベルの制御信号が出力され、スイッチ１４はＯＮするとともに、このときコンパレータ２１からスイッチ２２にＬレベルの制御信号が出力されており、スイッチ２２はＯＦＦし、コンデンサ２４のみが第２定電流回路１２の電流Ｉ２＝２×Ｉ１と第１定電流回路１１の電流Ｉ1との差Ｉ２−Ｉ１＝Ｉ１によりノードＮ１の電位が第１しきい値電圧ＶＢになるまで放電される。このとき、ノードＮ１の電位がＶＨからＶＢになるまでの放電時間Ｔ３は、Ｔ３＝ＣＴ２×（ＶＨ−ＶＢ）／Ｉ１＝Ｔ２で表される。
ノードＮ１の電位が第３しきい値電圧ＶＢ以下になると、コンパレータ２１からスイッチ２２にＨレベルの制御信号が出力され、スイッチ２２はＯＮし、コンデンサ２３、２４が第２定電流回路１２の電流Ｉ２＝２×Ｉ１と第１定電流回路１１の電流Ｉ1との差Ｉ２−Ｉ１＝Ｉ１によりノードＮ１の電位が第１しきい値電圧ＶＬになるまで放電される。放電されるコンデンサ２３、２４は並列接続であるため、その容量の和Ｃは、Ｃ＝ＣＴ１＋ＣＴ２で表される。このとき、ノードＮ１の電位がＶＢからＶＬになるまでの放電時間Ｔ４は、Ｔ４＝Ｃ×（ＶＢ−ＶＬ）／Ｉ１＝Ｔ１で表される。
そして、この充放電動作を繰り返し、ノードＮ１から図２に示す三角波信号Ｖｔとして出力される。
【０００９】
以上により生成される三角波信号Ｖｔの周期はＴ１＋Ｔ２＋Ｔ３＋Ｔ４＝２×（Ｔ１＋Ｔ２）で表され、コンデンサ２４の容量ＣＴ２をコンデンサ２３の容量ＣＴ１より小さく設定することにより、Ｔ１とＴ２との大小関係はＴ１＞Ｔ２で表される。この三角波信号Ｖｔを用いてＤＴＣ電圧ＶＤ maxとの比較による最大オン・デューティ比を決定するとき、コンデンサ２３、２４の充放電により生成されるＴ１＋Ｔ４＝２×Ｔ１の期間より短い、コンデンサ２４のみの充放電により生成されるＴ２＋Ｔ３＝２×Ｔ２の期間の三角波信号にＤＴＣ電圧ＶＤ maxを重畳させて比較する。従って、最大オン・デューティ比は、従来の三角波を用いるよりも振幅変動に対する変化率を低くすることができる。例えば、ＶＢ−ＶＬ＝ＶＨ−ＶＢとすると、Ｔ１／（Ｔ１＋Ｔ２）＝Ｃ／Ｃ＋ＣＴ２＝（ＣＴ１＋ＣＴ２）／（ＣＴ１＋２ＣＴ２）となり、最大オン・デューティ比は外付けのコンデンサ２３、２４の容量を調整することにより所望値以上にすることができる。例えば、ＣＴ２＝０．４×ＣＴ１にすると（ＣＴ１＋ＣＴ２）／（ＣＴ１＋２ＣＴ２）＝７８％となり、最大オン・デューティ比は７８％以上で決定できる。このとき、例えば、ＤＴＣ電圧ＶＤ maxをＶＨとＶＢの中間電圧（振幅の７５％の電圧）で重畳させて比較すると、最大オン・デューティ比は８８％に決定される。三角波信号Ｖｔの周波数が高くなって三角波信号Ｖｔの振幅が大きくなった場合に、例えば、ＤＴＣ電圧ＶＤ maxがＶＨとＶＢの中間電圧から（ＶＨ−ＶＢ）／４低下した電圧（振幅の６２．５％）で重畳されると、最大オン・デューティ比は８２％に決定され、６％低下する。従来の三角波信号を用いた場合と同一レベルで比較すると、従来の場合の最大オン・デューティ比は、振幅の７５％の電圧で重畳させると、７５％に決定され、振幅の６２．５％で重畳されると、６２．５％に決定され、１２．５％低下し、従来よりも最大オン・デューティ比の低下を低減させることができる。
【００１０】
次に、本発明に基づき第２実施例の発振回路について、図３を参照して説明する。尚、図１と同一のものについては同一符号を付して、その説明を省略する。図１と異なる点は、第２定電流回路１２の替わりに、コンデンサ２３，２４を定電流I１で放電するための電流を吸い込むために定電流I２＝Ｉ１を供給する第２定電流回路３１を設け、充放電切替えスイッチ１４の替わりにＣＭＯＳ構成の充放電切替えスイッチ３２を第１定電流回路１１と第２定電流回路３１間に接続し、ヒステリシスコンパレータ１３の出力をスイッチ３２に供給し、スイッチ３２の出力端をノードＮ１に接続している点である。この発振回路３０の動作は、コンパレータ３２の出力がＬレベルのとき、第１定電流回路１１からノードＮ１に定電流Ｉ１を吐き出し、Ｈレベルのとき、ノードＮ１から第２定電流回路３１に定電流Ｉ２＝Ｉ１を吸い込む以外は、図１の発振回路２０と同様の動作であり、説明を省略する。
【００１１】
尚、上記実施例では、発振回路がＰＷＭ制御されるＤＣ−ＤＣコンバータに用いられることを例に説明したが、ＰＷＭ制御される回路で、ＰＷＭ制御が最大オン・デューティ比で制限される回路であれば、他の回路にも用いることができる。
【００１２】
【発明の効果】
本発明によれば、定電流で充放電するコンデンサの端子間電圧を三角波信号として出力するＰＷＭ制御に用いる発振回路において、コンデンサを第1コンデンサと、スイッチを介した第２コンデンサとの並列回路で構成し、第１コンデンサの容量を第２コンデンサの容量より小さく設定するとともに、発振信号の電圧振幅の最小値と最大値間に閾値電圧を設定し、端子間電圧が閾値電圧以上のとき、スイッチをＯＦＦ制御して、第1コンデンサのみを充放電し、このときの発振信号を用いてＰＷＭ制御の最大オン・デューティ比を決定するようにしているので、発振信号の周波数が高くなり、発振信号の振幅が大きくなっても、最大オン・デューティ比が低くなるのを低減することができる。また、発振回路を半導体集積回路で構成する場合、外付けコンデンサ用端子を従来よりも１個増やすだけで、第１コンデンサの容量と第２コンデンサの容量を調整することにより最大オン・デューティ比を外部調整できる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の発振回路の回路図。
【図２】 図１の発振回路からの三角波信号の波形図。
【図３】 本発明の第２実施例の発振回路の回路図。
【図４】 従来の発振回路の回路図。
【図５】 図１、図３、および図４の発振回路に用いられるヒステリシスコンパレータの回路図。
【図６】 図４の発振回路からの三角波信号の波形図。
【図７】 図４の発振回路からの三角波信号の振幅の周波数特性
【符号の説明】
１１ 第１定電流回路
１２、３１ 第２定電流回路
１３ ヒステリシスコンパレータ
１４、３２ 充放電切替えスイッチ
２０、３０ 発振回路
２１ コンパレータ
２２ ＯＮ／ＯＦＦスイッチ
２３ 第１コンデンサ
２４ 第２コンデンサ
【発明の属する技術分野】
本発明は、ＰＷＭ制御に使用される発振回路に関する。
【０００２】
【従来の技術】
ＰＷＭ制御を用いる代表例としてＤＣ−ＤＣコンバータがある。このＤＣ−ＤＣコンバータは、発振回路で生成される三角波信号Ｖｔを出力電圧と基準電圧との差電圧ＶＥＡと比較してＰＷＭ制御のデューティ比を決定するとともに、この三角波信号Ｖｔをデッドタイムコントロール（以下、ＤＴＣという）回路からのＤＴＣ電圧ＶＤ maxと比較して最大オン・デューティ比を決定している。
【０００３】
以下、ＰＷＭ制御に使用される発振回路の従来例について、図４を参照して説明する。発振回路１０は、第１および第２定電流回路１１、１２と、ヒステリシスコンパレータ１３と、充放電切替えスイッチ１４と、コンデンサ１５とを備えている。発振回路１０は、通常、例えば、ＤＣ−ＤＣコンバータ用半導体集積回路内に構成され、コンデンサ１５はこの半導体集積回路に外付けされている。第１定電流回路１１は、電源ＶＤＤとノードＮ１間に接続され、コンデンサ１５を定電流I１で充電するため定電流I１を吐き出し供給する。第２定電流回路１２は、スイッチ１４を介して、ノードＮ１と接地間に接続され、コンデンサ１５を定電流I１で放電するための電流と第１定電流回路１１からの定電流I１とを吸い込むために定電流I２＝２×I１を供給する。コンデンサ１５は、ノードＮ１と接地間に接続されている。また、ノードＮ１の電位は、三角波信号Ｖｔとして出力されるとともに、コンパレータ１３に入力される。コンパレータ１３は、３入力のコンパレータであって、例えば、図５に示すように、２入力コンパレータ１６、１７とＮＯＲ回路１８、１９とで構成され、ノードＮ１の電位の他に、第１および第２しきい値電圧ＶＬ、ＶＨが入力され、ノードＮ１の電位と各しきい値電圧ＶＬ、ＶＨとが比較され、その結果に基づく制御信号がスイッチ１４に出力される。すなわち、コンパレータ１３は、ノードＮ１の電位が第１しきい値電圧ＶＬ以下になると、ノードＮ１の電位が第２しきい値電圧ＶＨ以上になるまでＬレベルの制御信号をスイッチ１４に出力し、ノードＮ１の電位が第２しきい値電圧ＶＨ以上になると、ノードＮ１の電位が第１しきい値電圧ＶＬ以下になるまでＨレベルの制御信号をスイッチ１４に出力する。スイッチ１４は、Ｌレベルの制御信号が入力されるとＯＦＦし、Ｈレベルの制御信号が入力されるとＯＮする。
【０００４】
つぎに、発振回路１０の動作について説明する。ノードＮ１の電位が第１しきい値電圧ＶＬ以下になると、コンパレータ１３からスイッチ１４にＬレベルの制御信号が出力され、スイッチ１４はＯＦＦし、コンデンサ１５が第１定電流回路１１からの電流Ｉ１によりノードＮ１の電位が第２しきい値電圧ＶＨ以上になるまで充電される。ノードＮ１の電位が第２しきい値電圧ＶＨ以上になると、コンパレータ１３からスイッチ１４にＨレベルの制御信号が出力され、スイッチ１４はＯＮし、コンデンサ１５が第２定電流回路１２の電流Ｉ２＝２×Ｉ１と第１定電流回路１１の電流Ｉ1との差Ｉ２−Ｉ１＝Ｉ１によりノードＮ１の電位が第１しきい値電圧ＶＬ以下になるまで放電される。そして、この充放電動作を繰り返し、ノードＮ１から図６に示す三角波信号Ｖｔとして出力される。
【０００５】
【発明が解決しようとする課題】
ところで、上述の発振回路１０は、三角波信号Ｖｔの周波数を高くした場合、回路内部での充放電の切替えにおける動作遅延が生じ、この動作遅延は周波数が高くなるほど増加する。そのため、図７に示すように、周波数が比較的低い場合には、三角波信号Ｖｔの最小値ＶｔＬおよび最大値ＶｔＨは、第１および第２しきい値電圧ＶＬ、ＶＨにほぼ一致するが、周波数を高くしていくほど、三角波信号Ｖｔの最小値ＶｔＬが第１しきい値電圧ＶＬより低くなっていき、最大値ＶｔＨが第２しきい値電圧ＶＨより高くなっていく。
この発振回路１０を用いて、三角波信号をＤＴＣ電圧ＶＤ maxと比較して最大オン・デューティ比を決定するとき、ＤＴＣ電圧ＶＤ maxを生成するＤＴＣ回路が発振回路１０と同一の半導体集積回路に構成されている場合、ＤＴＣ電圧値ＶＤ maxが半導体集積回路内部で固定であり調整できない。そのため、三角波信号Ｖｔの周波数が比較的低く、三角波信号Ｖｔの最小値ＶｔＬおよび最大値ＶｔＨが、第１および第２しきい値電圧ＶＬ、ＶＨにほぼ一致している間は、図６に示すように、最大オン・デューティ比が所定の適正値に設定できているが、三角波信号Ｖｔの周波数が高くなるに従い、三角波信号Ｖｔの振幅が大きくなり、最大オン・デューティ比が低下するという問題がある。
また、最大オン・デューティ比が一定となるように、三角波信号Ｖｔの振幅が大きくなるのに追随させて、ＤＴＣ電圧値ＶＤ maxを調整可能にするには、ＤＴＣ回路を半導体集積回路の外付け回路としなければならず、半導体集積回路には、外付けのＤＴＣ回路からのＤＴＣ電圧ＶＤ maxを入力する端子と、半導体集積回路から外付けのＤＴＣ回路へ基準電圧を供給する端子とが必要となり、端子数が２個も増えるという問題がある。
本発明は三角波信号の周波数特性による最大オン・デューティ比低下を低減させた発振回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る発振回路は、定電流で充放電するコンデンサの端子間電圧を発振信号として出力してＰＷＭ制御に用いる発振回路において、前記コンデンサが、ＯＮ／ＯＦＦスイッチを介した第１コンデンサと、第１コンデンサより容量を小さく設定した第２コンデンサとの並列回路からなり、前記端子間電圧が前記発振信号の電圧振幅の最小値と最大値間に設定した閾値電圧以上のときのみ、前記ＯＮ／ＯＦＦスイッチをＯＦＦ制御して、前記第1コンデンサのみを充放電し、このときの発振信号を用いて前記ＰＷＭ制御の最大オン・デューティ比を決定することを特徴とする。
また、本発明に係る発振回路は、定電流で充放電するコンデンサの端子間電圧を発振信号として出力するために、コンデンサへの充電電流を生成する第１定電流回路と、コンデンサの放電電流を生成する第２定電流回路と、充電と放電とを切り替える充放電切替えスイッチと、前記端子間電圧を第１閾値電圧および第２閾値電圧とで比較し、第１閾値電圧以下になったら充電側に、第２閾値電圧以上になったら放電側に充放電切替えスイッチを切替える制御信号を生成する第１コンパレータとを具備したＰＷＭ制御に用いる発振回路において、前記コンデンサが、ＯＮ／ＯＦＦスイッチを介した第1コンデンサと、第１コンデンサより容量を小さく設定した第２コンデンサとの並列回路からなり、前記端子間電圧を第１閾値電圧と第２閾値電圧間に設定した第３閾値電圧で比較し、前記端子間電圧が前記第３閾値電圧以上のときのみ、前記ＯＮ／ＯＦＦスイッチをＯＦＦ制御する信号を生成する第２コンパレータを有し、このＯＦＦ制御により前記第1コンデンサのみを充放電し、このときの発振信号を用いて前記ＰＷＭ制御の最大オン・デューティ比を決定することを特徴とする。
【０００７】
【発明の実施の形態】
以下に、本発明に基づき第１実施例の発振回路について、図１を参照して説明する。尚、図４と同一のものについては同一符号を付している。発振回路２０は、第１および第２定電流回路１１、１２と、ヒステリシスコンパレータ１３と、充放電切替えスイッチ１４とを、発振回路１０と同様に、備えるとともに、コンパレータ２１と、ＯＮ／ＯＦＦスイッチ２２と、第１コンデンサ２３と、第２コンデンサ２４とを新たに備えている。発振回路２０は、例えば、ＤＣ−ＤＣコンバータ用半導体集積回路内に構成され、コンデンサ２３、２４はこの半導体集積回路に外付けされる。スイッチ２２と第１コンデンサ２３とは、ノードＮ１と接地間に直列に接続されている。第２コンデンサ２４は、ノードＮ１と接地間に接続されている。第２コンデンサ２４の容量ＣＴ２は、第１コンデンサ２３の容量ＣＴ１より小さく設定する。コンパレータ２１は、２入力のコンパレータであって、ノードＮ１の電位と、第３しきい値電圧ＶＢ（ＶＬ＜ＶＢ＜ＶＨ、ＶＨ−ＶＢ≧ＶＢ−ＶＬ）が入力され、ノードＮ１の電位としきい値電圧ＶＢとが比較され、その結果に基づく制御信号がスイッチ２２に出力される。すなわち、コンパレータ２１は、ノードＮ１の電位が第３しきい値電圧ＶＢ以上になるまでＨレベルの制御信号をスイッチ２２に出力し、ノードＮ１の電位が第３しきい値電圧ＶＢ以上になるとＬレベルの制御信号をスイッチ２２に出力する。スイッチ２２は、Ｈレベルの制御信号が入力されるとＯＮし、Ｌレベルの制御信号が入力されるとＯＦＦする。
【０００８】
つぎに、発振回路２０の動作について説明する。ノードＮ１の電位が第１しきい値電圧ＶＬ以下になると、コンパレータ１３からスイッチ１４にＬレベルの制御信号が出力され、スイッチ１４はＯＦＦするとともに、このときコンパレータ２１からスイッチ２２にＨレベルの制御信号が出力されており、スイッチ２２はＯＮし、コンデンサ２３、２４が第１定電流回路１１からの電流Ｉ１によりノードＮ１の電位が第３しきい値電圧ＶＢになるまで充電される。充電されるコンデンサ２３、２４は並列接続であるため、その容量の和ＣはＣ＝ＣＴ１＋ＣＴ２で表される。このとき、ノードＮ１の電位がＶＬからＶＢになるまでの充電時間Ｔ１は、Ｔ１＝Ｃ×（ＶＢ−ＶＬ）／Ｉ１で表される。
ノードＮ１の電位が第３しきい値電圧ＶＢ以上になると、コンパレータ２１からスイッチ２２にＬレベルの制御信号が出力され、スイッチ２２はＯＦＦし、容量ＣＴ２のコンデンサ２４のみが第１定電流回路１１からの電流Ｉ１によりノードＮ１の電位が第２しきい値電圧ＶＨになるまで充電される。このとき、ノードＮ１の電位がＶＢからＶＨになるまでの充電時間Ｔ２は、Ｔ２＝ＣＴ２×（ＶＨ−ＶＢ）／Ｉ１で表される。
ノードＮ１の電位が第２しきい値電圧ＶＨ以上になると、コンパレータ１３からスイッチ１４にＨレベルの制御信号が出力され、スイッチ１４はＯＮするとともに、このときコンパレータ２１からスイッチ２２にＬレベルの制御信号が出力されており、スイッチ２２はＯＦＦし、コンデンサ２４のみが第２定電流回路１２の電流Ｉ２＝２×Ｉ１と第１定電流回路１１の電流Ｉ1との差Ｉ２−Ｉ１＝Ｉ１によりノードＮ１の電位が第１しきい値電圧ＶＢになるまで放電される。このとき、ノードＮ１の電位がＶＨからＶＢになるまでの放電時間Ｔ３は、Ｔ３＝ＣＴ２×（ＶＨ−ＶＢ）／Ｉ１＝Ｔ２で表される。
ノードＮ１の電位が第３しきい値電圧ＶＢ以下になると、コンパレータ２１からスイッチ２２にＨレベルの制御信号が出力され、スイッチ２２はＯＮし、コンデンサ２３、２４が第２定電流回路１２の電流Ｉ２＝２×Ｉ１と第１定電流回路１１の電流Ｉ1との差Ｉ２−Ｉ１＝Ｉ１によりノードＮ１の電位が第１しきい値電圧ＶＬになるまで放電される。放電されるコンデンサ２３、２４は並列接続であるため、その容量の和Ｃは、Ｃ＝ＣＴ１＋ＣＴ２で表される。このとき、ノードＮ１の電位がＶＢからＶＬになるまでの放電時間Ｔ４は、Ｔ４＝Ｃ×（ＶＢ−ＶＬ）／Ｉ１＝Ｔ１で表される。
そして、この充放電動作を繰り返し、ノードＮ１から図２に示す三角波信号Ｖｔとして出力される。
【０００９】
以上により生成される三角波信号Ｖｔの周期はＴ１＋Ｔ２＋Ｔ３＋Ｔ４＝２×（Ｔ１＋Ｔ２）で表され、コンデンサ２４の容量ＣＴ２をコンデンサ２３の容量ＣＴ１より小さく設定することにより、Ｔ１とＴ２との大小関係はＴ１＞Ｔ２で表される。この三角波信号Ｖｔを用いてＤＴＣ電圧ＶＤ maxとの比較による最大オン・デューティ比を決定するとき、コンデンサ２３、２４の充放電により生成されるＴ１＋Ｔ４＝２×Ｔ１の期間より短い、コンデンサ２４のみの充放電により生成されるＴ２＋Ｔ３＝２×Ｔ２の期間の三角波信号にＤＴＣ電圧ＶＤ maxを重畳させて比較する。従って、最大オン・デューティ比は、従来の三角波を用いるよりも振幅変動に対する変化率を低くすることができる。例えば、ＶＢ−ＶＬ＝ＶＨ−ＶＢとすると、Ｔ１／（Ｔ１＋Ｔ２）＝Ｃ／Ｃ＋ＣＴ２＝（ＣＴ１＋ＣＴ２）／（ＣＴ１＋２ＣＴ２）となり、最大オン・デューティ比は外付けのコンデンサ２３、２４の容量を調整することにより所望値以上にすることができる。例えば、ＣＴ２＝０．４×ＣＴ１にすると（ＣＴ１＋ＣＴ２）／（ＣＴ１＋２ＣＴ２）＝７８％となり、最大オン・デューティ比は７８％以上で決定できる。このとき、例えば、ＤＴＣ電圧ＶＤ maxをＶＨとＶＢの中間電圧（振幅の７５％の電圧）で重畳させて比較すると、最大オン・デューティ比は８８％に決定される。三角波信号Ｖｔの周波数が高くなって三角波信号Ｖｔの振幅が大きくなった場合に、例えば、ＤＴＣ電圧ＶＤ maxがＶＨとＶＢの中間電圧から（ＶＨ−ＶＢ）／４低下した電圧（振幅の６２．５％）で重畳されると、最大オン・デューティ比は８２％に決定され、６％低下する。従来の三角波信号を用いた場合と同一レベルで比較すると、従来の場合の最大オン・デューティ比は、振幅の７５％の電圧で重畳させると、７５％に決定され、振幅の６２．５％で重畳されると、６２．５％に決定され、１２．５％低下し、従来よりも最大オン・デューティ比の低下を低減させることができる。
【００１０】
次に、本発明に基づき第２実施例の発振回路について、図３を参照して説明する。尚、図１と同一のものについては同一符号を付して、その説明を省略する。図１と異なる点は、第２定電流回路１２の替わりに、コンデンサ２３，２４を定電流I１で放電するための電流を吸い込むために定電流I２＝Ｉ１を供給する第２定電流回路３１を設け、充放電切替えスイッチ１４の替わりにＣＭＯＳ構成の充放電切替えスイッチ３２を第１定電流回路１１と第２定電流回路３１間に接続し、ヒステリシスコンパレータ１３の出力をスイッチ３２に供給し、スイッチ３２の出力端をノードＮ１に接続している点である。この発振回路３０の動作は、コンパレータ３２の出力がＬレベルのとき、第１定電流回路１１からノードＮ１に定電流Ｉ１を吐き出し、Ｈレベルのとき、ノードＮ１から第２定電流回路３１に定電流Ｉ２＝Ｉ１を吸い込む以外は、図１の発振回路２０と同様の動作であり、説明を省略する。
【００１１】
尚、上記実施例では、発振回路がＰＷＭ制御されるＤＣ−ＤＣコンバータに用いられることを例に説明したが、ＰＷＭ制御される回路で、ＰＷＭ制御が最大オン・デューティ比で制限される回路であれば、他の回路にも用いることができる。
【００１２】
【発明の効果】
本発明によれば、定電流で充放電するコンデンサの端子間電圧を三角波信号として出力するＰＷＭ制御に用いる発振回路において、コンデンサを第1コンデンサと、スイッチを介した第２コンデンサとの並列回路で構成し、第１コンデンサの容量を第２コンデンサの容量より小さく設定するとともに、発振信号の電圧振幅の最小値と最大値間に閾値電圧を設定し、端子間電圧が閾値電圧以上のとき、スイッチをＯＦＦ制御して、第1コンデンサのみを充放電し、このときの発振信号を用いてＰＷＭ制御の最大オン・デューティ比を決定するようにしているので、発振信号の周波数が高くなり、発振信号の振幅が大きくなっても、最大オン・デューティ比が低くなるのを低減することができる。また、発振回路を半導体集積回路で構成する場合、外付けコンデンサ用端子を従来よりも１個増やすだけで、第１コンデンサの容量と第２コンデンサの容量を調整することにより最大オン・デューティ比を外部調整できる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の発振回路の回路図。
【図２】 図１の発振回路からの三角波信号の波形図。
【図３】 本発明の第２実施例の発振回路の回路図。
【図４】 従来の発振回路の回路図。
【図５】 図１、図３、および図４の発振回路に用いられるヒステリシスコンパレータの回路図。
【図６】 図４の発振回路からの三角波信号の波形図。
【図７】 図４の発振回路からの三角波信号の振幅の周波数特性
【符号の説明】
１１ 第１定電流回路
１２、３１ 第２定電流回路
１３ ヒステリシスコンパレータ
１４、３２ 充放電切替えスイッチ
２０、３０ 発振回路
２１ コンパレータ
２２ ＯＮ／ＯＦＦスイッチ
２３ 第１コンデンサ
２４ 第２コンデンサ
Claims (2)
- 定電流で充放電するコンデンサの端子間電圧を発振信号として出力してＰＷＭ制御に用いる発振回路において、
前記コンデンサが、ＯＮ／ＯＦＦスイッチを介した第１コンデンサと、第１コンデンサより容量を小さく設定した第２コンデンサとの並列回路からなり、
前記端子間電圧が前記発振信号の電圧振幅の最小値と最大値間に設定した閾値電圧以上のときのみ、前記ＯＮ／ＯＦＦスイッチをＯＦＦ制御して、前記第２コンデンサのみを充放電し、このときの発振信号を用いて前記ＰＷＭ制御の最大オン・デューティ比を決定することを特徴とする発振回路。 - 定電流で充放電するコンデンサの端子間電圧を発振信号として出力するために、
コンデンサへの充電電流を生成する第１定電流回路と、
コンデンサの放電電流を生成する第２定電流回路と、
充電と放電とを切り替える充放電切替えスイッチと
前記端子間電圧を第１閾値電圧および第２閾値電圧とで比較し、第１閾値電圧以下になったら充電側に、第２閾値電圧以上になったら放電側に充放電切替えスイッチを切替える制御信号を生成する第１コンパレータとを具備したＰＷＭ制御に用いる発振回路において、
前記コンデンサが、ＯＮ／ＯＦＦスイッチを介した第1コンデンサと、第１コンデンサより容量を小さく設定した第２コンデンサとの並列回路からなり、
前記端子間電圧を第１閾値電圧と第２閾値電圧間に設定した第３閾値電圧で比較し、前記端子間電圧が前記第３閾値電圧以上のときのみ、前記ＯＮ／ＯＦＦスイッチをＯＦＦ制御する信号を生成する第２コンパレータを有し、このＯＦＦ制御により前記第２コンデンサのみを充放電し、このときの発振信号を用いて前記ＰＷＭ制御の最大オン・デューティ比を決定することを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387087A JP3914047B2 (ja) | 2001-12-20 | 2001-12-20 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001387087A JP3914047B2 (ja) | 2001-12-20 | 2001-12-20 | 発振回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003188693A JP2003188693A (ja) | 2003-07-04 |
| JP2003188693A5 JP2003188693A5 (ja) | 2005-03-17 |
| JP3914047B2 true JP3914047B2 (ja) | 2007-05-16 |
Family
ID=27596023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001387087A Expired - Fee Related JP3914047B2 (ja) | 2001-12-20 | 2001-12-20 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3914047B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034586B2 (en) * | 2004-03-05 | 2006-04-25 | Intersil Americas Inc. | Startup circuit for converter with pre-biased load |
| JP2006333589A (ja) * | 2005-05-25 | 2006-12-07 | Mitsumi Electric Co Ltd | スイッチング電源装置及びその制御方法 |
| WO2007046363A1 (ja) | 2005-10-17 | 2007-04-26 | Autonetworks Technologies, Ltd. | Ｐｗｍ信号生成回路 |
| JP5006791B2 (ja) | 2005-10-31 | 2012-08-22 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
| JP2008054220A (ja) * | 2006-08-28 | 2008-03-06 | Rohm Co Ltd | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 |
| JP6087670B2 (ja) * | 2013-03-08 | 2017-03-01 | 新日本無線株式会社 | パルス生成回路 |
| JP7206062B2 (ja) * | 2018-06-19 | 2023-01-17 | 新電元工業株式会社 | 発振回路および発振回路の制御方法 |
| FR3082959A1 (fr) | 2018-06-26 | 2019-12-27 | Stmicroelectronics (Rousset) Sas | Commande cyclique de cellules d'un circuit integre |
-
2001
- 2001-12-20 JP JP2001387087A patent/JP3914047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003188693A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876077B2 (en) | Control circuit and control method of current mode control type DC-DC converter | |
| JP6107358B2 (ja) | 電源回路、電源ｉｃ、電力増幅装置および無線通信装置 | |
| US7075275B2 (en) | DC-DC converter | |
| US6670779B2 (en) | High power factor electronic ballast with lossless switching | |
| KR100744592B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| CN1722592B (zh) | 用于dc/dc转换器的闭环数字控制系统 | |
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| KR100713797B1 (ko) | 승강압형 ｄｃ－ｄｃ 컨버터 | |
| US20070285151A1 (en) | Power supply circuit | |
| TWI434499B (zh) | 電源轉換器的頻率抖動控制器及頻率抖動控制方法 | |
| JP4630165B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7741887B2 (en) | Triangular wave generator | |
| TWI689161B (zh) | 功率轉換器 | |
| US20130099834A1 (en) | Ramp signal generation circuit and ramp signal adjustment circuit | |
| JP3914047B2 (ja) | 発振回路 | |
| JP2002159172A (ja) | 電源装置及び放電灯点灯装置 | |
| JP3870916B2 (ja) | 鋸波発生回路 | |
| JP5966503B2 (ja) | 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器 | |
| JP2004072657A (ja) | 三角波発振回路 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| JP2000184612A (ja) | Ｄｃ―ｄｃコンバ―タの制御方法、ｄｃ―ｄｃコンバ―タの制御回路、及び、ｄｃ―ｄｃコンバ―タ | |
| KR100426606B1 (ko) | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 | |
| JP6938254B2 (ja) | 半導体装置、電池監視システム、昇圧回路の制御方法 | |
| CN220775798U (zh) | 电容开关电路、反馈控制电路、锁频环电路、芯片及电子设备 | |
| JP7067841B2 (ja) | 半導体装置、及び電圧発生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |