KR100744592B1

KR100744592B1 - Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법

Info

Publication number: KR100744592B1
Application number: KR1020060015592A
Authority: KR
Inventors: 모리히토 하세가와; 히데키요 오자와
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2005-10-25
Filing date: 2006-02-17
Publication date: 2007-08-01
Also published as: CN1956306A; US20070090819A1; JP4440869B2; JP2007124748A; US7279870B2; TW200717984A; CN100514813C; KR20070044755A; TWI315123B

Abstract

본 발명은 폭 넓은 입력 전압에 대응할 수 있는 DC-DC 컨버터, DC-DC 컨버터의 제어 회로 및 DC-DC 컨버터의 제어 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 오차 증폭기(31)는 출력 전압(Vout)을 복수의 저항(R1, R2)에 의해 분압된 전압(V1)과 기준 전압(Vr)을 비교하여 오차 신호(Vop)를 생성하고, 전압원(e2)은 오차 신호(Vop)를 오프셋한 오프셋 신호(V2)를 생성한다. PWM 비교기(32)는 오프셋 신호(V2)와 삼각파 신호(SS)를 비교하여 상기 비교 결과에 따른 듀티로서 제1 출력 트랜지스터(T1)와 제2 출력 트랜지스터(T2)를 온/오프 제어하는 제어 신호(DH, DL)를 생성하고, 오프셋 제어 회로(34)는 출력 전압(Vout)과 입력 전압(Vin)의 비를 검출하여 상기 검출 결과에 따라 전압원(e2)의 오프셋 전압(Vf)을 제어한다.

컨버터, PWM 비교기, 오프셋 제어 회로, 오차 전압

Description

ＤＣ-ＤＣ 컨버터, ＤＣ-ＤＣ 컨버터의 제어 회로 및 ＤＣ-ＤＣ 컨버터의 제어 방법{DC-DC CONVERTER, DC-DC CONVERTER CONTROL CIRCUIT, AND DC-DC CONVERTER CONTROL METHOD}

도 1은 일 실시 형태의 DC-DC 컨버터의 블록도.

도 2는 DC-DC 컨버터의 동작 파형도.

도 3은 다른 DC-DC 컨버터의 블록도.

도 4는 오프셋 제어 회로 및 정전류원의 회로도.

도 5는 다른 DC-DC 컨버터의 블록도.

도 6은 다른 DC-DC 컨버터의 동작 파형도.

도 7은 종래의 DC-DC 컨버터의 블록도.

도 8은 종래의 DC-DC 컨버터의 동작 파형도.

도 9는 입력 전압에 대한 오차 전압의 특성도.

<도면의 주요 부분에 대한 부호의 설명>

20, 40: DC-DC 컨버터

21, 45: 제어 회로

31: 오차 증폭기

32: PWM 비교기

34: 오프셋 제어 회로

DH, DL, SC: 제어 신호

R1, R2: 저항

V2, SS2: 오프셋 신호

SS: 삼각파 신호

T1: 제1 출력 트랜지스터

T2: 제2 출력 트랜지스터

V1: 전압

Vr: 기준 전압

Vin: 입력 전압

Vop: 오차 신호

Vout: 출력 전압

본 발명은 DC-DC 컨버터, DC-DC 컨버터의 제어 회로 및 DC-DC 컨버터의 제어 방법에 관한 것이다.

최근, 휴대형 전자 기기가 많이 이용되고 있다. 휴대 기기는 구동 전원으로서 전지가 탑재되어 있다. 전지의 출력 전압은 기기의 사용이나 방전에 의해 저하되기 때문에, 전자 기기에는 전지의 전압을 일정한 전압으로 변환하는 직류 전압 변환 회로(DC-DC 컨버터)가 설치되어 있다. 전지는 2차 전지이며, 상기 전지는 전자 기기에 접속한 AC 어댑터로부터 공급되는 전력에 의해 충전된다. 또한 기기에 AC 어댑터를 접속한 경우, 상기 기기는 AC 어댑터로부터 공급되는 전력에 의해 구동하도록 되어 있다. 따라서, DC-DC 컨버터에는 전지로부터의 전력과 AC 어댑터로부터의 전력이 공급된다. 전지로부터 DC-DC 컨버터에 공급되는 전압과 AC 어댑터로부터 DC-DC 컨버터에 공급되는 전압은 서로 상이하기 때문에, DC-DC 컨버터는 폭 넓은 입력 전압에 대하여 안정된 동작이 요구되고 있다.

도 7에 도시하는 DC-DC 컨버터(10)는 전압 제어 모드형 DC-DC 컨버터이며, 제어 회로(11)는 출력 트랜지스터(T1, T2)를 온/오프 제어하여 입력 전압(Vin)을 강압한 출력 전압(Vout)을 도시하지 않는 부하 회로에 공급하는 강압형 스위칭 조절기이다.

출력 트랜지스터(T1, T2)는 N 채널 MOS 트랜지스터이며, 출력 트랜지스터(T1)의 드레인에는 입력 전압(Vin)이 공급되고, 소스는 출력 트랜지스터(T2)의 드레인에 접속되며, 출력 트랜지스터(T2)의 소스는 그라운드에 접속되어 있다. 출력 트랜지스터(T1)의 게이트에는 제어 회로(11)로부터 제어 신호(DH)가 공급되고, 출력 트랜지스터(T2)의 게이트에는 제어 회로(11)로부터 제어 신호(DL)가 공급된다. 양 출력 트랜지스터(T1, T2) 사이의 노드에는 초크 코일(choke coil)(L1)의 제1 단자가 접속되고, 초크 코일(L1)의 제2 단자에는 평활용 콘덴서(C1)가 접속되어 있다. 또한, 초크 코일(L1)의 제2 단자는 부하 회로에 접속되어 있다.

제어 회로(11)에는 초크 코일(L1)의 부하측 단자에서의 전압, 즉 출력 전압 (Vout)이 귀환 신호(FB)로서 귀환되고, 그 귀환 신호(FB)를 입력 저항(R1)과 접지 저항(R2)에 의해 분압한 전압(V1)이 오차 증폭기(12)의 반전 입력 단자에 입력된다. 오차 증폭기(12)의 비반전 입력 단자에는 기준 전원(e1)의 기준 전압(Vr)이 입력된다. 오차 증폭기(12)의 출력 단자와 반전 입력 단자 사이에는 오차 증폭기(12)의 발진을 방지하기 위해서 귀환 콘덴서(C2) 및 귀환 저항(R3)이 직렬 접속되어 있다. 오차 증폭기(12)는 전압(V1)과 기준 전압(Vr)의 차전압을 증폭한 전압을 갖는 오차 신호(Vop)를 PWM 비교기(13)에 출력한다.

PWM 비교기(13)의 비반전 입력 단자에는 오차 신호(Vop)가 입력되고, PWM 비교기(13)의 반전 입력 단자에는 삼각파 발진기(14)로부터 일정한 주파수의 삼각파 신호(SS)가 입력된다. PWM 비교기(13)는 오차 신호(Vop)의 전압이 삼각파 신호(SS)의 전압보다 높을 때에 H 레벨의 제어 신호(DH)와 L 레벨의 제어 신호(DL)를 출력하고, 오차 신호(Vop)의 전압이 삼각파 신호(SS)의 전압보다 낮을 때에 L 레벨의 제어 신호(DH)와 H 레벨의 제어 신호(DL)를 출력한다. 출력 트랜지스터(T1)는 게이트에 공급되는 제어 신호(DH)에 응답하여 온/오프하고, 출력 트랜지스터(T2)는 게이트에 공급되는 제어 신호(DL)에 응답하여 온/오프한다.

상기한 바와 같이 구성된 DC-DC 컨버터(10)는 H 레벨의 제어 신호(DH)에 의해 출력 트랜지스터(T1)가 온하고 L 레벨의 제어 신호(DL)에 의해 출력 트랜지스터(T2)가 오프함으로써 출력 전압(Vout)이 상승한다. 출력 전압(Vout)은 평활용 콘덴서(C1)에 의해 평활된다. L 레벨의 제어 신호(DH)에 의해 출력 트랜지스터(T1)가 오프하면, 초크 코일(L1)에 축적되어 있는 에너지가 방출된다. 초크 코일(L1)에 축 적된 에너지가 감소하여 출력 전압(Vout)이 저하되고, 그에 따라 출력 전압(Vout)을 저항(R1, R2)에 의해 분압한 전압(V1)이 기준 전압(Vr)보다 낮아지면, H 레벨의 제어 신호(DH)가 출력되어 출력 트랜지스터(T1)가 온된다.

도 8에 도시한 바와 같이, 출력 전압(Vout)이 낮아지면 오차 신호(Vop)의 전압이 상승하여 H 레벨의 제어 신호(DH)의 펄스 폭이 길어지고 출력 트랜지스터(T1)의 온 시간이 길어지며, 출력 전압(Vout)이 높아지면 오차 신호(Vop)의 전압이 저하되어 H 레벨의 제어 신호(DH)의 펄스 폭이 짧아지고 출력 트랜지스터(T1)의 온 시간이 짧아진다. 이러한 동작에 의해, 전압(V1)과 기준 전압(Vr)이 일치하도록 양 출력 트랜지스터(T1, T2)가 제어되어 출력 전압(Vout)이 일정한 전압으로 유지된다.

상기한 DC-DC 컨버터(10)에 있어서, 입력 저항(R1)과 접지 저항(R2)과 귀환 저항(R3)과 귀환 콘덴서(C2)는 오차 증폭기(12)의 이득을 결정한다. 이 오차 증폭기(12)의 이득은 오차 신호(Vop)의 전압이 삼각파 신호(SS)의 진폭 범위내가 되도록 설정된다. 예컨대, 삼각파 신호(SS)의 최소값과 최대값이 각각 1[V], 2[V]로 설정되고, 오차 신호(Vop)는 삼각파 신호(SS)의 진폭 범위내, 즉 최대값과 최소값 사이에 있어야 한다. 오차 신호(Vop)가 삼각파 신호(SS)의 진폭 범위로부터 벗어나면, 출력 전압(Vout)이 진동하는 등의 문제점이 발생한다. 이 때문에, 출력 전압(Vout)에 기초하여 오차 증폭기의 이득을 제어하는 것이 여러 종류 제안되어 있다(예컨대, 특허 문헌 1, 특허 문헌 2, 특허 문헌 3 참조).

[특허 문헌 1] 일본 특허 공개 평성 제05-304771호 공보

[특허 문헌 2] 일본 특허 공개 평성 제11-187647호 공보

[특허 문헌 3] 일본 특허 공개 제2002-112535호 공보

상기한 바와 같이 구성된 DC-DC 컨버터는 예컨대 휴대형 전자 기기에 탑재된다. 휴대 기기에는 구동 전원으로서 전지가 탑재되고, DC-DC 컨버터는 전지의 출력 전압을 부하 회로로서의 내부 회로의 전원 전압으로 변환하여 상기 내부 회로에 공급한다. 전지의 출력 전압은 기기의 사용이나 방전에 의해 저하된다. 또한, 전지가 2차 전지인 경우, 휴대 기기에는 AC 어댑터가 접속되고, 상기 AC 어댑터로부터 공급되는 전력에 의해 전지를 충전하는 동시에 부하 회로로서의 내부 회로를 동작시키도록 구성되어 있다. 그리고, AC 어댑터로부터 공급되는 전압은 전지의 전압보다 높은 경우가 있다. 따라서, DC-DC 컨버터의 입력 전압(Vin)은 전자 기기의 사용 상태에 따라 다르다. 그리고, DC-DC 컨버터는 전지의 전압과 AC 어댑터로부터 공급되는 전압에 대하여 일정한 출력 전압(Vout)을 생성한다. 즉, DC-DC 컨버터는 폭 넓은 입력 전압에 대하여 안정된 동작이 요구되고 있다.

DC-DC 컨버터의 출력 전압(Vout)은 입력 전압(Vin)과 출력 트랜지스터(T1)의 온 듀티, 즉 입력 전압(Vin)과 출력 트랜지스터(T1)의 온 시간(Ton)과 오프 시간(Toff)의 비에 의해 결정된다. 즉, 출력 전압(Vout)은,

Vout = Ton/(Ton+Toff)×Vin = Ton/T×Vin

이 된다. 다만, T는 출력 트랜지스터(T1)가 온되는 주기(=Ton+Toff)이다. 따라서, 입력 전압(Vin)과 출력 전압(Vout)의 비는,

Vout/Vin = Ton/T

가 된다.

출력 트랜지스터(T1)의 온 듀티는 삼각파 신호(SS)의 전압과 오차 신호(Vop)의 전압에 의해 결정된다. 이 때문에, 입력 전압(Vin)과 출력 전압(Vout)의 비에 의해 삼각파 신호(SS)의 전압과 오차 신호(Vop)의 전압을 상대적으로 변경해야 한다.

예컨대 출력 전압(Vout)을 1.0[V], 삼각파 신호(SS)의 최소값과 최대값을 각각 1[V], 2[V]로 한다. 입력 전압(Vin)이 출력 전압(Vout)의 2배, 즉 2.0[V]인 경우, 출력 트랜지스터(T1)의 온 듀티는 50%이며, 오차 신호(Vop)의 전압은 삼각파 신호(SS)의 진폭의 1/2인 1.5[V]이어야 한다. 이와 마찬가지로, 입력 전압(Vin)이 출력 전압(Vout)의 3배, 즉 3.0[V]인 경우, 출력 트랜지스터(T1)의 온 듀티는 약 33%이며, 오차 신호(Vop)의 전압은 삼각파 신호(SS)의 진폭의 1/3인 약 1.33[V]이어야 한다. 또한 입력 전압(Vin)이 출력 전압(Vout)의 4배, 즉 4.0[V]인 경우, 출력 트랜지스터(T1)의 온 듀티는 25%이며, 오차 신호(Vop)의 전압은 삼각파 신호(SS)의 진폭의 1/4인 1.25[V]이어야 한다. 도 9에 출력 전압(Vout)이 1[V]일 때의 입력 전압(Vin)에 대한 오차 신호(Vop)의 특성을 도시한다.

상기한 바와 같이, 입력 전압(Vin)과 출력 전압(Vout)의 관계에 의해 출력 트랜지스터(T1)의 온 듀티비를 변경할 필요가 있다. 그러나, 특허 문헌 1, 특허 문헌 2, 특허 문헌 3에 개시된 방법은 도 8에 도시하는 오차 증폭기(12)에서의 기준 전압(Vr)과 전압(V1)의 차전압에 대한 증폭율을 변경하는 것으로, 스위칭 동작의 응답성을 변경하고 있는 것뿐에 지나지 않다. 즉, 상기한 예에서는 출력 전압(Vout)이 1.0[V]인 경우, 오차 증폭기의 이득이 변경되더라도 출력 트랜지스터(T1)의 온 듀티는 50%이다. 오차 증폭기의 이득의 변경은 예컨대 출력 전압(Vout)이 1.1[V]인 경우에, 40%였던 출력 트랜지스터(T1)의 온 듀티를 30%로 변경하는 것이다.

따라서, 상기한 바와 같이 설정된 DC-DC 컨버터를 입력 전압(Vin)이 다른 기기에 탑재하는 경우, 기기마다 다른 입력 전압(Vin) 및 출력 전압(Vout)에 따라 DC-DC 컨버터를 설계해야만 한다. 이 때문에 입력 전압(Vin) 및 출력 전압(Vout)에 따라 각 저항(R1 내지 R3)의 저항값 및 귀환 콘덴서(C2)의 용량값을 결정하기 위해서는 시간이 걸리고 있었다.

본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로서, 그 목적은 폭 넓은 입력 전압에 대응할 수 있는 DC-DC 컨버터, DC-DC 컨버터의 제어 회로 및 DC-DC 컨버터의 제어 방법을 제공하는 데에 있다.

상기 목적을 달성하기 위해서 청구항 제1항 및 제3항에 기재한 발명에 따르면, 오차 증폭기는 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 비교하여 오차 신호를 생성하고, 오프셋 회로는 오차 신호를 오프셋한 오프셋 신호를 생성한다. PWM 비교기는 오프셋 신호와 삼각파 신호를 비교하여 상기 비교 결과에 따른 듀티로서 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하고, 오프셋 제어 회로는 출력 전압과 입력 전압의 대응 관계를 검출하여 상기 검출 결과에 따라 오프셋 회로의 오프셋 양을 제어한다.
청구항 제5항에 기재한 발명에 따른 DC-DC 컨버터의 제어 방법은, 직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하여 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터의 제어 방법으로서, 상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 오차 증폭기에 의해 비교하여 오차 신호를 생성하는 단계와, 상기 오차 신호를 오프셋 회로에 의해 오프셋한 오프셋 신호를 생성하는 단계와, 상기 오프셋 신호와 삼각파 신호를 PWM 비교기에 의해 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 단계와, 상기 출력 전압과 상기 입력 전압의 대응 관계를 오프셋 제어 회로에 의해 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 오차 신호에 대한 오프셋 양에 의해 제1 출력 트랜지스터 및 제2 출력 트랜지스터의 온/오프를 제어하는 듀티가 변경되고, 그 오프셋 양은 입력 전압과 출력 전압의 대응 관계에 의해 제어된다. 그 결과, 입력 전압과 출력 전압의 관계에 따른 듀티로서 제1 출력 트랜지스터 및 제2 출력 트랜지스터의 온/오프를 제어할 수 있기 때문에, 폭 넓은 입력 전압에 대응할 수 있게 된다.

청구항 제2항 및 제4항에 기재한 발명에 따르면, 오차 증폭기는 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 비교하여 오차 신호를 생성하고, 오프셋 회로는 삼각파 신호를 오프셋한 오프셋 신호를 생성한다. PWM 비교기는 오차 신호와 오프셋 신호를 비교하여 상기 비교 결과에 따른 듀티로서 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하고, 오프셋 제어 회로는 출력 전압과 입력 전압의 대응 관계를 검출하여 상기 검출 결과에 따라 오프셋 회로의 오프셋 양을 제어한다.
청구항 제6항에 기재한 발명에 따른 DC-DC 컨버터의 제어 방법은, 직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하여 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터의 제어 방법으로서, 상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 오차 증폭기에 의해 비교하여 오차 신호를 생성하는 단계와, 삼각파 신호를 오프셋 회로에 의해 오프셋한 오프셋 신호를 생성하는 단계와, 상기 오차 신호와 상기 오프셋 신호를 PWM 비교기에 의해 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 단계와, 상기 출력 전압과 상기 입력 전압의 대응 관계를 오프셋 제어 회로에 의해 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 오차 신호에 대한 오프셋 양에 의해 제1 출력 트랜지스터와 제2 출력 트랜지스터의 온/오프를 제어하는 듀티가 변경되고, 그 오프셋 양은 입력 전압과 출력 전압의 대응 관계에 의해 제어된다. 그 결과, 입력 전압과 출력 전압의 관계에 따른 듀티로서 제1 출력 트랜지스터 및 제2 출력 트랜지스터의 온/오프를 제어할 수 있기 때문에, 폭 넓은 입력 전압에 대응할 수 있게 된다.

이하, 본 발명을 구체화한 일 실시 형태를 도면에 따라 설명한다.

도 1에 도시하는 DC-DC 컨버터(20)는 전압 제어 모드형 DC-DC 컨버터이며, 제어 회로(21), 제1 출력 트랜지스터(T1), 제2 출력 트랜지스터(T2), 초크 코일(L1), 평활용 콘덴서(C1)에 의해 구성되어 있다.

제어 회로(21)는 제1 출력 트랜지스터(T1)의 게이트에 제어 신호(DH)를 공급하고, 제2 출력 트랜지스터(T2)의 게이트에 제어 신호(DL)를 공급한다. 제1 출력 트랜지스터(T1)는 N 채널 MOS 트랜지스터이며, 드레인에 입력 전압(Vin)이 공급되고 소스가 제2 출력 트랜지스터(T2)에 접속되어 있다. 제2 출력 트랜지스터(T2)는 N 채널 MOS 트랜지스터이며, 소스가 저전위 전원(그라운드)에 접속되고 드레인이 제1 출력 트랜지스터(T1)에 접속되어 있다. 제1 출력 트랜지스터(T1)는 제어 신호(DH)에 응답하여 온/오프하고, 제2 출력 트랜지스터(T2)는 제어 신호(DL)에 응답하여 온/오프한다.

제1 출력 트랜지스터(T1)의 소스와 제2 출력 트랜지스터(T2)의 드레인 사이의 접속점은 초크 코일(L1)의 제1 단자에 접속되고, 상기 초크 코일(L1)의 제2 단자는 부하로서의 내부 회로(도시 생략)에 접속되어 있다.

초크 코일(L1)의 부하측 단자에는 출력 전압(Vout)을 평활화하는 평활용 콘덴서(C1)의 제1 단자가 접속되고, 콘덴서(C1)의 제2 단자는 그라운드에 접속되어 있다. 초크 코일(L1)의 부하측 단자는 제어 회로(21)의 입력측 단자에 접속되고, 초크 코일(L1)의 부하측 단자에서의 전압, 즉 출력 전압(Vout)은 귀환 신호(FB)로서 제어 회로(21)의 입력측에 귀환된다.

제어 회로(21)에는 입력 전압(Vin)이 전원 전압으로서 공급되고, 제어 회로(21)는 전원 전압에 의해 동작하도록 구성되어 있다.

제어 회로(21)는 오차 증폭기(31), PWM 비교기(32), 발진기(33), 오프셋 제어 회로(34), 저항(R1, R2, R3), 콘덴서(C2), 기준 전원(e1), 오프셋 회로로서의 전압원(e2)을 구비하고 있다.

귀환 신호(FB)는 입력 저항(R1)의 제1 단자에 공급되고, 입력 저항(R1)의 제2 단자는 접지 저항(R2)의 제1 단자에 접속되며, 접지 저항(R2)의 제2 단자는 그라운드에 접속되어 있다. 입력 저항(R1) 및 접지 저항(R2)은 분압 회로를 구성하여 귀환 신호(FB)를 분압한 비교 전압(V1)을 생성한다. 그 비교 전압(V1)은 오차 증폭기(31)에 입력된다.

오차 증폭기(31)는 반전 입력 단자와 비반전 입력 단자를 구비하고, 반전 입력 단자에 비교 전압(V1), 즉 출력 전압(Vout)의 분압 전압이 입력되며, 비반전 입력 단자에는 기준 전원(e1)의 기준 전압(Vr)이 입력된다. 오차 증폭기(31)의 출력 단자와 반전 입력 단자 사이에는 오차 증폭기(31)의 발진을 방지하기 위해서 귀환 콘덴서(C2)와 귀환 저항(R3)을 직렬 접속한 회로가 접속되어 있다. 귀환 저항(R3)과 귀환 콘덴서(C2)는 입력 저항(R1)과 접지 저항(R2)과 함께 오차 증폭기(31)의 이득(증폭율)을 결정한다. 저항(R1 내지 R3) 및 콘덴서(C2)는 오차 증폭기(31)가 형성된 기판에 형성되어 있다. 따라서, 오차 증폭기(31)는 고정된 증폭율의 증폭기로서 동작한다.

오차 증폭기(31)는 기준 전원(e1)의 전압과 비교 전압(V1)[출력 전압(Vout)의 분압 전압]의 비교 결과에 따라 기준 전원(e1)의 전압과 비교 전압(V1)의 차전압을 증폭한 오차 신호(Vop)를 출력한다. 본 실시 형태에 있어서, 오차 신호(Vop)는 반전 입력 단자에 입력되는 비교 전압(V1)이 비반전 입력 단자에 입력되는 기준 전압(Vr)보다 낮아지면 그 차전압에 따라 상승하고, 비교 전압(V1)이 기준 전압(Vr)보다 높아지면 그 차전압에 따라 하강한다.

오차 증폭기(31)의 출력 단자와 PWM 비교기(32) 사이에는 전압원(e2)이 삽입 접속되어 있다. 전압원(e2)은 오차 신호(Vop)에 직류인 오프셋 전압(Vf)을 중첩한 오프셋 신호(V2)를 출력하도록 구성되어 있다. 또한, 전압원(e2)은 후술하는 제어 신호(SC)에 의해 오프셋 전압(Vf)을 변경하도록 구성되어 있다. 또한, 전압원(e2)의 플러스측 단자는 오차 증폭기(31)의 출력 단자에 접속되고, 전압원(e2)의 마이너스측 단자는 PWM 비교기(32)에 접속되어 있다. 따라서, 전압원(e2)은 오차 신호(Vop)에 마이너스의 오프셋을 추가한다.

오프셋 신호(V2)는 PWM 비교기(32)에 공급된다. PWM 비교기(32)는 비반전 입력 단자와 반전 입력 단자를 가지고, 비반전 입력 단자에는 오프셋 신호(V2)가 입력되며, 반전 입력 단자에는 삼각파 발진기(33)로부터 출력되는 삼각파 신호(SS)가 입력된다. 삼각파 발진기(33)는 발진 동작하여 일정한 주파수이며 소정의 진폭을 갖는 삼각형의 삼각파 신호(SS)를 발생한다. 예컨대, 삼각파 신호(SS)의 진폭은 최소 전압이 1.0[V], 최대 전압이 2.0[V]로 설정되어 있다.

PWM 비교기(32)는 오프셋 신호(V2)와 삼각파 발진기(33)의 삼각파 신호(SS)를 비교하여 그 비교 결과에 따른 레벨을 갖는 상보의 제어 신호(DH, DL)를 출력한다. 자세하게는 PWM 비교기(32)는 오프셋 신호(V2)의 전압이 삼각파 신호(SS)의 전압보다 높을 때에 H 레벨의 제어 신호(DH)와 L 레벨의 제어 신호(DL)를 출력하고, 오프셋 신호(V2)의 전압이 삼각파 신호(SS)의 전압보다 낮을 때에 L 레벨의 제어 신호(DH)와 H 레벨의 제어 신호(DL)를 출력한다. 제어 신호(DH)는 제1 출력 트랜지스터(T1)에 공급되고 상기 제1 출력 트랜지스터(T1)는 제어 신호(DH)에 응답하여 동작한다. 제어 신호(DL)는 제2 출력 트랜지스터(T2)에 공급되고 상기 제2 출력 트랜지스터(T2)는 제어 신호(DL)에 응답하여 온/오프한다.

오프셋 제어 회로(34)는 DC-DC 컨버터(20)의 입력 전압(Vin)과 출력 전압(Vout)의 비를 검출하여 상기 비에 따른 제어 신호(SC)를 출력한다. 구체적으로는 오프셋 제어 회로(34)에는 기준 전압(Vr)과 입력 전압(Vin)이 입력된다. 기준 전압(Vr)은 출력 전압(Vout)을 일정하게 유지하기 위한 목표 전압이며, DC-DC 컨버터(20)는 이 목표 전압에 출력 전압(Vout)을 분압한 전압(V1)을 일치시키도록 제1 및 제2 출력 트랜지스터(T1, T2)의 온 듀티를 제어함으로써 출력 전압(Vout)을 거의 일정한 전압으로 유지한다. 따라서, 기준 전압(Vr)은 출력 전압(Vout)에 대응하고 있다. 이 때문에 오프셋 제어 회로(34)는 기준 전압(Vr)과 입력 전압(Vin)에 기초하여 출력 전압(Vout)과 입력 전압(Vin)의 비를 산출하도록 구성되어 있다.

그리고, 오프셋 제어 회로(34)는 산출된 비에 기초하여 그 비에 따라 전압원(e2)의 오프셋 전압(Vf)을 변경하도록 제어 신호(SC)를 출력한다. 전압원(e2)은 제어 신호(SC)에 응답하여 오프셋 전압(Vf)을 변경한다. 따라서 오프셋 신호(V2)의 전압은 오차 신호(Vop)에 입력 전압(Vin)과 출력 전압(Vout)의 비에 따라 직류적으로 오프셋된 전압값이 된다. PWM 비교기(32)는 이 오프셋 신호(V2)의 전압과 삼각파 신호(SS)의 전압을 비교하여 그 비교 결과에 따른 펄스 폭을 갖는 제어 신호(DH, DL)를 출력한다. 따라서, 제어 신호(DH, DL)의 펄스 폭, 즉 듀티는 입력 전압(Vin)과 출력 전압(Vout)의 비에 따라 변경된다.

상술하면, 오프셋 제어 회로(34)는 입력 전압(Vin)이 출력 전압(Vout)의 2배의 전압일 때, 오프셋 신호(V2)의 전압이 삼각파 신호(SS)의 진폭의 중간 전압(최대 전압과 최소 전압의 중간 전압)이 되도록 오차 증폭기(31)로부터 출력되는 오차 신호(Vop)에 중첩하는 오프셋 전압(Vf)을 생성하기 위해 제어 신호(SC)를 출력한다. 전술한 바와 같이, 삼각파 신호(SS)의 최대 전압, 최소 전압은 2.0[V], 1.0[V]로 설정되어 있다. 따라서, 오프셋 제어 회로(34)는 오프셋 전압(Vf)이 1.5[V]가 되도록 제어 신호(SC)를 출력한다.

이와 마찬가지로, 오프셋 제어 회로(34)는 입력 전압(Vin)이 출력 전압(Vout)의 3배의 전압일 때, 오프셋 신호(V2)의 전압이 삼각파 신호(SS)의 진폭의 1/3, 즉 거의 1.33[V]가 되도록 제어 신호(SC)를 출력한다. 이와 마찬가지로, 오프셋 제어 회로(34)는 입력 전압(Vin)이 출력 전압(Vout)의 4배의 전압일 때, 오프셋 신호(V2)의 전압이 삼각파 신호(SS)의 진폭의 1/4, 즉 거의 1.25[V]가 되도록 제어 신호(SC)를 출력한다.

이와 같이, 오프셋 제어 회로(34)는 오차 신호(Vop)에 대한 오프셋 신호(V2)의 오프셋 전압(Vf)을 변경한다. 즉, 도 2에 도시한 바와 같이, 오프셋 제어 회로(34)는 일점 쇄선으로 나타내는 오차 신호(Vop)를 실선으로 나타내는 오프셋 신호(V2)에 오프셋한다. 이에 따라, 제어 신호(DH)의 온 듀티는 오프셋 신호(V2)에 기초하는 값이 된다.

또한, 오프셋 신호(V2)는 오차 신호(Vop)에 오프셋 전압(Vf)을 중첩한 신호이며, 오차 증폭기(31)의 증폭율은 고정되어 있기 때문에, 출력 전압(Vout)의 변동에 대한 오프셋 신호(V2)의 변화량은 오차 신호(Vop)의 변화량과 동일하다. 이 때문에, 출력 전압(Vout)의 변동에 대한 제어 회로(21)의 응답성은 변화하지 않으므로 과응답의 발생을 방지하거나, 입력 전압(Vin)이 다른 시스템에서도 동일한 시간에서 출력 전압(Vout)을 안정화시킬 수 있다, 즉, 제어 특성이 시스템마다 변동되는 것을 방지할 수 있다. 종래예와 같이, 오차 증폭기의 증폭율을 변경하는 구성에서는 출력 전압(Vout)의 변화에 대한 응답성이 변하기 때문에 제어 특성이 시스템마다 변한다.

상기한 전압원(e2)은 예컨대 도 3에 도시한 바와 같이 정전류원(35)과 트랜지스터(T3)에 의해 구성된다. 정전류원(35)은 제어 신호(SC)에 응답하여 흐르는 전류(i1)를 변경한다. 트랜지스터(T3)는 P 채널 MOS 트랜지스터이며, 소스에 전류(i1)가 공급되고 드레인이 그라운드에 접속되며 게이트에 오차 신호(Vop)가 공급되고 있다. 이와 같이 구성된 전압원(e2)에 있어서, 트랜지스터(T3)는 오차 신호(Vop)의 전압에 따른 임피던스가 된다. 이 때문에, 정전류원(35)으로부터 공급되는 전류(i1)에 의해 트랜지스터(T3)의 소스-드레인 사이의 전압, 즉 정전류원(35)과 트랜지스터(T3) 사이의 접속점에서의 전압이 변화되어 이 전압을 갖는 오프셋 신호(V2)가 PWM 비교기(32)에 공급된다. 일례로서, 오차 신호(Vop)의 전압이 저하되면 트랜지스터(T3)의 임피던스가 작아지고 트랜지스터(T3)의 소스-드레인 사이의 전압이 저하되며 오프셋 신호(V2)의 전압이 저하된다. 다른 예로서, 오차 신호(Vop)의 전압이 상승하면 트랜지스터(T3)의 인피던스가 커지고 트랜지스터(T3)의 소스-드레인 사이의 전압이 상승하며 오프셋 신호(V2)의 전압이 상승한다. 이와 같이 오차 신호(Vop)의 전압에 비례하여 트랜지스터(T3)의 소스-드레인 사이의 전압이 제어된다. 따라서, 오프셋 신호(V2)를 오차 신호(Vop)와 마찬가지로 변화시킬 수 있다.

또한, 트랜지스터(T3)의 소스-드레인 사이의 전압은 정전류원(35)에 의해 공급되는 전류(i1)에 의해 결정된다. 이 때문에, 전류(i1)의 전류량을 변경함으로써 오프셋 신호(V2)의 직류분, 즉 오프셋량을 변경할 수 있다.

도 4는 오프셋 제어 회로(34) 및 전압원(e2)의 일례를 나타내는 회로도이다. 오프셋 제어 회로(34)는 직렬 접속된 복수(도 4에서 5개)의 저항(R11 내지 R15)과 각 저항(R11 내지 R15) 사이의 전압이 반전 입력 단자에 공급되는 4 개의 전압 비교기(41 내지 44)로 구성된다. 각 전압 비교기(41 내지 44)의 비반전 입력 단자에는 기준 전압(Vr)이 입력된다. 저항(R11 내지 R15)은 입력 전압(Vin)과 그라운드 사이에 직렬 접속되고 각 저항(R11 내지 R15)의 저항 값에 따라 입력 전압(Vin)을 분압한 전압(V11 내지 V14)을 생성한다. 각 전압(V11 내지 V14)은 입력 전압(Vin)에 따라 변화한다.

각 전압 비교기(41 내지 44)는 각각에 대응하는 전압(V11 내지 V14)과 기준 전압(Vr)을 비교하여 각각의 비교 결과에 따른 제어 신호(SC1 내지 SC4)를 출력한다. 전압(V11 내지 V14)은 입력 전압(Vin)에 따라 변화된다. 따라서, 제어 신호(SC1 내지 SC4)의 레벨은 입력 전압(Vin)에 따라 변화되어 입력 전압(Vin)이 높아질수록 H 레벨의 제어 신호가 적어진다.

정전류원(35)은 4 개의 정전류원(35a 내지 35d)과 각 정전류원(35a 내지 35d)에 제1 단자가 접속된 스위치(SWa 내지 SWd)로 구성되어 있다. 각 스위치(SWa 내지 SWd)의 제2 단자는 공통 접속되고 그 접속점은 트랜지스터(T3)에 접속되어 있다. 각 스위치(SWa 내지 SWd)는 H 레벨의 신호에 의해 온되고 L 레벨의 신호에 의해 오프되는 스위치이며, 각각에 입력되는 제어 신호(SC1 내지 SC4)에 의해 온/오프된다.

상기한 바와 같이, 제어 신호(SC1 내지 SC4)의 레벨은 입력 전압(Vin)에 따라 변화되어 입력 전압(Vin)이 높아질수록 H 레벨의 제어 신호가 적어진다. 이들 제어 신호(SC1 내지 SC4)에 의해 스위치(SWa 내지 SWd)가 온/오프하기 때문에, 입력 전압(Vin)이 높아질수록 온한 스위치가 적어진다. 따라서, 정전류원(35)은 입력 전압(Vin)이 높아질수록 트랜지스터(T3)에 공급하는 전류를 적게 한다.

다음에, 상기한 바와 같이 구성된 DC-DC 컨버터(20)의 작용을 설명한다.

일례로서, DC-DC 컨버터(20)는 도시하지 않는 전지로부터 공급되는 입력 전압(Vin)에 기초하여 출력 전압(Vout)을 생성한다. 제어 회로(21)는 출력 전압(Vout)을 분압한 전압(V1)과 기준 전압(Vr)을 비교한 결과에 따른 듀티의 제어 신호(DH, DL)를 출력 트랜지스터(T1, T2)의 게이트에 공급한다. H 레벨의 제어 신호(DH)에 의해 출력 트랜지스터(T1)가 온하고 L 레벨의 제어 신호(DL)에 의해 출력 트랜지스터(T2)가 오프함으로써 출력 전압(Vout)이 상승한다. 출력 전압(Vout)은 평활용 콘덴서(C1)에 의해 평활된다. L 레벨의 제어 신호(DH)에 의해 출력 트랜지스터(T1)가 오프하면, 초크 코일(L1)에 축적되어 있는 에너지가 방출된다. 초크 코일(L1)에 축적된 에너지가 감소하여 출력 전압(Vout)이 저하되고, 그에 따라 출력 전압(Vout)을 저항(R1, R2)에 의해 분압한 전압(V1)이 기준 전압(Vr)보다 낮아지면, H 레벨의 제어 신호(DH)가 출력되어 출력 트랜지스터(T1)가 온된다.

출력 전압(Vout)이 낮아지면 오차 신호(Vop)의 전압이 상승하여 H 레벨의 제어 신호(DH)의 펄스 폭이 길어지고 출력 트랜지스터(T1)의 온 시간이 길어지며, 출력 전압(Vout)이 높아지면 오차 신호(Vop)의 전압이 저하되어 H 레벨의 제어 신호(DH)의 펄스 폭이 짧아지고 출력 트랜지스터(T1)의 온 시간이 짧아진다. 이러한 동작에 의해 전압(V1)과 기준 전압(Vr)이 일치하도록 양 출력 트랜지스터(T1, T2)가 제어되어 출력 전압(Vout)이 일정한 전압으로 유지된다.

다른 예로서, DC-DC 컨버터(20)를 탑재한 전자 기기에는 AC 어댑터가 접속되고 AC 어댑터의 출력 전압이 부하로서의 내부 회로에 공급된다. 이때, AC 어댑터로부터 공급되는 전원 전압은 전지의 전압보다 높다. 따라서, 오프셋 제어 회로(34)는 입력 전압(Vin)과 출력 전압(Vout)의 비에 따른 오프셋 전압(Vf)에 의해 오프셋 신호(V2)를 생성한다. 이때의 오프셋 신호(V2)의 전압은 상기한 예에서의 오프셋 신호(V2)의 전압보다 낮다. 따라서, H 레벨의 제어 신호(DH)의 펄스 폭이 좁아지는, 즉 제어 신호(DH)의 온 듀티가 작아지고 출력 트랜지스터(T1)의 온 시간이 짧아지기 때문에, 입력 전압(Vin)이 높아지더라도 동일한 전압의 출력 전압(Vout)을 생성할 수 있다.

이상 기술한 바와 같이, 본 실시 형태에 따르면, 이하의 효과를 발휘한다.

(1) 오차 증폭기(31)는 출력 전압(Vout)을 복수의 저항(R1, R2)에 의해 분압된 전압(V1)과 기준 전압(Vr)을 비교하여 오차 신호(Vop)를 생성하고, 전압원(e2)은 오차 신호(Vop)를 오프셋한 오프셋 신호(V2)를 생성한다. PWM 비교기(32)는 오프셋 신호(V2)와 삼각파 신호(SS)를 비교하여 상기 비교 결과에 따른 듀티로서 제1 출력 트랜지스터(T1) 및 제2 출력 트랜지스터(T2)를 온/오프 제어하는 제어 신호(DH, DL)를 생성하고, 오프셋 제어 회로(34)는 출력 전압(Vout)과 입력 전압(Vin)의 비를 검출하여 상기 검출 결과에 따라 전압원(e2)의 오프셋 전압(Vf)을 제어한다. 따라서, 오차 신호(Vop)에 대한 오프셋 전압(Vf)에 의해 제1 출력 트랜지스터(T1)와 제2 출력 트랜지스터(T2)의 온/오프를 제어하는 듀티가 변경되고, 그 오프셋 양은 입력 전압(Vin)과 출력 전압(Vout)의 비에 의해 제어된다. 그 결과, 입력 전압(Vin)과 출력 전압(Vout)의 관계에 따른 듀티로서 제1 출력 트랜지스터(T1) 및 제2 출력 트랜지스터(T2)의 온/오프를 제어할 수 있기 때문에, 입력 전압(Vin)이 변경되더라도 그 입력 전압(Vin)에 따라 오차 신호(Vop)를 상대적으로 변경하여 듀티를 제어함으로써 폭 넓은 입력 전압(Vin)에 대응할 수 있다.

(2) 오차 신호(Vop)에 대한 오프셋 전압(Vf)을 입력 전압(Vin)과 출력 전압(Vout)의 비에 따라 변경하기 때문에 오차 증폭기(31)의 증폭율을 변경할 필요가 없어, 즉 오차 증폭기(31)의 증폭율을 설정하는 저항(R1 내지 R3)이나 귀환 콘덴서(C2)의 값을 변경할 필요가 없기 때문에, DC-DC 컨버터의 설계를 용이하게 할 수 있다.

(3) 오차 증폭기(31)의 증폭율을 설정하는 저항(R1 내지 R3)이나 귀환 콘덴서(C2)의 값을 변경하지 않아도 되기 때문에, 이들을 칩 상에 탑재할 수 있고, 외부 부착 부품을 적게 할 수 있다.

또한, 상기 실시 형태는 이하의 형태로 변경되더라도 좋다.

· 상기 실시 형태에 있어서, 입력 전압(Vin)과 출력 전압(Vout)에 따른 오프셋 전압(Vf)을 오차 신호(Vop)에 부가한 오프셋 신호(V2)를 생성하도록 하였지만, 오프셋 전압(Vf)을 삼각파 신호(SS)에 부가하도록 하더라도 좋다. 예컨대, 도 5에 도시한 바와 같이 DC-DC 컨버터(40)의 제어 회로(45)에 있어서, 삼각파 발진기(33)와 PWM 비교기(32) 사이에 전압원(e2)이 삽입 접속되어 있다. 전압원(e2)은 삼각파 신호(SS)에 직류인 오프셋 전압(Vf)을 중첩한 오프셋 신호(SS2)를 출력하도록 구성되어 있다. 또한, 전압원(e2)은 제어 신호(SC)에 의해 오프셋 전압(Vf)을 변경하도록 구성되어 있다. 또한, 전압원(e2)의 마이너스측 단자는 삼각파 발진기(33)의 출력 단자에 접속되고 전압원(e2)의 플러스측 단자는 PWM 비교기(32)에 접속되어 있다. 따라서, 전압원(e2)은 도 6에 도시한 바와 같이 일점 쇄선으로 나타내는 삼각파 신호(SS)에 플러스의 오프셋을 부가한 오프셋 신호(SS2)(실선으로 나타냄)를 출력한다. 이러한 구성에 있어서도, 상기 실시 형태와 동일한 작용 효과를 얻을 수 있다. 또한, 오차 신호(Vop)와 삼각파 신호(SS)를 오프셋하도록 하더라도 좋다.

· 상기 각 실시 형태에 있어서, 출력 트랜지스터(T1, T2)를 P 채널 MOS 트랜지스터로 하더라도 좋다. 또한, 출력 트랜지스터(T1)를 P 채널 MOS 트랜지스터, 출력 트랜지스터(T2)를 N 채널 MOS 트랜지스터로 하더라도 좋다. 또한, 변경된 트랜지스터의 형식에 따라 제어 신호(DH, DL)의 레벨을 변경하거나 또는 트랜지스터의 게이트와 PWM 비교기(32) 사이에 PWM 비교기(32)의 출력 신호를 트랜지스터의 형식에 따른 레벨로 변환하는 구동 회로를 구비해야 한다.

· 상기 실시 형태에 있어서, 오프셋 제어 회로(34)는 입력 전압(Vin)과 출력 전압(Vout)의 비에 기초하여 제어 신호(SC)를 생성하도록 하였지만, 입력 전압(Vin)과 출력 전압(Vout)의 대응 관계, 예컨대 차에 기초하여 제어 신호(SC)를 생성하도록 하더라도 좋다.

본 발명에 따르면, 폭 넓은 입력 전압에 대응 가능한 DC-DC 컨버터, DC-DC 컨버터의 제어 회로 및 DC-DC 컨버터의 제어 방법을 제공할 수 있다.

Claims

직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터와, 출력 전압에 기초하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하는 제어 회로를 구비하고, 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터에 있어서,

상기 제어 회로는,

상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 비교하여 오차 신호를 생성하는 오차 증폭기와;

상기 오차 신호를 오프셋한 오프셋 신호를 생성하는 오프셋 회로와;

상기 오프셋 신호와 삼각파 신호를 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 PWM 비교기와;

상기 출력 전압과 상기 입력 전압의 대응 관계를 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 오프셋 제어 회로

를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터와, 출력 전압에 기초하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하는 제어 회로를 구비하고, 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터에 있어서,

상기 제어 회로는,

상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 비교하여 오차 신호를 생성하는 오차 증폭기와;

삼각파 신호를 오프셋한 오프셋 신호를 생성하는 오프셋 회로와;

상기 오차 신호와 상기 오프셋 신호를 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 PWM 비교기와;

상기 출력 전압과 상기 입력 전압의 대응 관계를 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 오프셋 제어 회로

를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하여 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터의 제어 회로에 있어서,

상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 비교하여 오차 신호를 생성하는 오차 증폭기와;

상기 오차 신호를 오프셋한 오프셋 신호를 생성하는 오프셋 회로와;

상기 오프셋 신호와 삼각파 신호를 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 PWM 비교기와;

상기 출력 전압과 상기 입력 전압의 대응 관계를 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 오프셋 제어 회로

를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하여 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터의 제어 회로에 있어서,

상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 비교하여 오차 신호를 생성하는 오차 증폭기와;

삼각파 신호를 오프셋한 오프셋 신호를 생성하는 오프셋 회로와;

상기 오차 신호와 상기 오프셋 신호를 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 PWM 비교기와;

상기 출력 전압과 상기 입력 전압의 대응 관계를 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 오프셋 제어 회로

를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하여 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터의 제어 방법에 있어서,

상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 오차 증폭기에 의해 비교하여 오차 신호를 생성하는 단계와;

상기 오차 신호를 오프셋 회로에 의해 오프셋한 오프셋 신호를 생성하는 단계와;

상기 오프셋 신호와 삼각파 신호를 PWM 비교기에 의해 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 단계와;

상기 출력 전압과 상기 입력 전압의 대응 관계를 오프셋 제어 회로에 의해 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 단계

를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
직렬 접속된 제1 출력 트랜지스터 및 제2 출력 트랜지스터를 온/오프 제어하는 동시에 상기 온/오프 제어의 듀티를 출력 전압에 따라 변경하여 상기 제1 출력 트랜지스터에 공급되는 입력 전압을 전압 변환한 출력 전압을 생성하는 DC-DC 컨버터의 제어 방법에 있어서,

상기 출력 전압을 복수의 저항에 의해 분압된 전압과 기준 전압을 오차 증폭기에 의해 비교하여 오차 신호를 생성하는 단계와;

삼각파 신호를 오프셋 회로에 의해 오프셋한 오프셋 신호를 생성하는 단계와;

상기 오차 신호와 상기 오프셋 신호를 PWM 비교기에 의해 비교하여 상기 비교 결과에 따른 듀티로서 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터를 온/오프 제어하는 제어 신호를 생성하는 단계와;

상기 출력 전압과 상기 입력 전압의 대응 관계를 오프셋 제어 회로에 의해 검출하여 상기 검출 결과에 따라 상기 오프셋 회로의 오프셋 양을 제어하는 단계

를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.