JP5190981B2 - Ｄｃ／ｄｃコンバータ - Google Patents

Ｄｃ／ｄｃコンバータ Download PDF

Info

Publication number
JP5190981B2
JP5190981B2 JP2007195559A JP2007195559A JP5190981B2 JP 5190981 B2 JP5190981 B2 JP 5190981B2 JP 2007195559 A JP2007195559 A JP 2007195559A JP 2007195559 A JP2007195559 A JP 2007195559A JP 5190981 B2 JP5190981 B2 JP 5190981B2
Authority
JP
Japan
Prior art keywords
voltage
converter
output
switch
boost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007195559A
Other languages
English (en)
Other versions
JP2009033878A (ja
Inventor
修 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007195559A priority Critical patent/JP5190981B2/ja
Publication of JP2009033878A publication Critical patent/JP2009033878A/ja
Priority to JP2012150323A priority patent/JP5191016B2/ja
Application granted granted Critical
Publication of JP5190981B2 publication Critical patent/JP5190981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、ＤＣ／ＤＣコンバータに関し、特に出力電圧の一時的な変動からの回復時間を短縮したり、降圧動作モードと昇圧動作モードとの間の動作モードの切り換え速度を向上するのに好適な技術に関する。
多様な機能を有する携帯機器の普及によって、バッテリー寿命を延ばすための有効な電力節約ソリューションが重要課題となっている。
下記非特許文献１には、単一インダクタのバック・ブースト(降圧・昇圧)コンバータが、複雑ではあるが、少ないインダクタと容量とによるコスト効率的な集積ソリューションの実現に適切であるので、携帯用途で好適であると記載されている。また、下記非特許文献１には、広い負荷条件において高い効率を達成するデュアルモード、バック・ブースト(降圧・昇圧)コンバータの集積回路(IC)の設計とインプリメンテーションとが記載されている。このコンバータは、コード分割多重アクセス(CDMA)携帯電話のＲＦ電力増幅器(PA)のための動的適応電源として設計されている。
下記非特許文献１に記載された集積回路(IC)の２個の外部端子には平滑インダクタが接続され、集積回路の出力端子と接地電位との間には平滑容量が接続されている。集積回路の内部には、バック・ブーストのための４個のスイッチが形成されている。４個のスイッチは、第1のＰチャンネルMOSトランンジス(以下、PMOSと言う)、第1のNチャンネルMOSトランンジス(以下、NMOSと言う)、第2のPMOS、第2のNMOSを含んでいる。バッテリー電圧VINと平滑インダクタの一端との間には第1のPMOSが接続され、平滑インダクタの一端と接地電位との間には第1のNMOSが接続されている。平滑インダクタの他端と出力端子との間には第2のPMOSが接続され、出力端子と接地電位との間には第2のNMOSが接続されている。バック(降圧)モードでは第1のPMOSと第1のNMOSとのオン・オフ動作で出力端子の電圧が生成され、ブースト(昇圧)モードでは第2のPMOSと第2のNMOSとのオン・オフ動作で出力端子の電圧が生成される。この集積回路(IC)は、誤差増幅器と２個の電圧比較器とを含み、誤差増幅器の入力は出力端子の電圧に応答する。２個の電圧比較器には、誤差増幅器の出力とパルス幅変調(PWM)用の三角波が供給される。
下記非特許文献２には、下記非特許文献１に記載されたバック・ブースト・コンバータと類似したWCDMA用途のＲＦ電力増幅器(PA)のための集積化された同期バック・ブースト・ＤＣ／ＤＣコンバータが記載されている。下記非特許文献２に記載された集積化ＤＣ／ＤＣコンバータの集積化内部回路も、下記非特許文献１に記載されたコンバータ集積回路の内部回路と類似している。
下記非特許文献２に記載された集積化ＤＣ／ＤＣコンバータの出力端子と接地電位との間には、直列接続された２個の分圧抵抗が接続されている。２個の分圧抵抗の接続ノードはフィードバック端子を介して誤差増幅器の反転入力端子に接続され、誤差増幅器の非反転入力端子には1．22ボルトの基準電圧が供給される。２個の電圧比較器には、誤差増幅器の出力とパルス幅変調(PWM)用の三角波が供給される。2．7ボルトから5．5ボルトのバッテリー電圧VINが供給されることにより、0．5ボルトから5．0ボルトのレンジの出力電圧VOUTが生成されることが可能である。
２個の分圧抵抗の接続ノードには、抵抗を介してディジタル・アナログ変換器(DAC)の出力からの制御電圧VCONTROLが供給される。制御電圧VCONTROLをハイレベルの2．36ボルトからローレベルの0．28ボルトに変化することにより、出力電圧VOUTがローレベルの0．8ボルトからハイレベルの4．2ボルトに変化するものである。また、制御電圧VCONTROLを0．5ボルトから2．5ボルトに増加すると、逆比例して出力電圧VOUTは略4．2ボルトから0．5ボルトに低下するものである。高速誤差増幅器と集積化ループ補償回路とは、出力のオーバーシュートとアンダーシュートとを低減しながら、ＲＦ電力増幅器のための電圧レベルをスタンドバイから送信と送信からスタンドバイとに25μ秒以下で変化するのに必要な高速遷移応答を提供するものとしている。
Biranchinath Sahu et al，"A High-Efficiency， Dual Mode，Dynamic， Buck-Boost Power Supply IC for Portable Applications"， Proceedings of the 18th International Conference on VLSI Design, 3-7 Jan 2005， PP．858〜861， 製品名LTC3444 データ・シート "LTC3444 Micropower Synchronous Buck-Boost DC/DC Converter for WCDMA Applications"pp．1〜10，米国カリフォルニア州Linear Technology Corporation，ｈｔｔｐ：／／ｐｄｆ．ｃｈｉｎａｅｃｎｅｔ．ｃｏｍ／ｐｄｆ１／ｐｄｆ．ｎｅｗｐｒｏ２００５／Ｌｉｎｅａｒ／３４４４．ｐｄｆ［平成１９年３月２０日検索]
本発明者等は本発明に先立って、GSM系あるいはGSM系とCDMA系との混載等のマルチバンド送信システムのＲＦ電力増幅器モジュールに搭載される集積化ＤＣ／ＤＣコンバータの開発に従事した。
この集積化ＤＣ／ＤＣコンバータも、前記非特許文献２に記載されたように、供給されるバッテリー電圧VINと等しい、よりも高い、またはよりも低い出力電圧VOUTを生成することが必要である。
また、ＲＦ電力増幅器モジュールに搭載される集積化バック・ブースト(降圧・昇圧)ＤＣ／ＤＣコンバータの降圧機能は、低い送信電力の送信時にパワートランジスタのコレクタ／ドレイン電圧を低下することにより、電力付加効率(PAE)を改善するのに有効である。また、このコンバータの昇圧機能は、バッテリー寿命によりバッテリー電圧VINが低下した時に出力電圧VOUTを増加できるので、高い送信電力の送信時に有効である。
また降圧の場合でも昇圧の場合でも、平滑インダクタに接続された４個のスイッチのオン・オフ動作によって、平滑インダクタの電磁界エネルギーの蓄積と平滑容量の充電によるインダクタのエネルギーの放出とにより高い電圧変換効率を実現できる。更に、降圧と昇圧とのいずれの場合でも、ＤＣ／ＤＣコンバータの出力電圧の２個の分圧抵抗によるフィードバック電圧は誤差増幅器によって基準電圧と比較されることにより、ＤＣ／ＤＣコンバータの出力電圧は安定な電圧に維持されるものである。
しかし、ＲＦ電力増幅器モジュールに搭載される集積化バック・ブースト(降圧・昇圧)ＤＣ／ＤＣコンバータの出力負荷であるＲＦ電力増幅器の消費電流は、ＲＦ電力増幅器からの送信電力レベルによって大きく変化する。例えば、ＲＦ電力増幅器モジュールを内蔵する携帯電話の使用者が自動車等の交通機関による移動により電波環境の良くない場所に高速で移動した場合に、ＲＦ電力増幅器からの送信電力レベルが高速で増大されなければならない。しかし、ＤＣ／ＤＣコンバータからＲＦ電力増幅器へ供給される消費電流の急激な増大により平滑インダクタの端子間電圧が増大して、出力負荷であるＲＦ電力増幅器に供給されるコンバータの出力電圧VOUTが一時的に低下することになる。出力電圧VOUTの一時的な低下は、ＲＦ電力増幅器からの送信電力レベルの低下の原因となる。コンバータの出力電圧VOUTの低下は、分圧抵抗によるフィードバック電圧VFBの低下となる。フィードバック電圧VFBの低下は誤差増幅器に検出され、一時的に低下した出力電圧VOUTは負荷条件前の値に復帰する。しかし、この復帰時間の間のＲＦ電力増幅器の送信電力レベルの低下によって、電波環境の良くない場所での無線通信が困難となることも明らかとされた。
また、降圧・低送信電力モードから昇圧・高送信電力モードへの切り換え時と昇圧・高送信電力モードから降圧・低送信電力モードへの切り換え時との切り換えの向上も必要なことも明らかとされた。すなわち、降圧・低送信電力モードでは、ＲＦ電力増幅器の低い送信電力の送信時に電力付加効率(PAE)を改善するため高いバッテリー電圧VINをＤＣ／ＤＣコンバータの降圧機能によって低い電源電圧に変換して供給する。この状態からＲＦ電力増幅器の送信電力を高速で上昇するには、ＤＣ／ＤＣコンバータを速やかに降圧動作から昇圧動作に切り換える必要がある。また、バッテリー寿命によりバッテリー電圧VINが低下した時には、低いバッテリー電圧VINをＤＣ／ＤＣコンバータの昇圧機能によって高い電源電圧に変換して供給することにより、ＲＦ電力増幅器の高い送信電力の送信が可能となる。この状態からＲＦ電力増幅器の送信電力を高速で低下するには、ＤＣ／ＤＣコンバータを速やかに昇圧動作から降圧動作に切り換える必要がある。
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
従って、本発明の目的とするところは、負荷の消費電流の急激な変動による出力電圧の一時的な変動からの回復時間を短縮することが可能なＤＣ／ＤＣコンバータを提供することにある。
また、本発明の他の目的とするところは、降圧動作モードと昇圧動作モードとの間の動作モードの切り換え速度を向上することが可能なＤＣ／ＤＣコンバータを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の１つの代表的なＤＣ／ＤＣコンバータでは、誤差増幅器(EA)に、第1電圧比較器(CMP_H)、第2電圧比較器(CMP_L)、プルアップ回路(IPU、SWPU)、プルダウン回路(IPD、SWPD)が接続される。コンバータの出力端子(T2)の出力電圧(VOUT)から生成されるフィードバック電圧(VFB)が第1基準電圧(VCNT＋Vα)より高くなったり第2基準電圧(VCNT−Vβ)より低くなると、前記誤差増幅器(EA)の誤差増幅出力端子の電圧(VOE)はプルダウンされたりプルアップされる(図１、図４参照)。
また、本発明の他の１つの代表的なＤＣ／ＤＣコンバータでは、昇圧動作(Bst_Op)の間に、降圧動作(Bck_Op)のためのバック・コントローラ(101)では第1スイッチ(SW1)によって第1誤差増幅器(EA1)の非反転入力端子と反転入力端子と出力端子とは第1中間基準電圧(Ref_Dn)の電圧レベルに維持される。降圧動作(Bck_Op)の間に、昇圧動作(Bst_Op)のためのブースト・コントローラ(102)では第2スイッチ(SW2)によって第2誤差増幅器(EA2)の非反転入力端子と反転入力端子と出力端子とは第2中間基準電圧(Ref_Up)の電圧レベルに維持される(図５、図６、図７参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、本発明の１つの代表的な実施の形態によれば、負荷の消費電流の急激な変動による出力電圧の一時的な変動からの回復時間を短縮することが可能となる。
また、本発明の他の１つの代表的な実施の形態によれば、降圧動作モードと昇圧動作モードとの間の動作モードの切り換え速度を向上することが可能となる。
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕本発明の代表的な実施の形態によるＤＣ／ＤＣコンバータ(IC)は、バックコンバータ(11)、ブーストコンバータ(12)、コントローラ(10)を具備する。
前記バックコンバータ(11)の入力端子(T1)に入力電圧(VIN)が供給可能とされ、前記バックコンバータ(11)の出力ノード(T6)と前記ブーストコンバータ(12)の入力ノード(T7)との間には平滑インダクタ(L12)が接続可能とされる。
前記バックコンバータ(11)は、前記入力端子(T1)と前記出力ノード(T6)との間に接続された第1のスイッチ(MP1)と、前記出力ノード(T6)と接地電圧(GND)との間に接続された第2のスイッチ(MN1)と、前記第1のスイッチ(MP1)と前記第2のスイッチ(MN1)とを駆動するバックドライバ(110)を含む。
前記ブーストコンバータ(12)は、前記入力ノード(T7)と出力端子(T2)との間に接続された第3のスイッチ(MP2)と、前記入力ノード(T7)と接地電圧(GND)との間に接続された第4のスイッチ(MN2)と、前記第3のスイッチ(MP2)と前記第4のスイッチ(MN2)とを駆動するブーストドライバ(120)を含む。
前記コントローラ(10)は、誤差増幅器(EA)と、パルス制御回路(CMP1、CMP2、OSC、100)と、第1電圧比較器(CMP_H)と、第2電圧比較器(CMP_L)と、プルアップ回路(IPU、SWPU)と、プルダウン回路(IPD、SWPD)とを含む。
前記誤差増幅器(EA)は、制御入力電圧(VCNT)と前記出力端子(T2)の出力電圧(VOUT)から生成されるフィードバック電圧(VFB)とに応答して、誤差増幅出力端子に誤差増幅出力電圧(VOE)を生成する。
前記パルス制御回路(CMP1、CMP2、OSC、100)は、前記誤差増幅器(EA)から生成される前記誤差増幅出力電圧(VOE)に応答して、前記バックドライバ(110)と前記ブーストドライバ(120)を制御する。
前記第1電圧比較器(CMP_H)の一方の入力端子に前記フィードバック電圧(VFB)が供給可能とされ、前記第1電圧比較器(CMP_H)の他方の入力端子に前記制御入力電圧(VCNT)よりも高い第1基準電圧(VCNT＋Vα)が供給可能とされる。
前記第2電圧比較器(CMP_L)の一方の入力端子に前記フィードバック電圧(VFB)が供給可能とされ、前記第2電圧比較器(CMP_L)の他方の入力端子に前記制御入力電圧(VCNT)よりも低い第2基準電圧(VCNT−Vβ)が供給可能とされる。
前記第1基準電圧(VCNT＋Vα)よりも前記フィードバック電圧(VFB)が高くなると前記第1電圧比較器(CMP_H)の出力に応答して、前記プルダウン回路(IPD、SWPD)は前記誤差増幅出力端子の電圧をプルダウンする。
前記第2基準電圧(VCNT−Vβ)よりも前記フィードバック電圧(VFB)が低くなると前記第2電圧比較器(CMP_L)の出力に応答して、前記プルアップ回路(IPU、SWPU)は前記誤差増幅出力端子の電圧をプルアップする(図１、図４参照)。
前記実施の形態によれば、前記プルダウン回路と前記プルアップ回路の動作によって負荷の消費電流の急激な増大による出力電圧の一時的な変動からの回復時間を短縮することができる。
好適な実施の形態によるＤＣ／ＤＣコンバータでは、前記バックコンバータ(11)と前記ブーストコンバータ(12)と前記コントローラ(10)とは、前記ＤＣ／ＤＣコンバータを構成する半導体集積回路(IC)に集積化されている。
より好適な実施の形態によるＤＣ／ＤＣコンバータでは、前記バックコンバータ(11)の前記第1のスイッチ(MP1)と前記ブーストコンバータ(12)の前記第3のスイッチ(MP2)とは、PチャンネルMOSトランジスタである。また、前記バックコンバータ(11)の前記第2のスイッチ(MN1)と前記ブーストコンバータ(12)の前記第4のスイッチ(MN2)とは、NチャンネルMOSトランジスタである。
具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作の携帯電話に搭載されるRF電力増幅器の動作電源電圧とされるものである(図９参照)。
最も具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作のモバイル機器に搭載されるCPUまたはプロセッサの動作電源電圧とされるものである。
〔２〕本発明の別の観点の代表的な実施の形態によるＤＣ／ＤＣコンバータ(IC)は、バックコンバータ(11)、ブーストコンバータ(12)、コントローラ(10)を具備する。
前記バックコンバータ(11)の入力端子(T1)に入力電圧(VIN)が供給可能とされ、前記バックコンバータ(11)の出力ノード(T6)と前記ブーストコンバータ(12)の入力ノード(T7)との間には平滑インダクタ(L12)が接続可能とされる。
前記バックコンバータ(11)は、前記入力端子(T1)と前記出力ノード(T6)との間に接続された第1のスイッチ(MP1)と、前記出力ノード(T6)と接地電圧(GND)との間に接続された第2のスイッチ(MN1)と、前記第1のスイッチ(MP1)と前記第2のスイッチ(MN1)とを駆動するバックドライバ(110)を含む。
前記ブーストコンバータ(12)は、前記入力ノード(T7)と出力端子(T2)との間に接続された第3のスイッチ(MP2)と、前記入力ノード(T7)と接地電圧(GND)との間に接続された第4のスイッチ(MN2)と、前記第3のスイッチ(MP2)と前記第4のスイッチ(MN2)とを駆動するブーストドライバ(120)を含む。
前記コントローラ(10)は、前記バックコンバータ(11)のためのバック・コントローラ(101)と、前記ブーストコンバータ(12)のためのブースト・コントローラ(102)とを含む。
前記バック・コントローラ(101)は、第1スイッチ(SW1)、第1誤差増幅器(EA1)、第1パルス制御回路(PWM1)、第1基準電圧発生器(Ref_Dn)を含む。
前記ブースト・コントローラ(102)は、第2スイッチ(SW2)、第2誤差増幅器(EA2)、第2パルス制御回路(PWM2)、第2基準電圧発生器(Ref_Up)を含む。
前記バック・コントローラ(101)と前記バックコンバータ(11)とによる降圧動作(Bck_Op)の間に、前記第1誤差増幅器(EA1)は、制御入力電圧(VCNT)と前記出力端子(T2)の出力電圧(VOUT)から生成されるフィードバック電圧(VFB)とに応答して、第1誤差増幅出力電圧(VOE_EA1)を生成する。
前記降圧動作(Bck_Op)の間に、前記第1パルス制御回路(PWM1)は、前記第1誤差増幅器(EA1)から生成される前記第1誤差増幅出力電圧(VOE_EA1)に応答して前記バックドライバ(110)を制御することにより、前記出力端子(T2)から前記降圧動作(Bck_Op)による前記出力電圧(VOUT)が生成される。
前記ブースト・コントローラ(102)と前記ブーストコンバータ(12)とによる昇圧動作(Bst_Op)の間に、前記第2誤差増幅器(EA2)は、前記制御入力電圧(VCNT)と前記出力端子(T2)の前記出力電圧(VOUT)から生成される前記フィードバック電圧(VFB)とに応答して、第2誤差増幅出力電圧(VOE_ EA2)を生成する。
前記昇圧動作(Bst_Op)の間に、前記第2パルス制御回路(PWM2)は、前記第2誤差増幅器(EA2)から生成される前記第2誤差増幅出力電圧(VOE_EA2)に応答して前記ブーストドライバ(120)を制御することにより、前記出力端子(T2)から前記昇圧動作(Bst_Op)による前記出力電圧(VOUT)が生成される。
前記昇圧動作(Bst_Op)の間に、前記バック・コントローラ(101)の前記第1基準電圧発生器(Ref_Dn)から、前記昇圧動作(Bst_Op)による前記出力電圧(VOUT)と接地電圧(GND)との間の第1中間基準電圧が生成される。
前記昇圧動作(Bst_Op)の間に、前記第1スイッチ(SW1)によって前記第1誤差増幅器(EA1)の非反転入力端子と反転入力端子と出力端子とは前記第1中間基準電圧の電圧レベルに維持される。
前記降圧動作(Bck_Op)の間に、前記ブースト・コントローラ(102)の前記第2基準電圧発生器(Ref_Up)から、前記降圧動作(Bck_Op)による前記出力電圧(VOUT)と接地電圧(GND)との間の第2中間基準電圧が生成される。
前記降圧動作(Bck_Op)の間に、前記第2スイッチ(SW2)によって前記第2誤差増幅器(EA2)の非反転入力端子と反転入力端子と出力端子とは前記第2中間基準電圧の電圧レベルに維持される(図５、図６、図７参照)。
前記別の観点の実施の形態によれば、降圧動作モードから昇圧動作モードへの切り換え時と昇圧動作モードから降圧動作モードへの切り換え時との切り換え速度を向上することができる。
好適な実施の形態によるＤＣ／ＤＣコンバータでは、前記昇圧動作(Bst_Op)の間に、前記第1スイッチ(SW1) によって前記第1誤差増幅器(EA1)の前記非反転入力端子は前記第1中間基準電圧の前記電圧レベルに設定される。前記昇圧動作(Bst_Op)の間に、前記第1スイッチ(SW1) によって前記第1誤差増幅器(EA1)の前記反転入力端子と前記出力端子とが接続される。前記降圧動作(Bck_Op)の間に、前記第2スイッチ(SW2) によって前記第2誤差増幅器(EA2)の前記非反転入力端子は前記第2中間基準電圧の前記電圧レベルに設定される。前記降圧動作(Bck_Op)の間に、前記第2スイッチ(SW2) によって前記第2誤差増幅器(EA2)の前記反転入力端子と前記出力端子とが接続される。
他のより好適な実施の形態によるＤＣ／ＤＣコンバータでは、前記コントローラ(10)は、前記昇圧動作(Bst_Op)と前記降圧動作(Bck_Op)との動作切り換えを行う降圧・昇圧スイッチ回路(Hys_Cmp)を含む。前記バック・コントローラ(101) の前記第1スイッチ(SW1)と前記ブースト・コントローラ(102) の前記第2スイッチ(SW2)とは、前記降圧・昇圧スイッチ回路(Hys_Cmp)の出力により制御される。
更により好適な実施の形態によるＤＣ／ＤＣコンバータでは、前記降圧・昇圧スイッチ回路(Hys_Cmp)は前記フィードバック電圧(VFB)が供給される非反転入力端子と前記制御入力電圧(VCNT) が供給される反転入力端子とを有するコンパレータで構成されている。
他の更により好適な実施の形態によるＤＣ／ＤＣコンバータでは、前記バック・コントローラ(101)は、前記第1パルス制御回路(PWM1)の出力と前記バックドライバ(110)の入力との間に接続された第1ゲート回路(NAND)を含む。前記ブースト・コントローラ(102)は、前記第2パルス制御回路(PWM2)の出力と前記ブーストドライバ(120)の入力との間に接続された第2ゲート回路(NOR)を含む。
前記昇圧動作(Bst_Op)の間に、前記降圧・昇圧スイッチ回路(Hys_Cmp)の出力により前記第1ゲート回路(NAND)による前記第1パルス制御回路(PWM1)の前記出力から前記バックドライバ(110)の前記入力への信号伝達が禁止される。
前記降圧動作(Bck_Op)の間に、前記降圧・昇圧スイッチ回路(Hys_Cmp)の出力により前記第2ゲート回路(NOR)による前記第2パルス制御回路(PWM2)の前記出力から前記ブーストドライバ(120)の前記入力への信号伝達が禁止される。
具体的な実施の形態によるＤＣ／ＤＣコンバータでは、前記バックコンバータ(11)と前記ブーストコンバータ(12)と前記コントローラ(10)とは、前記ＤＣ／ＤＣコンバータを構成する半導体集積回路(IC)に集積化されている。
より具体的な実施の形態によるＤＣ／ＤＣコンバータでは、前記バックコンバータ(11)の前記第1のスイッチ(MP1)と前記ブーストコンバータ(12)の前記第3のスイッチ(MP2)とは、PチャンネルMOSトランジスタである。また、前記バックコンバータ(11)の前記第2のスイッチ(MN1)と前記ブーストコンバータ(12)の前記第4のスイッチ(MN2)とは、NチャンネルMOSトランジスタである。
他のより具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作の携帯電話に搭載されるRF電力増幅器の動作電源電圧とされるものである(図９参照)。
最も具体的な一つの実施の形態では、前記出力端子(T2)の前記出力電圧(VOUT)はバッテリー動作のモバイル機器に搭載されるCPUまたはプロセッサの動作電源電圧とされるものである。
《実施の形態の説明》
次に、実施の形態について更に詳述する。
《第１の実施の形態による集積化ＤＣ／ＤＣコンバータの構成》
図１は、GSM送信システムのＲＦ電力増幅器モジュールに搭載される本発明の第１の実施の形態による集積化ＤＣ／ＤＣコンバータの構成を示す図である。
図１の集積化ＤＣ／ＤＣコンバータは、集積回路(IC)で構成されている。集積化ＤＣ／ＤＣコンバータの入力端子T1にリチュームイオンのバッテリーBTから2．3ボルト〜4．7ボルトの電圧範囲の入力電圧VINが供給されことにより、出力端子T2から0．5ボルト〜5ボルトの電圧範囲の出力電圧VOUTが生成される。接地端子T3は接地電位に接続され、制御入力端子T4には制御入力電圧VCNTが供給され、フィードバック端子T5にフィードバック電圧VFBが供給される。端子T6、T7の間には平滑インダクタL12が接続され、シャットダウン制御入力端子T8にはシャットダウン制御入力信号Shut_Downが供給される。入力端子T1には入力平滑容量CINが接続され、出力端子T2には出力平滑容量COUTが接続される。出力端子T2と接地電圧との間には、直列接続された２個の分圧抵抗R1、R2が接続される。２個の分圧抵抗R1、R2の接続ノードのフィードバック電圧VFBは、フィードバック端子T5に供給される。出力端子T2よりの出力電圧VOUTは、図示されていないＲＦ電力増幅器に電源電圧として供給される。尚、２個の分圧抵抗R1、R2の抵抗値は等しい値に設定されることによって、フィードバック端子T5のフィードバック電圧VFBは出力端子T2の出力電圧VOUTの電圧の半分となる。また、尚、２個の分圧抵抗R1、R2は、集積化ＤＣ／ＤＣコンバータの集積回路(IC)内部に集積化されることもできる。
図１の集積化ＤＣ／ＤＣコンバータ(IC)は、コントローラ10、バック(降圧) コンバータ11、ブースト(昇圧) コンバータ12を含んでいる。制御入力端子T4の制御入力電圧VCNTのレベルに応答して、コントローラ10、バック(降圧) コンバータ11、ブースト(昇圧) コンバータ12は、入力端子T1の入力電圧VINを出力端子T2の出力電圧VOUTに変換する。コントローラ10の制御によって、制御入力端子T4の制御入力電圧VCNTのレベルに正比例して出力端子T2の出力電圧VOUTのレベルが追従する。出力端子T2の出力電圧VOUTのレベルに、フィードバック端子T5のフィードバック電圧VFBのレベルが追従する。
図１の下に示すように、コントローラ10の誤差増幅器EAの非反転入力端子＋と反転入力端子−とに、制御入力電圧VCNTとフィードバック電圧VFBとが供給される。制御入力電圧VCNTに対するフィードバック電圧VFBの誤差は、コントローラ10の誤差増幅器EAによって増幅され、誤差増幅出力電圧VOEが生成される。誤差増幅出力電圧VOEと三角波基準発振器OSCの基準三角波信号とが比較器CMP1、CMP2で比較されて、比較器CMP1、CMP2の比較出力信号はパルス幅変調制御ロジック100に供給される。バック・コンバータ11とブースト・コンバータ12とは、コントローラ10のパルス幅変調制御ロジック100のPWM出力制御信号によって制御される。図１の集積化ＤＣ／ＤＣコンバータ(IC)によって、入力端子T1の入力電圧VINを出力端子T2の出力電圧VOUTに変換するに際して、フィードバック電圧VFBと出力電圧VOUTのレベルは制御入力端子T4の制御入力電圧VCNTのレベルによって正確に制御される。バック・コンバータ11はバックドライバ110と第1のPMOS(MP1)と第1のNMOS(MN1)とにより構成され、ブースト・コンバータ12はブーストドライバ120と第2のPMOS(MP2)と第2のNMOS(MN2)とにより構成されている。
《第１の実施の形態による集積化ＤＣ／ＤＣコンバータの降圧動作》
リチュームイオンのバッテリーBTから4．0ボルトの電圧レベルの入力電圧VINが供給され、制御入力端子T4に1．0ボルトの電圧レベルの制御入力電圧VCNTが供給されると想定する。従って、図１の集積化ＤＣ／ＤＣコンバータ(IC)のバック・コンバータ11は、4．0ボルトの電圧レベルの入力電圧VINを2．0ボルトの電圧レベルの出力電圧VOUTに電圧ダウン変換する。PWM制御のバック・コンバータ11の電圧変換率は、オン期間TONとオフ期間TOFFとによって決定される。オン期間TONはバック・コンバータ11の第1のPMOS(MP1)がオンして第1のNMOS(MN1)がオフしている期間であり、オフ期間TOFFはバック・コンバータ11の第1のPMOS(MP1)がオフして第1のNMOS(MN1)がオンしている期間である。PWM制御のバック・コンバータ11による出力電圧VOUTは、オン期間TONとオフ期間TOFFとによって次式のように、入力電圧VINより低い値となる。
VOUT=VIN・TON／(TON＋TOFF) …(１)式
オン期間TONとオフ期間TOFFとが等しい期間に設定されると、入力電圧VINの4．0ボルトの電圧の半分の2．0ボルトのレベルの出力電圧VOUTが生成される。
尚、バック・コンバータ11による降圧動作の間に、ブースト・コンバータ12の第2のPMOS(MP2)は常時オン状態に維持されて、バック・コンバータ11の降圧動作による出力電圧VOUTが出力端子T2に供給されることができる。
《第１の実施の形態による集積化ＤＣ／ＤＣコンバータの昇圧動作》
リチュームイオンのバッテリーBTから2．0ボルトの電圧レベルの入力電圧VINが供給され、制御入力端子T4に2．0ボルトの電圧レベルの制御入力電圧VCNTが供給されると想定する。従って、図１の集積化ＤＣ／ＤＣコンバータ(IC)のブースト・コンバータ12は、2．0ボルトの電圧レベルの入力電圧VINを4．0ボルトの電圧レベルの出力電圧VOUTに電圧アップ変換する。PWM制御のブースト・コンバータ12の電圧変換率は、オン期間TONとオフ期間TOFFとによって決定される。オン期間TONはブースト・コンバータ12の第2のNMOS(MN2)がオンして第2のPMOS(MP2)がオフしている期間であり、オフ期間TOFFはブースト・コンバータ12の第2のNMOS(MN2)がオフして第2のPMOS(MP2)がオンしている期間である。PWM制御のブースト・コンバータ12による出力電圧VOUTは、オン期間TONとオフ期間TOFFとによって次式のように、入力電圧VINより高い値となる。
VOUT＝VIN・(TON＋TOFF)／TOFF …(２)式
尚、ブースト・コンバータ12による昇圧動作の間に、バック・コンバータ11の第1のPMOS(MP1)は常時オン状態に維持され、バッテリーBTからの入力電圧VINが平滑インダクタL12の一端に供給される。
《第１の実施の形態による集積化ＤＣ／ＤＣコンバータのスルー動作》
リチュームイオンのバッテリーBTから略3．6ボルトの電圧レベルの入力電圧VINが供給され、制御入力端子T4に略1．8ボルトの電圧レベルの制御入力電圧VCNTが供給されると想定する。従って、図１の集積化ＤＣ／ＤＣコンバータ(IC)のバック・コンバータ11とブースト・コンバータ12とは、略3．6ボルトの電圧レベルの入力電圧VINを略3．6ボルトの電圧レベルの出力電圧VOUTに電圧スルー変換する。
《出力電圧VOUTの低下への対応》
一方、図１の集積化ＤＣ／ＤＣコンバータ(IC)が前記(１)式の電圧ダウン変換、電圧アップ変換、前記(２)式の電圧スルー変換のいずれかによる電圧変換動作によって安定な出力電圧VOUTを生成している間に、ＲＦ電力増幅器の消費電流の急激な増大による出力電圧VOUTの一時的な低下が発生したとする。出力電圧VOUTの一時的な低下によるフィードバック電圧VFBのレベルの一時的な低下は、誤差増幅器EAによって検出され、誤差増幅出力電圧VOEのレベルが上昇する。誤差増幅出力電圧VOEのレベル上昇によりバック・コンバータ11のPWM制御のオン期間TONが長くなって、一時的に低下した出力電圧VOUTが上昇されることができる。
この出力電圧VOUTの回復時間を短縮するため誤差増幅器EAの電圧ゲインを高くすることも想定されるが、誤差増幅器EAの電圧ゲインを必要以上に高く設定すると負帰還制御ループの位相余裕が小さくなって、負帰還制御ループが不安定となるという問題がある。
《出力電圧VOUTの低下に対する構成》
図１の集積化ＤＣ／ＤＣコンバータ(IC)では、この問題を回避するために、コントローラ10は２個の電圧比較器CMP_H、CMP_L、プルアップ電流源IPU、プルダウン電流源IPD、プルアップスイッチSWPU、プルダウンスイッチSW PDを含んでいる。２個の電圧比較器CMP_H、CMP_Lの非反転入力端子＋にはフィードバック電圧V FB が印加され、一方の電圧比較器CMP_Hの反転入力端子−に一方の基準電圧VCNT＋Vαが印加され、他方の電圧比較器CMP_Lの反転入力端子−に他方の基準電圧VCNT−Vβが印加される。また、誤差増幅器EAの非反転入力端子＋には制御入力電圧VCNTが印加され、誤差増幅器EAの反転入力端子−にフィードバック電圧VFBが印加される。電源電圧レベルとしての出力電圧VOUTと誤差増幅器EAの出力端子との間にプルアップ電流源IPUとプルアップスイッチSWPUとが直列接続され、誤差増幅器EAの出力端子と接地電圧GNDとの間にプルダウンスイッチSW PDとプルダウン電流源IPDとが直列接続される。
図２は、図１の集積化ＤＣ／ＤＣコンバータ(IC)のコントローラ10内部の誤差増幅器EA、プルアップ電流源IPU、プルダウン電流源IPD、プルアップスイッチSWPU、プルダウンスイッチSW PDと基準電圧発生器の構成を示す図である。基準電圧発生器は、抵抗R3、R4とダイオード接続NMOS(QN0)とダイオード接続PMOS(QP0)とを含み、ダイオード接続NMOS(QN0)とダイオード接続PMOS(QP0)との接続ノードに制御入力電圧VCNTが印加される。抵抗R3とダイオード接続NMOS(QN0)との接続ノードから一方の基準電圧VCNT＋Vαが生成され、ダイオード接続PMOS(QP0)と抵抗R4との接続ノードから他方の基準電圧VCNT−Vβが生成される。誤差増幅器EAは、差動対NMOS(QN1、QN2)、定電流源NMOS(QN3)を含んでいる。定電流源NMOS(QN3)にダイオード接続NMOS(QN4)が接続され、ダイオード接続NMOS(QN4)にバイアス電流(I0)が供給される。差動対NMOS(QN1、QN2)には、カレントミラー負荷PMOS(QP1、QP2)が接続されている。一方の差動対NMOS(QN1)のドレイン出力信号により出力PMOS(QP4)のゲートとプルアップ電流源IPUとしてのPMOS(QP5)のゲートとが駆動され、他方の差動対NMOS(QN2)のドレイン出力信号によりPMOS(QP3)のゲートが駆動される。PMOS(QP3)のドレインにはダイオード接続NMOS(QN5)が接続され、ダイオード接続NMOS(QN5)のゲート・ソース電圧によって出力NMOS(QN6)のゲートとプルダウン電流源IPDとしてのNMOS(QN 7)のゲートとが駆動される。一方の電圧比較器CMP_Hの出力信号によりプルダウンスイッチSW PDとしてのNMOS(QN8)のゲートが駆動され、他方の電圧比較器CMP_Lの出力信号によりプルアップスイッチSW PUとしてのPMOS(QP6)のゲートが駆動される。尚、出力PMOS(QP4)のゲートとドレインとの間には、位相補償のための抵抗R5と容量C0とが直列接続されている。
《出力電圧VOUTの低下に対応する動作》
図３は一般的な集積化ＤＣ／ＤＣコンバータの動作を示す図であり、図４は図１に示した集積化ＤＣ／ＤＣコンバータの動作を示す図である。
上述したように、ＲＦ電力増幅器の消費電流の急激な増大により、出力電圧VOUTの一時的な低下が発生したとする。出力電圧VOUTの一時的な低下によるフィードバック電圧VFBのレベルの一時的な低下は、誤差増幅器EAによって検出されて、図３に示すように誤差増幅出力電圧VOEのレベルが上昇する。誤差増幅出力電圧VOEのレベル上昇によりバック・コンバータ11またはブースト・コンバータ12のPWM制御のオン期間TONが長くなって、一時的に低下した出力電圧VOUTが上昇される。誤差増幅器EAの電圧ゲインを必要以上に高く設定できないので、一時的に低下した出力電圧VOUTの上昇のための出力電圧VOUTの回復時間が長いという問題がある。
それに対して、図４に示した図１の集積化ＤＣ／ＤＣコンバータの動作では、出力電圧VOUTの一時的な低下によるフィードバック電圧VFBのレベルの一時的な低下は、他方の電圧比較器CMP_Lによる他方の基準電圧VCNT−Vβとフィードバック電圧VFBとの比較により検出される。他方の基準電圧VCNT−Vβよりもフィードバック電圧VFBが低下することによって、他方の電圧比較器CMP_Lの出力はハイレベルからローレベルに変化する。その結果、他方の電圧比較器CMP_Lのローレベル出力信号によりプルアップスイッチSW PUとしてのPMOS(QP6)がオン状態に制御され、プルアップ電流源IPUとしてのPMOS(QP5)のドレイン電流により、誤差増幅器EAの誤差増幅出力電圧VOEのレベル上昇が早められる。従って、バック・コンバータ11のPWM制御のオン期間TONが長くなる時間が早められ、一時的に低下した出力電圧VOUTが上昇する時間も早められる。
また、一方の基準電圧VCNT＋Vαよりもフィードバック電圧VFBが上昇することによって、一方の電圧比較器CMP_Hの出力はローレベルからハイレベルに変化する。その結果、一方の電圧比較器CMP_Hのハイレベル出力信号によりプルダウンスイッチSW PDとしてのNMOS(QN8)がオン状態に制御され、プルダウン電流源IPDとしてのNMOS(QP7)のドレイン電流により、誤差増幅器EAの誤差増幅出力電圧VOEのレベル低下が早められる。従って、バック・コンバータ11のPWM制御のオン期間TONが短くなる時間が早められ、一時的に上昇した出力電圧VOUTが低下する時間も早められる。
《第２の実施の形態による集積化ＤＣ／ＤＣコンバータの構成》
図５は、GSM送信システムのＲＦ電力増幅器モジュールに搭載される本発明の第２の実施の形態による集積化ＤＣ／ＤＣコンバータの構成を示す図である。
図１の集積化ＤＣ／ＤＣコンバータと比較すると、図５の集積化ＤＣ／ＤＣコンバータのコントローラ10はバック・コンバータ11のためのバック・コントローラ101と、ブースト・コンバータ12のためのブースト・コントローラ102と、降圧・昇圧スイッチ回路(Hys_Cmp)とを含んでいる。バック・コントローラ101は、降圧動作のためのスイッチSW1、誤差増幅器EA1、パルス幅変調制御ロジックPWM1、NAND回路、基準電圧発生器Ref_Dnを含んでいる。ブースト・コントローラ102も、同様に昇圧動作のためのスイッチSW2、誤差増幅器EA2、パルス幅変調制御ロジックPWM2、NOR回路、基準電圧発生器Ref_Up、インバータInvを含んでいる。直列接続された２個の分圧抵抗R1、R2は、集積化ＤＣ／ＤＣコンバータ(IC)内部に集積化されている。降圧動作のためのスイッチSW1の一方の一対の選択入力端子Aにはフィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ供給され、スイッチSW1の他方の一対の選択入力端子Bは基準電圧発生器Ref_Dnと誤差増幅器EA1の出力端子とにそれぞれ接続されている。昇圧動作のためのスイッチSW2の一方の一対の選択入力端子Aにはフィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ供給され、スイッチSW2の他方の一対の選択入力端子Bは基準電圧発生器Ref_Upと誤差増幅器EA2の出力端子とにそれぞれ接続されている。
ヒステリシス・コンパレータで構成された降圧・昇圧スイッチ回路(Hys_Cmp)の非反転入力端子＋と反転入力端子−には、フィードバック電圧VFBと制御入力電圧VCNTとがそれぞれ印加される。昇圧動作の期間に、バック・コントローラ101の基準電圧発生器Ref_Dnは、中間基準電圧Ref_Dnを誤差増幅器EA1の非反転入力端子＋に接続されたスイッチSW1の他方の選択入力端子Bに供給している。中間基準電圧Ref_Dnは、ハイレベルのフィードバック電圧VFBとローレベルの接地電圧GNDとの間のレベルに設定されている。この時、誤差増幅器EA1の出力端子はスイッチSW1を介して誤差増幅器EA1の反転入力端子−に接続されているので、誤差増幅器EA1の出力端子の誤差出力電圧VOE_EA1も中間基準電圧Ref_Dnのレベルに維持されている。また降圧動作の期間に、ブースト・コントローラ102の基準電圧発生器Ref_Upは、中間基準電圧Ref_Upを誤差増幅器EA2の非反転入力端子＋に接続されたスイッチSW2の他方の選択入力端子Bに供給している。中間基準電圧Ref_Upも、ハイレベルのフィードバック電圧VFBとローレベルの接地電圧GNDとの間のレベルに設定されている。この時、誤差増幅器EA2の出力端子はスイッチSW2を介して誤差増幅器EA2の反転入力端子−に接続されているので、誤差増幅器EA2の出力端子の誤差出力電圧VOE_EA2も中間基準電圧Ref_Upのレベルに維持されている。
《昇圧動作から降圧動作への切り換えの動作》
図６(Ａ)、(Ｂ)はそれぞれ一般的な集積化ＤＣ／ＤＣコンバータと図５に示した集積化ＤＣ／ＤＣコンバータの昇圧動作Bst_Opから降圧動作Bck_Opへの切り換えの動作を示す図である。
図５の集積化ＤＣ／ＤＣコンバータが昇圧動作を実行している間は、出力電圧VOUTもフィードバック電圧VFBもそれぞれ安定な値に維持されている。図５の集積化ＤＣ／ＤＣコンバータが昇圧動作から降圧動作に切り換えられる場合は、制御入力電圧VCNTは比較的高いレベルから比較的低いレベルに変化する。その結果、ヒステリシス・コンパレータで構成された降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子はローレベル“0”からハイレベル“1”に変化する。従って、降圧・昇圧スイッチ回路(Hys_Cmp)は、バック・コントローラ101のスイッチSW1を待機状態の他方の選択入力端子Bから活性状態の一方の選択入力端子Aに切り換える。また、降圧・昇圧スイッチ回路(Hys_Cmp)は、ブースト・コントローラ102のスイッチSW2を活性状態の一方の選択入力端子Aから待機状態の他方の選択入力端子Bに切り換える。この時、バック・コントローラ101の誤差増幅器EA1の出力端子の誤差出力電圧VOE_EA1も中間基準電圧Ref_Dnのレベルに維持されていたので、図６(Ｂ)に示すようにバック・コントローラ101は昇圧動作での待機状態から降圧動作に速やかに移行することが可能となる。また、降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子がハイレベル“1”に変化することにより、バック・コントローラ101のNAND回路はパルス幅変調制御ロジックPWM1の出力信号を反転してバック・コンバータ11のバックドライバ110の入力に伝達する。しかし、ブースト・コントローラ102のNOR回路の出力はローレベル“0”に維持されるので、パルス幅変調制御ロジックPWM2の出力信号はブースト・コンバータ12のブーストドライバ120の入力に伝達されることはできない。
それに対して、一般的な集積化ＤＣ／ＤＣコンバータが昇圧動作Bst_Opを実行している間は、バック・コンバータ11は待機状態に維持される。バック・コンバータ11が待機状態に維持されている間は、一般的な集積化ＤＣ／ＤＣコンバータのバック・コントローラ101の誤差増幅器EA1の反転入力端子−と非反転入力端子＋とにはフィードバック電圧VFBと低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTとが印加される。従って、昇圧動作Bst_Opの間には一般的な集積化ＤＣ／ＤＣコンバータのバック・コントローラ101の誤差増幅器EA1の誤差出力電圧VOE_EA1は、図６(Ａ)に示すように低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されている。一般的な集積化ＤＣ／ＤＣコンバータの動作が昇圧動作Bst_Opから降圧動作Bck_Opへの切り換えられると、バック・コントローラ101の誤差増幅器EA1の非反転入力端子＋には中間電圧レベルの制御入力電圧VCNTが供給され、誤差出力電圧VOE_EA1も中間電圧レベルに変化する。誤差出力電圧VOE_EA1は低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されていたので、図６(Ａ)に示すように誤差出力電圧VOE_EA1の中間電圧レベルへの変化時間は長くなる。
《降圧動作から昇圧動作への切り換えの動作》
図７(Ａ)、(Ｂ)はそれぞれ一般的な集積化ＤＣ／ＤＣコンバータと図５に示した集積化ＤＣ／ＤＣコンバータの降圧動作Bck_Opから昇圧動作Bst_Opへの切り換えの動作を示す図である。
図５の集積化ＤＣ／ＤＣコンバータが降圧動作から昇圧動作に切り換えられる場合は、制御入力電圧VCNTは比較的低いレベルから比較的高いレベルに変化する。その結果、ヒステリシス・コンパレータで構成された降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子はハイレベル“1”からローレベル“0”に変化する。従って、降圧・昇圧スイッチ回路(Hys_Cmp)は、ブースト・コントローラ102のスイッチSW2を待機状態の他方の選択入力端子Bから活性状態の一方の選択入力端子Aに切り換え、バック・コントローラ101のスイッチSW1を活性状態の一方の選択入力端子Aから待機状態の他方の選択入力端子Bに切り換える。この時、ブースト・コントローラ102の誤差増幅器EA2の出力端子の誤差出力電圧VOE_EA2も中間基準電圧Ref_Upのレベルに維持されていたので、図７(Ｂ)に示すようにブースト・コントローラ102は降圧動作の待機状態から昇圧動作に速やかに移行することが可能となる。また、降圧・昇圧スイッチ回路(Hys_Cmp)の出力端子がローレベル“0”に変化することにより、ブースト・コントローラ102のNOR回路はパルス幅変調制御ロジックPWM2の出力信号を反転してブーストドライバ120の入力にする。しかし、バック・コントローラ101のNAND回路の出力はハイレベル“1”に維持されるので、パルス幅変調制御ロジックPWM1の出力信号はバック・コンバータ11のバックドライバ110の入力に伝達されることはできない。
それに対して、一般的な集積化ＤＣ／ＤＣコンバータが降圧動作Bck_Opを実行している間は、ブースト・コンバータ12は待機状態に維持される。ブースト・コンバータ12が待機状態に維持されている間は、一般的な集積化ＤＣ／ＤＣコンバータのブースト・コントローラ102の誤差増幅器EA2の反転入力端子−と非反転入力端子＋とにはフィードバック電圧VFBと低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTとが印加される。従って、降圧動作Bck_Opの間には一般的な集積化ＤＣ／ＤＣコンバータのブースト・コントローラ102の誤差増幅器EA2の誤差出力電圧VOE_EA2は、図７(Ａ)に示すように低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されている。一般的な集積化ＤＣ／ＤＣコンバータの動作が降圧動作Bck_Opから昇圧動作Bst_Opへの切り換えられると、ブースト・コントローラ102の誤差増幅器EA2の非反転入力端子＋には中間電圧レベルの制御入力電圧VCNTが供給され、誤差出力電圧VOE_EA2も中間電圧レベルに変化する。誤差出力電圧VOE_EA2は低電圧レベルの接地電圧GNDまたは高電圧レベルの出力電圧VOUTに維持されていたので、図７(Ａ)に示すように誤差出力電圧VOE_EA2の中間電圧レベルへの変化時間は長くなる。
《第３の実施の形態による集積化ＤＣ／ＤＣコンバータの構成》
図８は、GSM送信システムのＲＦ電力増幅器モジュールに搭載される本発明の第３の実施の形態による集積化ＤＣ／ＤＣコンバータの構成を示す図である。
図８の集積化ＤＣ／ＤＣコンバータは、本発明の第２の実施の形態による図５の集積化ＤＣ／ＤＣコンバータ(昇圧動作と降圧動作との間の高速切り換え)と本発明の第１の実施の形態による図１の集積化ＤＣ／ＤＣコンバータ(出力電圧の一時的な変動からの回復時間の短縮)とを組合せたものである。
図８の集積化ＤＣ／ＤＣコンバータにより、負荷の消費電流の急激な増大による出力電圧の一時的な変動からの回復時間を短縮すること、および降圧動作モードから昇圧動作モードへの切り換え時と昇圧動作モードから降圧動作モードへの切り換え時との切り換え速度を向上することが可能となる。
《GSM送信システムのRF電力増幅器モジュールを内蔵した携帯電話》
図９は、本発明の第１または第２または第３の実施の形態による集積化ＤＣ／ＤＣコンバータを搭載したGSM送信システムのRF電力増幅器モジュールを内蔵した携帯電話の構成を示す図である。
アンテナANTは携帯電話端末装置が基地局からの受信動作と基地局への送信動作とを行うために、基地局からのRF受信信号を受信する一方、基地局へのRF送信信号を出力する。このアンテナANTは、RF電力増幅器モジュール(RF_PA_MD)2に接続されている。RF電力増幅器モジュール(RF_PA_MD)2はアンテナスイッチ(Ant_SW)23を有する。このアンテナスイッチ23が上側に接続されている場合は、アンテナANTで受信されたRF受信信号は例えば表面弾性波デバイスによる受信フィルタ(SAW)24に供給される。受信フィルタ24は、希望周波数信号を通過させ、妨害周波数信号を減衰する。一方、アンテナスイッチ23が下側に接続されている場合は、送信用RF電力増幅器(RF_PA)22の出力にアンテナスイッチ23が接続される。従って、送信用RF電力増幅器(RF_PA)22のRFパワー出力によってアンテナANTから基地局へのRF送信信号が出力される。このRF電力増幅器モジュール2のアンテナスイッチ23はＴＤＭＡ方式（時分割マルチプルアクセス)の受信動作のタイムスロットでは上側に接続され、送信動作のタイムスロットでは下側に接続される。また、RF電力増幅器モジュール2は、上述の図１、図５、図８で説明した本発明の第１または第２または第３の実施の形態による集積化ＤＣ／ＤＣコンバータ21を含んでいる。この集積化ＤＣ／ＤＣコンバータ21は、バッテリーBTからの入力電圧VINの電圧変換により生成した出力電圧VOUTを電源電圧として送信用RF電力増幅器22に供給するものである。
RF電力増幅器モジュール2の受信フィルタ24の出力のRF受信信号は、RFアナログ信号処理集積回路(RFIC)3の受信周波数ダウンコンバータ(Rx_Down_Conv)31に供給される。受信周波数ダウンコンバータ31にはPLL周波数シンセサイザ(PLL_Synth)33から受信RFローカル信号が供給されるので、受信周波数ダウンコンバータ31から受信ベースバンド信号Rx_I/Qが生成され、ベースバンド信号処理LSI(BaseBandLSI)4に供給される。ベースバンド信号処理LSI(4)から生成された送信ベースバンド信号Tx_I/QとPLL周波数シンセサイザ33からの送信RFローカル信号とが送信周波数アップコンバータ(Tx_Up_Conv)32に供給されるので、送信周波数アップコンバータ32からRF送信信号が形成される。RF送信信号は、RF電力増幅器モジュール2の送信用RF電力増幅器22で増幅された後、アンテナスイッチ23を介してアンテナANTから基地局へ送信される。ベースバンド信号処理LSI(4)からディジタル制御信号が、RFIC(3)の制御回路(Cntl)34とディジタル・アナログ変換器(DAC)35とに供給される。制御回路34からのシャットダウン制御入力信号Shut_Downとディジタル・アナログ変換器35からの制御入力信号VCNTとが、RF電力増幅器モジュール2の集積化ＤＣ／ＤＣコンバータ21に供給される。
ベースバンド信号処理LSI(4)は、外部バスを介してメモリ5とアプリケーションプロセッサ６とに接続されている。メモリ5は、ベースバンド信号処理LSI(4)のワークメモリとして利用されるSRAMとベースバンド信号処理LSI(4)のための動作プログラムを格納する不揮発性フラッシュメモリとを含んでいる。この不揮発性フラッシュメモリに格納された動作プログラムは、ベースバンド信号処理LSI(4)内部のディジタルシグナルプロセッサ(DSP)によるGSM方式の受信ベースバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラムとを含んでいる。アプリケーションプロセッサ６は、外部バスを介して、図示されていない外部メモリ、液晶表示装置、操作キー入力装置に接続される。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、上述の図１、図５、図８で説明した本発明の第１または第２または第３の実施の形態による集積化ＤＣ／ＤＣコンバータは、バッテリー電圧で動作するモバイル機器のCPUやオーディオ信号、ビデオ信号を処理するマルチメディアプロセッサLSIに動作電源電圧を供給することもできる。本発明による集積化ＤＣ／ＤＣコンバータを採用することにより、CPUやマルチメディアプロセッサLSIの消費電流の急激な変動による動作電源電圧の一時的な変動からの回復時間を短縮することができる。また、本発明による集積化ＤＣ／ＤＣコンバータを採用することにより、降圧動作モードから昇圧動作モードへの切り換え時と昇圧動作モードから降圧動作モードへの切り換え時との切り換え速度を向上することが可能となる。
また、図１のパルス幅変調制御ロジック100、図５や図８のパルス幅変調制御ロジックPWM1、PWM2は、パルス周波数変調(PFM)の制御を行うパルス周波数変調制御ロジックに置換することもできる。
図１は、GSM送信システムのＲＦ電力増幅器モジュールに搭載される本発明の第１の実施の形態による集積化ＤＣ／ＤＣコンバータの構成を示す図である。 図２は、図１の集積化ＤＣ／ＤＣコンバータのコントローラ内部の誤差増幅器、プルアップ電流源、プルダウン電流源、プルアップスイッチ、プルダウンスイッチと基準電圧発生器の構成を示す図である。 図３は、一般的な集積化ＤＣ／ＤＣコンバータの動作を示す図である。 図４は、図１に示した集積化ＤＣ／ＤＣコンバータの動作を示す図である。 図５は、GSM送信システムのＲＦ電力増幅器モジュールに搭載される本発明の第２の実施の形態による集積化ＤＣ／ＤＣコンバータの構成を示す図である。 図６は、一般的な集積化ＤＣ／ＤＣコンバータと図５に示した集積化ＤＣ／ＤＣコンバータの昇圧動作から降圧動作への切り換えの動作を示す図である。 図７は、一般的な集積化ＤＣ／ＤＣコンバータと図５に示した集積化ＤＣ／ＤＣコンバータの降圧動作から昇圧動作への切り換えの動作を示す図である。 図８は、GSM送信システムのＲＦ電力増幅器モジュールに搭載される本発明の第３の実施の形態による集積化ＤＣ／ＤＣコンバータの構成を示す図である。 図９は、本発明の第１または第２または第３の実施の形態による集積化ＤＣ／ＤＣコンバータを搭載したGSM送信システムのRF電力増幅器モジュールを内蔵した携帯電話の構成を示す図である。
符号の説明
BT バッテリー
CIN 入力平滑容量
T1 入力端子
VIN 入力電圧
IC 集積化ＤＣ／ＤＣコンバータ
10 コントローラ
11 バック(降圧)コンバータ
110 バックドライバ
MP1 第1のPMOS
MN1 第1のNMOS
12 ブースト(昇圧)コンバータ
120 ブーストドライバ
MP2 第2のPMOS
MN2 第２のNMOS
T2 出力端子
VOUT 出力電圧
T3 接地端子
T4 制御入力端子
VCNT 制御入力電圧
T5 フィードバック端子
VFB フィードバック電圧
T6 端子
T7 端子
L12 平滑インダクタ
R1、Ｒ2 分圧抵抗
COUT 出力平滑容量
EA 誤差増幅器
VOE 誤差増幅出力電圧
CMP1、CMP2 比較器
100 パルス幅変調制御ロジック
OSC 三角波基準発振器
CMP_H、CMP_L 電圧比較器
VCNT＋Vα 一方の基準電圧
VCNT−Vβ 他方の基準電圧
IPU プルアップ電流源
IPD プルダウン電流源
SWPU プルアップスイッチ
SWPD プルダウンスイッチ
101 バック・コントローラ
SW1 スイッチ
EA1 誤差増幅器
PWM1 パルス幅変調制御ロジック
NAND NAND回路
Ref_Dn 基準電圧発生器
102 ブースト・コントローラ
SW1 スイッチ
EA2 誤差増幅器
PWM2 パルス幅変調制御ロジック
NOR NOR回路
Ref_Up 基準電圧発生器
Hys_Cmp 降圧・昇圧スイッチ回路
ANT アンテナ
2 RF電力増幅器モジュール
21 ＤＣ／ＤＣコンバータ
22 RF電力増幅器
23 アンテナスイッチ
24 受信フィルタ
3 RFアナログ信号処理集積回路
31 受信周波数ダウンコンバータ
32 送信周波数アップコンバータ
33 PLL周波数シンセサイザ
34 制御回路
35 ディジタル・アナログ変換器
4 ベースバンド信号処理LSI
5 メモリ
6 アプリケーションプロセッサ

Claims (5)

  1. バックコンバータ、ブーストコンバータ、コントローラを具備して、
    前記バックコンバータの入力端子に入力電圧が供給可能とされ、前記バックコンバータの出力ノードと前記ブーストコンバータの入力ノードとの間には平滑インダクタが接続可能とされ、
    前記バックコンバータは、前記入力端子と前記出力ノードとの間に接続された第1のスイッチと、前記出力ノードと接地電圧との間に接続された第2のスイッチと、前記第1のスイッチと前記第2のスイッチとを駆動するバックドライバを含み、
    前記ブーストコンバータは、前記入力ノードと出力端子との間に接続された第3のスイッチと、前記入力ノードと接地電圧との間に接続された第4のスイッチと、前記第3のスイッチと前記第4のスイッチとを駆動するブーストドライバを含み、
    前記コントローラは、誤差増幅器と、パルス制御回路と、第1電圧比較器と、第2電圧比較器と、プルアップ回路と、プルダウン回路とを含み、
    前記誤差増幅器は、制御入力電圧と前記出力端子の出力電圧から生成されるフィードバック電圧とに応答して、誤差増幅出力端子に誤差増幅出力電圧を生成して、
    前記パルス制御回路は、前記誤差増幅器から生成される前記誤差増幅出力電圧に応答して、前記バックドライバと前記ブーストドライバを制御して、
    前記第1電圧比較器の一方の入力端子に前記フィードバック電圧が供給可能とされ、前記第1電圧比較器の他方の入力端子に前記制御入力電圧よりも高い第1基準電圧が供給可能とされ、
    前記第2電圧比較器の一方の入力端子に前記フィードバック電圧が供給可能とされ、前記第2電圧比較器の他方の入力端子に前記制御入力電圧よりも低い第2基準電圧が供給可能とされ、
    前記第1基準電圧よりも前記フィードバック電圧が高くなると前記第1電圧比較器の出力に応答して、前記プルダウン回路は前記誤差増幅出力端子の電圧をプルダウンして、
    前記第2基準電圧よりも前記フィードバック電圧が低くなると前記第2電圧比較器の出力に応答して、前記プルアップ回路は前記誤差増幅出力端子の電圧をプルアップするＤＣ／ＤＣコンバータ。
  2. 前記バックコンバータと前記ブーストコンバータと前記コントローラとは、前記ＤＣ／ＤＣコンバータを構成する半導体集積回路に集積化された請求項１に記載のＤＣ／ＤＣコンバータ。
  3. 前記バックコンバータの前記第1のスイッチと前記ブーストコンバータの前記第3のスイッチとは、PチャンネルMOSトランジスタであり、
    前記バックコンバータの前記第2のスイッチと前記ブーストコンバータの前記第4のスイッチとは、NチャンネルMOSトランジスタである請求項２に記載のＤＣ／ＤＣコンバータ。
  4. 前記出力端子の前記出力電圧はバッテリー動作の携帯電話に搭載されるRF電力増幅器の動作電源電圧とされるものである請求項３に記載のＤＣ／ＤＣコンバータ。
  5. 前記出力端子の前記出力電圧はバッテリー動作のモバイル機器に搭載されるCPUまたはプロセッサの動作電源電圧とされるものである請求項３に記載のＤＣ／ＤＣコンバータ。
JP2007195559A 2007-07-27 2007-07-27 Ｄｃ／ｄｃコンバータ Expired - Fee Related JP5190981B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007195559A JP5190981B2 (ja) 2007-07-27 2007-07-27 Ｄｃ／ｄｃコンバータ
JP2012150323A JP5191016B2 (ja) 2007-07-27 2012-07-04 Ｄｃ／ｄｃコンバータ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007195559A JP5190981B2 (ja) 2007-07-27 2007-07-27 Ｄｃ／ｄｃコンバータ
JP2012150323A JP5191016B2 (ja) 2007-07-27 2012-07-04 Ｄｃ／ｄｃコンバータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012150323A Division JP5191016B2 (ja) 2007-07-27 2012-07-04 Ｄｃ／ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2009033878A JP2009033878A (ja) 2009-02-12
JP5190981B2 true JP5190981B2 (ja) 2013-04-24

Family

ID=59568985

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007195559A Expired - Fee Related JP5190981B2 (ja) 2007-07-27 2007-07-27 Ｄｃ／ｄｃコンバータ
JP2012150323A Expired - Fee Related JP5191016B2 (ja) 2007-07-27 2012-07-04 Ｄｃ／ｄｃコンバータ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012150323A Expired - Fee Related JP5191016B2 (ja) 2007-07-27 2012-07-04 Ｄｃ／ｄｃコンバータ

Country Status (1)

Country Link
JP (2) JP5190981B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479940B2 (ja) * 2010-02-16 2014-04-23 株式会社小糸製作所 昇降圧ｄｃ−ｄｃコンバータ及び車両用灯具
JP5460548B2 (ja) * 2010-10-04 2014-04-02 本田技研工業株式会社 Ｄｃ−ｄｃコンバータ及びその制御方法
US9119162B2 (en) * 2013-02-19 2015-08-25 Qualcomm Incorporated Parallel arrangement of asynchronous buck converters for advanced power capability
CN103516201A (zh) * 2013-04-15 2014-01-15 南京航空航天大学 一种低纹波h桥升降压直流变换器
JP6140004B2 (ja) * 2013-06-25 2017-05-31 富士通テン株式会社 電圧出力回路、及び、車両制御システム
WO2017002834A1 (ja) * 2015-06-29 2017-01-05 ローム株式会社 スイッチングレギュレータ及び集積回路パッケージ
JP6901238B2 (ja) * 2015-06-29 2021-07-14 ローム株式会社 スイッチングレギュレータ及び集積回路パッケージ
JP6734732B2 (ja) * 2016-08-10 2020-08-05 ローム株式会社 スイッチングレギュレータ及び集積回路パッケージ
JP6744781B2 (ja) * 2016-08-10 2020-08-19 ローム株式会社 スイッチングレギュレータ及び集積回路パッケージ
US10763853B2 (en) * 2017-10-02 2020-09-01 Texas Instruments Incorporated Multi-mode power management circuit
CN111371318A (zh) * 2020-05-08 2020-07-03 上海芯龙半导体技术股份有限公司 用于通信设备的降压型电源变换器的集成电路
CN113922668B (zh) * 2021-09-07 2024-01-16 西安理工大学 应用于dc-dc转换器的单粒子瞬态加固电路及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360833B2 (ja) * 2002-05-28 2009-11-11 パナソニック株式会社 Ｄｃ−ｄｃコンバータ
JP3648223B2 (ja) * 2002-10-31 2005-05-18 日本テキサス・インスツルメンツ株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路
JP4292996B2 (ja) * 2004-01-07 2009-07-08 富士電機デバイステクノロジー株式会社 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP4652918B2 (ja) * 2005-07-15 2011-03-16 ローム株式会社 昇圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
JP4440869B2 (ja) * 2005-10-25 2010-03-24 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
JP2007151340A (ja) * 2005-11-29 2007-06-14 Ricoh Co Ltd 昇降圧型スイッチングレギュレータ

Also Published As

Publication number Publication date
JP5191016B2 (ja) 2013-04-24
JP2009033878A (ja) 2009-02-12
JP2012231667A (ja) 2012-11-22

Similar Documents

Publication Publication Date Title
JP5190981B2 (ja) Ｄｃ／ｄｃコンバータ
US10879804B2 (en) Switching regulator for dynamically changing output voltage and power supply circuit including the switching regulator
JP6227814B2 (ja) 電源
US10199930B2 (en) Frequency modulation based voltage controller configuration
US10186959B2 (en) Power supply circuit, control circuit thereof, and electronic apparatus
US7679433B1 (en) Circuit and method for RF power amplifier power regulation and modulation envelope tracking
US11522456B2 (en) Supply modulator for power amplifier
EP2622722B1 (en) Voltage regulator, envelope tracking power supply system, transmitter module, and integrated circuit device therefor
Bondade et al. A linear-assisted DC-DC hybrid power converter for envelope tracking RF power amplifiers
US8134348B2 (en) DC-DC converter
US20090295344A1 (en) Power-regulator circuit having two operating modes
JP2005175561A (ja) 高周波電力増幅回路用電源回路および電源用半導体集積回路並びに電源用電子部品
US9083240B2 (en) DC-DC converter and portable device
CN117318484A (zh) Dc-dc转换器控制电路
JPH08140341A (ja) スイッチング素子を用いたマイクロ電源装置
JP2010063290A (ja) 電源制御回路
JP6498524B2 (ja) 電源回路および電子機器
US20200403510A1 (en) Semiconductor device, system, and control method
JP4611109B2 (ja) 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
Chen et al. A dual-mode fast-transient average-current-mode buck converter without slope-compensation
JP4717508B2 (ja) 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
JP2010051114A (ja) スイッチングレギュレータ
Park et al. A design of power managements IC with peak efficiency of 92.8% step-up converter and peak efficiency of 93.8% step-down converter for power transmitting unit of A4WP applications in 0.18 μm BCD
Liu et al. Design of low-power and high slew-rate error amplifier for fast transient CMOS buck converters
KR102077860B1 (ko) 변환 장치 및 그의 제어 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees