JP4292996B2 - 昇降圧型ｄｃ−ｄｃコンバータの制御装置 - Google Patents

Description

この発明は、入力直流電圧を任意の大きさの直流電圧に非反転で変換する昇降圧型ＤＣ−ＤＣコンバータの制御装置に関する。

図７は、昇降圧型ＤＣ−ＤＣコンバータの一例を示す回路構成図である。
入力端子１には図示しないバッテリ等の直流電源が接続され、降圧回路２に対して入力電圧Ｖｉｎが供給されている。この降圧回路２は、入力端子１と接地との間に直列接続され、相補的にオンオフ制御される一対の半導体スイッチＱ１，Ｑ２により構成されている。この昇降圧型ＤＣ−ＤＣコンバータは、入力直流電圧を任意の直流電圧に非反転で変換するものであって、入力端子１と出力端子４との間には、降圧回路２とともに昇圧回路３を備えている。この昇圧回路３は、出力端子４と接地との間に直列接続され、相補的にオンオフする一対の半導体スイッチＱ３，Ｑ４により構成されていて、これら降圧回路２と昇圧回路３とは、半導体スイッチＱ１，Ｑ２の接続点と半導体スイッチＱ３，Ｑ４の接続点とがインダクタＬを介して互いに接続されている。また、出力コンデンサＣが半導体スイッチＱ３，Ｑ４の直列回路に対して並列に設けられ、出力端子４から出力コンデンサＣの両端電圧を直流出力電圧Ｖｏｕｔとして出力するように構成されている。

図８は、昇降圧型ＤＣ−ＤＣコンバータの動作原理を示す回路構成図である。
図７に示すような昇降圧型ＤＣ−ＤＣコンバータは、降圧型ＤＣ−ＤＣコンバータ２１と昇圧型ＤＣ−ＤＣコンバータ３１とを入力端子１と出力端子４との間に縦続接続した、図８に示す回路と等価である。

そこで、図８によって昇降圧型ＤＣ−ＤＣコンバータの動作について説明する。以下では、半導体スイッチＱ１のオン時比率をＤ１、半導体スイッチＱ４のオン時比率をＤ２として、昇降圧型ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を考察する。

ここで、半導体スイッチＱ３を常時オン、半導体スイッチＱ４を常時オフ（すなわち、Ｄ２＝０）とすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（１）で表される降圧型ＤＣ−ＤＣコンバータ２１として動作する。

また、半導体スイッチＱ１を常時オン、半導体スイッチＱ２を常時オフ（すなわち、Ｄ１＝１）とすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（２）で表される昇圧型ＤＣ−ＤＣコンバータ３１として動作する。

さらに、降圧回路２と昇圧回路３を同時に動作させた場合、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（３）で表される昇降圧型ＤＣ−ＤＣコンバータとして動作する。

上記のように、昇降圧型ＤＣ−ＤＣコンバータは、Ｖｉｎ＞Ｖｏｕｔでは（１）式で表される降圧型ＤＣ−ＤＣコンバータとして動作し、Ｖｉｎ＜Ｖｏｕｔでは（２）式で表される昇圧型ＤＣ−ＤＣコンバータとして動作するが、こうした制御を切り替えるＶｉｎ＝Ｖｏｕｔの近傍において、動作切替えが頻繁に発生して、動作が不安定になりやすいという問題が生じることは、特許文献１、特許文献２に指摘されている。

このような問題点を解決する手段としては、Ｖｉｎ＝Ｖｏｕｔ近傍の中間領域にヒステリシスや不感帯を設ける方法、あるいは（３）式で表される昇降圧型ＤＣ−ＤＣコンバータとして動作する領域を設ける方法などが提案されている。

図９は、従来の昇降圧型ＤＣ−ＤＣコンバータの制御装置を示す回路図である。また、図１０、図１１は、いずれもこの昇降圧型ＤＣ−ＤＣコンバータの制御動作の一例を示す波形図である。

昇降圧型ＤＣ−ＤＣコンバータの制御回路部は、直流電圧出力を検出する電圧検出回路１１と、電圧検出回路１１の出力電圧値を基準電圧値Ｖｒｅｆと比較して誤差信号Ｖｏｕ１を出力する誤差増幅器１２と、第１の周波数で振動する三角波信号Ｖｏｓｃを生成する発振回路１３と、誤差信号Ｖｏｕ１を一定電圧でレベルシフトをするレベルシフト回路１４と、レベルシフト回路１４によってシフトされた電圧信号Ｖｏｕ２と三角波信号Ｖｏｓｃとの電位を比較する第１のコンパレータ１５と、第１のコンパレータ１５の比較結果に基づいて降圧回路２のオン時比率Ｄ１を制御する降圧回路用ドライバ１６と、誤差信号Ｖｏｕ１と三角波信号Ｖｏｓｃとの電位を比較する第２のコンパレータ１７と、第２のコンパレータ１７の比較結果に基づいて昇圧回路３のオン時比率Ｄ２を制御する昇圧回路用ドライバ１８とを備えている。

ここで、降圧回路用ドライバ１６に供給される制御信号Ｖｂｕｃｋがハイレベル（以下、Ｈレベルという。）の場合には、ドライバ信号Ｖｇ１により半導体スイッチＱ１がオンし、ドライバ信号Ｖｇ２により半導体スイッチＱ２がオフする。反対に、制御信号Ｖｂｕｃｋがロウレベル（以下、Ｌレベルという。）の場合には、ドライバ信号Ｖｇ１により半導体スイッチＱ１がオフ、ドライバ信号Ｖｇ２により半導体スイッチＱ２がオンするものとする。また、昇圧回路用ドライバ１８への制御信号Ｖｂｏｏｓｔは、Ｈレベルの場合には半導体スイッチＱ３がオフし、半導体スイッチＱ４がオンして、反対にＬレベルの場合には、半導体スイッチＱ３がオン、半導体スイッチＱ４がオフするものとする。

図１０、図１１に示すように、レベルシフト回路１４の出力信号Ｖｏｕ２は誤差増幅器１２から出力される誤差信号Ｖｏｕ１に一定電圧ΔＶｌｓを加算して、シフトされた誤差信号となっている。

図９の昇降圧型ＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより十分に高い場合、誤差信号Ｖｏｕ１は三角波信号Ｖｏｓｃより低く、かつ電圧信号Ｖｏｕ２は三角波信号Ｖｏｓｃの振幅範囲内となるから、降圧回路用ドライバ１６には制御信号ＶｂｕｃｋがＨレベルとＬレベルとに切り替わって供給される。したがって、図１０（ａ）および図１１（ａ）に示すように、昇降圧型ＤＣ−ＤＣコンバータはオン時比率Ｄ１に応じて、（１）式で表される降圧型ＤＣ−ＤＣコンバータとして動作する。

また、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより十分に高い場合には、電圧信号Ｖｏｕ２は三角波信号Ｖｏｓｃより高くなり、かつ誤差信号Ｖｏｕ１は三角波信号Ｖｏｓｃの振幅範囲内となり、制御信号ＶｂｏｏｓｔがＨレベルとＬレベルとに切り替わって供給される。したがって、図１０（ｃ）および図１１（ｃ）に示すように、昇降圧型ＤＣ−ＤＣコンバータはオン時比率Ｄ２に応じて、（２）式で表される昇圧型ＤＣ−ＤＣコンバータとして動作する。

また、Ｖｏｕｔ＝Ｖｉｎ近傍の中間領域においては、三角波信号Ｖｏｓｃの波高値ΔＶｏｓｃがレベルシフト回路１４の一定電圧ΔＶｌｓより小さい場合には、図１０（ｂ）に示すように制御を行わない不感帯となり、三角波信号Ｖｏｓｃの波高値ΔＶｏｓｃが一定電圧ΔＶｌｓより大きい場合だけ、図１１（ｂ）に示すように、（３）式で表される昇降圧型ＤＣ−ＤＣコンバータとして動作する。

図１２は、従来の昇降圧型ＤＣ−ＤＣコンバータであって、図９とは別の制御回路部の構成を示す回路図である。ここに示すように、誤差増幅器１２からの誤差信号Ｖｏｕ１をレベルシフトする代わりに、レベルシフト回路１４によってレベルシフトされた２つの三角波信号Ｖｏｓｃ１，Ｖｏｓｃ２を用いることによっても、図９の昇降圧型ＤＣ−ＤＣコンバータの制御回路部と等価な制御動作を実現できる。
特開２０００−１６６２２３号公報 特開２００２−２６２５４８号公報

上述したように、図９の従来装置の場合には、Ｖｉｎ＝Ｖｏｕｔ近傍における動作切替えに起因した不安定性は発生しなくなるが、以下のような２つの問題があった。
第１に、三角波信号Ｖｏｓｃの波高値ΔＶｏｓｃがレベルシフト回路１４の一定電圧ΔＶｌｓより小さく、中間領域を不感帯とした場合には、不感帯における電源変動率特性、すなわち入力電圧Ｖｉｎ−出力電圧Ｖｏｕｔのラインレギュレーションが悪化する。

第２に、三角波信号Ｖｏｓｃの波高値ΔＶｏｓｃがレベルシフト回路１４の一定電圧ΔＶｌｓより大きく、中間領域で昇降圧コンバータ動作とした場合には、ラインレギュレーションは良好であるが、降圧回路と昇圧回路が同時に動作するため、半導体スイッチＱ１〜Ｑ４でのスイッチング損失が増加し、中間領域での電力効率が低下する。

したがって、上記従来装置によれば中間領域での効率特性を重視した場合にはラインレギュレーションが悪化し、ラインレギュレーションを重視すると効率特性が悪化するから、これら２つの問題を同時に解決することは不可能であった。

本発明はこのような点に鑑みてなされたものであり、入力直流電圧を目標電圧値の直流電圧出力に非反転で変換する際に、良好なラインレギュレーションと高い変換効率が実現可能な昇降圧型ＤＣ−ＤＣコンバータの制御装置を提供することを目的とする。

本発明では上記課題を解決するために、降圧手段と昇圧手段が入力端子と出力端子の間に設けられたＤＣ−ＤＣコンバータを制御して、前記入力端子の入力直流電圧を目標電圧値に等しい直流電圧に変換して、前記出力端子から出力する昇降圧型ＤＣ−ＤＣコンバータの制御装置が提供される。この昇降圧型ＤＣ−ＤＣコンバータの制御装置では、直流電圧出力を検出する電圧検出手段と、前記電圧検出手段の出力電圧値を基準電圧値と比較して誤差信号を出力する誤差増幅手段と、第１の周波数で振動する第１の発振信号を出力する発振回路と、前記第１の発振信号または前記誤差信号のいずれかを一定電圧でレベルシフトをするレベルシフト手段と、前記第１の周波数より低い第２の周波数で振動するディザー信号を生成するディザー信号生成手段と、前記降圧手段のオン時比率、および昇圧手段のオン時比率をそれぞれ制御する制御手段とを備え、前記誤差増幅手段の誤差信号出力と前記第１の周波数で振動する発振信号出力のいずれかに対して前記ディザー信号を加算するように構成したことを特徴としている。

中間領域を不感帯とする従来装置に比べて、ラインレギュレーションを改善でき、しかもスイッチング損失による効率低減を確実に防止できる。

以下、この発明の実施形態を、図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態を示す回路図である。ここに示す昇降圧型ＤＣ−ＤＣコンバータは、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータとを入力端子１と出力端子４との間に縦続接続したものであって、図７に示すものと同様、図８に示す回路と等価である。また、半導体スイッチＱ１，Ｑ２とＱ３，Ｑ４をオンオフ制御する制御回路部は、電圧検出回路１１と誤差増幅器１２と発振回路１３とレベルシフト回路１４と第１のコンパレータ１５と降圧回路用ドライバ１６と第２のコンパレータ１７と昇圧回路用ドライバ１８とディザー信号発生回路１９と加算回路２０とを有し、この加算回路２０によって誤差増幅器１２の誤差信号Ｖｏｕに対してディザー信号（ｄｉｔｈｅｒ）Ｖｄを加算するように構成されている。

ここで、発振回路１３から供給される三角波信号Ｖｏｓｃは、所定周波数（第１の周波数）で振動する発振信号であり、ディザー信号発生回路１９で生成されるディザー信号Ｖｄもまた振幅および周期が一定の三角波信号である。ただし、ディザー信号Ｖｄの振動周波数（第２の周波数）は、三角波信号Ｖｏｓｃの周波数（第１の周波数）より低いものとする。

図１に示す昇降圧型ＤＣ−ＤＣコンバータは、制御回路部がディザー信号発生回路１９と加算回路２０を有している点で、図９に示す従来の昇降圧型ＤＣ−ＤＣコンバータの制御装置と異なっている。したがって、レベルシフト回路１４と第２のコンパレータ１７には、それぞれ誤差信号Ｖｏｕにディザー信号Ｖｄが加算された出力信号Ｖｏｕ１が入力され、第１のコンパレータ１５には、レベルシフト回路１４によってシフトされた電圧信号Ｖｏｕ２が入力される。

図２は、第１の実施形態の動作を説明するための波形図である。
つぎに、Ｖｏｕｔ＝Ｖｉｎ近傍の中間領域における図１の昇降圧型ＤＣ−ＤＣコンバータの制御動作について、図２に示す動作波形を参照しながら説明する。

図２では、ディザー信号Ｖｄの振動周波数（第２の周波数）は、三角波信号Ｖｏｓｃの周波数（第１の周波数）の１６分の１であって、そこには直流成分を含んでいない。また、誤差増幅器１２から出力される誤差信号Ｖｏｕは、ほとんど変動が生じていないものとしている。このような誤差増幅器１２からの誤差信号Ｖｏｕにディザー信号Ｖｄを加算すると、出力信号Ｖｏｕ１およびシフトされた電圧信号Ｖｏｕ２は、図２に示すようにディザー信号Ｖｄに同期して変動するようになる。

ここで、レベルシフト回路１４によりシフトされる電圧レベルをΔＶｌｓとし、第１の周波数で振動する三角波信号Ｖｏｓｃの波高値をΔＶｏｓｃ（＜ΔＶｌｓ）とし、ディザー信号Ｖｄの波高値をΔＶｄとする。

いま、ΔＶｏｓｃ＜ΔＶｌｓかつΔＶｄ＞ΔＶｌｓ−ΔＶｏｓｃが成り立つ場合、中間領域ではそれぞれディザー信号Ｖｄに同期する波形となっている出力信号Ｖｏｕ１およびシフトされた電圧信号Ｖｏｕ２は、ディザー信号Ｖｄの半周期ごとに三角波信号Ｖｏｓｃの振幅範囲内を通過することになって、第１のコンパレータ１５と第２のコンパレータ１７から交互に制御信号Ｖｂｕｃｋと制御信号Ｖｂｏｏｓｔとが形成される。そして、図１の昇降圧型ＤＣ−ＤＣコンバータは、制御回路部におけるディザー信号Ｖｄの周期に応じて生成されるドライバ信号Ｖｇ１，Ｖｇ２とドライバ信号Ｖｇ３，Ｖｇ４によって、降圧型ＤＣ−ＤＣコンバータと昇圧型ＤＣ−ＤＣコンバータの動作が交互に繰り返される。

すなわち、第１の実施形態では、加算回路２０によって誤差増幅器１２の誤差信号Ｖｏｕに対してディザー信号Ｖｄを加算するようにしたので、三角波信号Ｖｏｓｃの波高値ΔＶｏｓｃよりレベルシフト回路１４でシフトされる電圧レベルΔＶｌｓをある程度大きく形成することにより、中間領域においても三角波信号Ｖｏｓｃの１周期内では、降圧回路または昇圧回路のいずれか一方のみが動作するだけであって、同時に両者が動作するようなことはなくなる。したがって、図１１（ｂ）に示すような中間領域を昇降圧型ＤＣ−ＤＣコンバータ動作とする従来装置と比べて、スイッチング損失による効率低減を確実に防止できる。

なお、ディザー信号Ｖｄの１周期に対する半導体スイッチＱ１のオン時比率をδ１とし、ディザー信号Ｖｄの１周期に対する半導体スイッチＱ４のオン時比率をδ２とすると、出力電圧Ｖｏｕｔは次式（４）で表される。

したがって、中間領域においてもオン時比率δ１およびδ２により出力電圧Ｖｏｕｔを制御できるようになり、図１０に示す中間領域を不感帯とする従来装置に比べて、ラインレギュレーションを改善することができる。

以上のように第１の実施形態によれば、Ｖｏｕｔ＝Ｖｉｎ近傍の中間領域における良好なラインレギュレーションと効率特性とを両立させた昇降圧型ＤＣ−ＤＣコンバータの制御装置が実現できる。

図３は、この発明の第２の実施形態を示す回路図である。
この回路は、昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路１１と、その出力電圧値を基準電圧値Ｖｒｅｆと比較して誤差信号Ｖｏｕを出力する誤差増幅器１２と、誤差増幅器１２の誤差信号Ｖｏｕに一定の波高値ΔＶｄを有するディザー信号Ｖｄを加算する加算回路２０と、所定周波数で振動する第１の三角波信号Ｖｏｓｃ１を生成する発振回路１３と、第１の三角波信号Ｖｏｓｃ１を一定電圧でレベルシフトをするレベルシフト回路１４と、ディザー信号Ｖｄが加算された出力信号Ｖｏｕ１と第１の三角波信号Ｖｏｓｃ１との電位を比較する第１のコンパレータ１５と、第１のコンパレータ１５の比較結果に基づいて降圧回路のオン時比率δ１を制御する降圧回路用ドライバ１６と、ディザー信号Ｖｄが加算された出力信号Ｖｏｕ１とレベルシフト回路１４によってシフトされた第２の三角波信号Ｖｏｓｃ２との電位を比較する第２のコンパレータ１７と、第２のコンパレータ１７の比較結果に基づいて昇圧回路のオン時比率δ２を制御する昇圧回路用ドライバ１８とを有しており、加算回路２０によって誤差増幅器１２の誤差信号Ｖｏｕに対してディザー信号Ｖｄを加算するように構成されている。

図３に示す昇降圧型ＤＣ−ＤＣコンバータでは、制御回路部がディザー信号発生回路１９と加算回路２０を有している点で、図１２に示す従来の昇降圧型ＤＣ−ＤＣコンバータの制御装置と異なっているが、レベルシフト回路１４によって第１の周波数で振動する三角波信号Ｖｏｓｃ１を一定電圧でシフトすることで、第１の実施形態（図１）と同様の制御信号Ｖｂｕｃｋと制御信号Ｖｂｏｏｓｔを形成している。

すなわち、この昇降圧型ＤＣ−ＤＣコンバータでは、レベルシフト回路１４によってレベルシフトされた２つの三角波信号Ｖｏｓｃ１，Ｖｏｓｃ２を用いることで、第１のコンパレータ１５と第２のコンパレータ１７から交互に制御信号Ｖｂｕｃｋと制御信号Ｖｂｏｏｓｔとが形成されるから、図１と等価な制御を実現することができる。

したがって、第２の実施形態では、加算回路２０によって誤差増幅器１２の誤差信号Ｖｏｕに対してディザー信号Ｖｄを加算することによって、中間領域で昇降圧型ＤＣ−ＤＣコンバータ動作としたときのスイッチング損失による効率低減を確実に防止するようにした昇降圧型ＤＣ−ＤＣコンバータの制御装置が実現できる。

図４は、この発明の第３の実施形態を示す回路図である。
第３の実施形態の制御回路部は、昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路１１と、その出力電圧値を基準電圧値Ｖｒｅｆと比較して誤差信号Ｖｏｕ１を出力する誤差増幅器１２と、所定周波数で振動する第１の三角波信号Ｖｏｓｃ１を生成する発振回路１３と、第１の三角波信号Ｖｏｓｃ１に一定の波高値ΔＶｄを有するディザー信号Ｖｄを加算する加算回路２０と、誤差増幅器１２の誤差信号Ｖｏｕ１を一定電圧でレベルシフトをするレベルシフト回路１４と、レベルシフト回路１４によってシフトされた出力信号Ｖｏｕ２とディザー信号Ｖｄが加算された第２の三角波信号Ｖｏｓｃ２との電位を比較する第１のコンパレータ１５と、第１のコンパレータ１５の比較結果に基づいて降圧回路のオン時比率δ１を制御する降圧回路用ドライバ１６と、誤差増幅器１２の誤差信号Ｖｏｕ１とディザー信号Ｖｄが加算された第２の三角波信号Ｖｏｓｃ２との電位を比較する第２のコンパレータ１７と、第２のコンパレータ１７の比較結果に基づいて昇圧回路のオン時比率δ２を制御する昇圧回路用ドライバ１８とを備えている。

図１、図３に示す昇降圧型ＤＣ−ＤＣコンバータの制御装置では、いずれも誤差増幅器１２からの誤差信号Ｖｏｕに対してディザー信号Ｖｄを加算していたが、ここでは発振回路１３からの三角波信号Ｖｏｓｃ１に対してディザー信号Ｖｄを加算することによって、第１，第２のコンパレータ１５，１７に対する第２の三角波信号Ｖｏｓｃ２を生成している。

図５は、第３の実施形態の動作を説明するための波形図である。
第１，第２のコンパレータ１５，１７への第２の三角波信号Ｖｏｓｃ２は、ディザー信号Ｖｄに同期する周期に応じて、誤差信号Ｖｏｕ１と電圧レベルΔＶｌｓだけ電位が異なる出力信号Ｖｏｕ２との間を上下に変動することによって、ディザー信号Ｖｄの半周期ごとに、第１のコンパレータ１５と第２のコンパレータ１７から交互に制御信号Ｖｂｕｃｋと制御信号Ｖｂｏｏｓｔとが形成される。このとき、第１の三角波信号Ｖｏｓｃの波高値ΔＶｏｓｃよりレベルシフト回路１４でシフトされる電圧レベルΔＶｌｓをある程度大きく形成すれば、第１の実施形態で説明した通り、中間領域においても第２の三角波信号Ｖｏｓｃ２の１周期内では、降圧回路または昇圧回路のいずれか一方のみが動作するだけであって、同時に両者が動作するようなことはなくなる。したがって、図１１（ｂ）に示すような中間領域を昇降圧型ＤＣ−ＤＣコンバータ動作とする従来装置と比べて、スイッチング損失による効率低減を確実に防止できる。

以上のように第３の実施形態によれば、Ｖｏｕｔ＝Ｖｉｎ近傍の中間領域における良好なラインレギュレーションと効率特性とを両立させた昇降圧型ＤＣ−ＤＣコンバータの制御装置が実現できる。

図６は、この発明の第４の実施形態を示す回路図である。
この回路は、昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路１１と、その出力電圧値を基準電圧値Ｖｒｅｆと比較して誤差信号Ｖｏｕを出力する誤差増幅器１２と、所定周波数で振動する第１の三角波信号Ｖｏｓｃ１を生成する発振回路１３と、第１の三角波信号Ｖｏｓｃ１に一定の波高値ΔＶｄを有するディザー信号Ｖｄを加算する加算回路２０と、ディザー信号Ｖｄが加算された第２の三角波信号Ｖｏｓｃ２を一定電圧でレベルシフトをするレベルシフト回路１４と、誤差増幅器１２の誤差信号Ｖｏｕとディザー信号Ｖｄが加算された第２の三角波信号Ｖｏｓｃ２との電位を比較する第１のコンパレータ１５と、第１のコンパレータ１５の比較結果に基づいて降圧回路のオン時比率δ１を制御する降圧回路用ドライバ１６と、誤差増幅器１２の誤差信号Ｖｏｕとレベルシフト回路１４によってシフトされた第３の三角波信号Ｖｏｓｃ３との電位を比較する第２のコンパレータ１７と、第２のコンパレータ１７の比較結果に基づいて昇圧回路のオン時比率δ２を制御する昇圧回路用ドライバ１８とを備えている。

図６に示す昇降圧型ＤＣ−ＤＣコンバータでは、制御回路部がディザー信号発生回路１９と加算回路２０を有している点で、図１２に示す従来の昇降圧型ＤＣ−ＤＣコンバータの制御装置と異なっているが、レベルシフト回路１４によって第２の三角波信号Ｖｏｓｃ２を一定電圧でシフトすることで、第２の実施形態（図３）と同様に、制御信号Ｖｂｕｃｋと制御信号Ｖｂｏｏｓｔとを形成している。

すなわち、この昇降圧型ＤＣ−ＤＣコンバータでは、レベルシフト回路１４によってレベルシフトされた２つの三角波信号Ｖｏｓｃ１，Ｖｏｓｃ２を用いることで、第１のコンパレータ１５と第２のコンパレータ１７から交互に制御信号Ｖｂｕｃｋと制御信号Ｖｂｏｏｓｔとを形成して、図４のものと等価な制御を実現することができる。

したがって、第４の実施形態では、加算回路２０によって発振回路１３からの三角波信号Ｖｏｓｃ１に対してディザー信号Ｖｄを加算することによって、中間領域で昇降圧型ＤＣ−ＤＣコンバータ動作としたときのスイッチング損失による効率低減を確実に防止するようにした昇降圧型ＤＣ−ＤＣコンバータの制御装置が実現できる。

なお、上述した各実施形態において用いたディザー信号Ｖｄは三角波信号であるとして説明したが、三角波信号Ｖｏｓｃの周波数より低い周波数であれば、正弦波や方形波などの任意の周期信号を用いた場合でも、同様の効果を達成できる。また、ディザー信号Ｖｄに含まれる直流成分が０であって、ディザー信号Ｖｄに含まれる基本波の周波数成分がＶｏｓｃの周波数より低ければ、一定の周期信号以外の変動信号であっても同様の効果が得られる。

この発明の第１の実施形態を示す回路図である。 第１の実施形態の動作を説明するための波形図である。 この発明の第２の実施形態を示す回路図である。 この発明の第３の実施形態を示す回路図である。 第３の実施形態の動作を説明するための波形図である。 この発明の第４の実施形態を示す回路図である。 昇降圧型ＤＣ−ＤＣコンバータの一例を示す回路構成図である。 昇降圧型ＤＣ−ＤＣコンバータの動作原理を示す回路構成図である。 従来の昇降圧型ＤＣ−ＤＣコンバータの制御装置を示す回路図である。 図９に示す従来の昇降圧型ＤＣ−ＤＣコンバータの制御動作の一例を示す波形図である。 図９に示す従来の昇降圧型ＤＣ−ＤＣコンバータの図１０とは異なる制御動作を示す波形図である。 従来の昇降圧型ＤＣ−ＤＣコンバータであって、図９とは別の制御回路部の構成を示す回路図である。

符号の説明

１ 入力端子
２ 降圧回路
３ 昇圧回路
４ 出力端子
１１ 電圧検出回路
１２ 誤差増幅器
１３ 発振回路
１４ レベルシフト回路
１５ 第１のコンパレータ
１６ 降圧回路用ドライバ
１７ 第２のコンパレータ
１８ 昇圧回路用ドライバ
１９ ディザー信号発生回路
２０ 加算回路
Ｑ１〜Ｑ４ 半導体スイッチ
Ｌ インダクタ
Ｃ 出力コンデンサ

Claims (8)

1. 降圧手段と昇圧手段が入力端子と出力端子の間に設けられたＤＣ−ＤＣコンバータを制御して、前記入力端子の入力直流電圧を目標電圧値に等しい直流電圧に変換して、前記出力端子から出力する昇降圧型ＤＣ−ＤＣコンバータの制御装置において、
   直流電圧出力を検出する電圧検出手段と、
   前記電圧検出手段の出力電圧値を基準電圧値と比較して誤差信号を出力する誤差増幅手段と、
   第１の周波数で振動する第１の発振信号を出力する発振回路と、
   前記第１の発振信号または前記誤差信号のいずれかを一定電圧でレベルシフトをするレベルシフト手段と、
   前記第１の周波数より低い第２の周波数で振動するディザー信号を生成するディザー信号生成手段と、
   前記降圧手段のオン時比率、および前記昇圧手段のオン時比率をそれぞれ制御する制御手段と、
   を備え、前記誤差増幅手段の誤差信号出力と前記第１の周波数で振動する発振信号出力のいずれかに対して前記ディザー信号を加算するように構成したことを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御装置。
2. 前記昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路と、
   前記電圧検出回路の出力電圧値を基準電圧値と比較して誤差信号を出力する誤差増幅回路と、
   前記誤差増幅回路の誤差信号に一定の波高値を有する前記ディザー信号を加算する加算回路と、
   前記加算回路により加算された出力信号を一定電圧でレベルシフトをするレベルシフト回路と、
   前記レベルシフト回路によってシフトされた電圧信号と前記第１の発振信号との比較結果に基づいて、前記降圧手段のオン時比率を制御する第１の制御回路と、
   前記ディザー信号が加算された出力信号と前記第１の発振信号との比較結果に基づいて、前記昇圧手段のオン時比率を制御する第２の制御回路と、
   を備えたことを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
3. 前記昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路と、
   前記電圧検出回路の出力電圧値を基準電圧値と比較して誤差信号を出力する誤差増幅回路と、
   前記誤差増幅回路の誤差信号に一定の波高値を有する前記ディザー信号を加算する加算回路と、
   前記第１の周波数で振動する第１の発振信号を一定電圧でレベルシフトをするレベルシフト回路と、
   前記ディザー信号が加算された出力信号と前記第１の発振信号との比較結果に基づいて、前記降圧手段のオン時比率を制御する第１の制御回路と、
   前記ディザー信号が加算された出力信号と前記レベルシフト回路によってシフトされた第２の発振信号との比較結果に基づいて、前記昇圧手段のオン時比率を制御する第２の制御回路と、
   を備えたことを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
4. 前記昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路と、
   前記電圧検出回路の出力電圧値を基準電圧値と比較して誤差信号を出力する誤差増幅回路と、
   前記第１の発振信号に一定の波高値を有する前記ディザー信号を加算する加算回路と、
   前記誤差増幅回路の誤差信号を一定電圧でレベルシフトをするレベルシフト回路と、
   前記レベルシフト回路によってシフトされた電圧信号と前記ディザー信号が加算された第２の発振信号との比較結果に基づいて、前記降圧手段のオン時比率を制御する第１の制御回路と、
   前記誤差増幅回路の誤差信号と前記ディザー信号が加算された第２の発振信号との比較結果に基づいて、前記昇圧手段のオン時比率を制御する第２の制御回路と、
   を備えたことを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
5. 前記昇降圧型ＤＣ−ＤＣコンバータの出力電圧値を検出する電圧検出回路と、
   前記電圧検出回路の出力電圧値を基準電圧値と比較して誤差信号を出力する誤差増幅回路と、
   前記第１の発振信号に一定の波高値を有する前記ディザー信号を加算する加算回路と、
   前記ディザー信号が加算された第２の発振信号を一定電圧でレベルシフトをするレベルシフト回路と、
   前記誤差増幅回路の誤差信号と前記ディザー信号が加算された第２の発振信号との比較結果に基づいて、前記降圧手段のオン時比率を制御する第１の制御回路と、
   前記誤差増幅回路の誤差信号と前記レベルシフト回路によってシフトされた第３の発振信号との比較結果に基づいて、前記昇圧手段のオン時比率を制御する第２の制御回路と、
   を備えたことを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
6. 前記降圧手段は、相補的にオンオフする第１の半導体スイッチと第２の半導体スイッチの直列接続により構成され、前記昇圧手段は、相補的にオンオフする第３の半導体スイッチと第４の半導体スイッチの直列接続により構成されており、
   前記降圧手段と前記昇圧手段とをインダクタにより互いに接続し、かつ前記昇圧手段と並列に出力コンデンサを接続したことを特徴とする請求項１ないし請求項５のいずれかに記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
7. 前記レベルシフト手段によりシフトされる電圧レベルをΔＶｌｓとし、前記第１の発振信号の波高値をΔＶｏｓｃとし、前記ディザー信号の波高値をΔＶｄとするとき、
   これらの間には、
   ΔＶｌｓ＞ΔＶｏｓｃ、かつΔＶｄ＞ΔＶｌｓ−ΔＶｏｓｃ
   の関係が成立することを特徴とする請求項１ないし請求項６のいずれかに記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
8. 前記ディザー信号は振幅および周期が一定の三角波信号であることを特徴とする請求項７記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。

Images