JP6558832B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP6558832B2
JP6558832B2 JP2016097506A JP2016097506A JP6558832B2 JP 6558832 B2 JP6558832 B2 JP 6558832B2 JP 2016097506 A JP2016097506 A JP 2016097506A JP 2016097506 A JP2016097506 A JP 2016097506A JP 6558832 B2 JP6558832 B2 JP 6558832B2
Authority
JP
Japan
Prior art keywords
triangular wave
voltage
output
frequency
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016097506A
Other languages
English (en)
Other versions
JP2017204996A (ja
Inventor
一宏 堀井
一宏 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2016097506A priority Critical patent/JP6558832B2/ja
Publication of JP2017204996A publication Critical patent/JP2017204996A/ja
Application granted granted Critical
Publication of JP6558832B2 publication Critical patent/JP6558832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、入力電圧を所望の電圧に変換して電子機器に供給するためのスイッチング電源装置に関する。
従来、入力電圧を断続電圧に変換し、断続電圧を平滑することで、所定の出力電圧を得るスイッチング電源装置が知られている。
スイッチング電源装置が出力電圧を所定の電圧に制御するための方法として、PWM制御回路部とフィードバック制御回路部を備えているものが多い。
図5は従来の代表的な例として降圧チョッパー回路を備えたスイッチング電源装置を示した回路ブロック図、図6は出力電流が大きい場合の従来のスイッチング電源装置の動作波形を示したタイムチャート、図7は出力電流が小さい場合の従来のスイッチング電源装置の動作波形を示したタイムチャートである。
図5に示すように、スイッチング電源装置は、電力変換部110とスイッチング制御部122で構成される。降圧チョッパー回路を用いた電力変換部110は、MOS−FETを用いたスイッチング素子114、出力インダクタ115、整流用のダイオード116及び出力コンデンサ118を備え、出力インダクタ115と出力コンデンサ118で平滑回路が構成される。
スイッチング制御部122には、出力電圧検出回路124、フィードバック制御回路126及びPWM制御回路128が設けられる。
フィードバック制御回路部126は、誤差アンプ134と基準電圧源136を持ち、誤差アンプ134には、基準電圧源136の基準電圧Vref1と出力電圧検出回路124の抵抗130,132で出力電圧Voを分圧した出力電圧比例信号Vsensが入力される。
誤差アンプ134は基準電圧Vref1に対する出力電圧比例信号Vsensの誤差に応じて変化するフィードバック信号VFBを出力する。即ち、誤差アンプ134は、Vref1>Vsensのときフィードバック信号VFBが上昇し、Vref1<Vsensのときフィードバック信号VFBが低下する動作を行う。
PWM制御回路部128は、コンパレータ138と三角波発振器140を持ち、コンパレータ138には、図6(A)に示すように、三角波発振器140で発振した三角波信号Vtriとフィードバック制御回路126からのフィードバック信号VFBが入力される。
コンパレータ138はスイッチング制御信号VGSを電力変換部110のスイッチング素子114に出力する。コンパレータ138の出力するスイッチング制御信号VGSは、図6(B)に示すように、VFB>VtriのときHレベルとなり、スイッチング素子114がオンし、また、コンパレータ138の出力するスイッチング制御信号VGSは、VFB<VtriのときLレベルとなり、スイッチング素子114がオフする。
スイッチング素子114がオンのとき、出力インダクタ115には、電圧VLとして、
VL=Vin−Vo
が印加され、励磁エネルギーを蓄え、図6(C)に示すように、時間とともに出力インダクタ115を流れる電流ILが増加する。また、スイッチング素子114がオフのとき、出力インダクタ115は、電圧VLとして、
VL=Vo
を発生し、励磁エネルギーを放出し、図6(C)に示すように、時間とともに出力インダクタ115を流れる電流ILが減少する。このように出力インダクタ115に流れる電流ILの平均が、スイッチング電源装置の出力電流Ioとなる。
スイッチング素子114のオン、オフ制御により、出力電圧Voが所定の値より高くなると、スイッチング制御部122によりスイッチング素子114のパルス幅が狭くなるように制御され、出力電圧Voが低下する。また、出力電圧Voが所定の値より低くなると、スイッチング制御部122によりスイッチング素子114のパルス幅が広くなるように制御され、出力電圧Voが上昇する。これにより、スイッチング電源装置の出力電圧Voが所定の値に保たれる。
(出力電流が大きい場合)
スイッチング電源装置の出力電流Ioが十分に大きい場合、出力インダクタ115を流れる電流ILは、直流重畳した状態となり、図6(C)に示すように、連続した電流が流れる。
この状態では、スイッチング電源装置の出力電圧Voは、入力電圧Vinとスイッチング素子114のオンデューティDonで決定され、
Vo=Vin・Don (式1)
となる。
負荷120が電流を必要とするとき、負荷120のインピーダンスRloadが小さくなる。出力電圧Voは、フィードバック制御回路126が制御を行っているので、負荷120のインピーダンスRloadが小さくなっても出力電圧Voが所定の値から変化せず、一定の値に保たれる。スイッチング電源装置の出力電流Ioは、出力電圧Voと負荷120のインピーダンスRloadで決定され、
Io=Vo/Rload
となるので、負荷120のインピーダンスRloadが小さくなると出力電流Ioが増加する。出力電流Ioが増加する場合は、スイッチング素子114のオンデューティDonは変化せず、出力インダクタ115の電流ILの直流重畳分が増加する。
(出力電流が小さい場合)
負荷120が電流を必要としなくなると、負荷120のインピーダンスRloadが大きくなる。スイッチング電源装置の出力電圧Voは、フィードバック制御回路126が所定の値になるように制御されているため、負荷120のインピーダンスRloadが大きくなっても出力電圧Voが所定の値から変化せず一定の値に保たれる。
スイッチング電源装置の出力電圧Voは、前記(式1)の変形で表され、

Vo=Io×Rload (式2)
となる。
負荷120のインピーダンスRloadが大きくなると、出力電流Ioが小さくなるように制御を行わないと出力電圧Voが上昇してしまうことになる。出力電流Ioを小さくするためには、出力インダクタ115の電流ILを小さくする制御を行う必要がある。具体的には、スイッチング素子114のオンデューティDonが狭くなるように制御を行う。
このときのフィードバック制御回路126の動作を以下に説明する。負荷120のインピーダンスRloadが大きくなり、出力電圧Voが上昇しようとすると、フィードバック制御回路126に入力される出力電圧比例信号Vsensが上昇しようとする。Vsens>Vref1となると、誤差アンプ134が出力するフィードバック信号VFBが低下する。
フィードバック信号VFBが低下すると、PWM制御回路128におけるVFB>Vtriとなっている期間が短くなる。この期間はスイッチング素子114のオンデューティであるため、この期間が短くなると、出力インダクタ115の電流ILが上昇している期間が短くなり、電流ILが低下する。
出力インダクタ115の電流ILの平均が出力電流Ioであるため、負荷120のインピーダンスRloadが大きくなると、出力電圧Voが所定の値になるように、スイッチング素子114のオンデューティを狭くして出力電流Ioを低下させる。
特開平01−157267号公報
このような従来のスイッチング電源装置においては次の問題がある。図7に示したように、スイッチング電源装置の出力電流Ioがほぼゼロのとき、スイッチング素子114のオンデューティを極力狭くなるような制御が行われる。この状態では、出力電圧Voを制御するフィードバック制御回路126の動作が不安定になり、スイッチング動作が不定期になるため、低周波で大きな出力リップル電圧を発生する問題がある。
図8は出力電流がほぼゼロとなる無負荷時に外来ノイズ等による電圧リップルが発生する従来のスイッチング電源装置の動作波形を示したタイムチャートであり、図8(A)は出力電電圧Voを示し、図8(B)はコンパレータ138に入力するフィードバック信号VFBと三角波信号Vtriを示し、図8(C)はスイッチング制御信号VGSを示し、図7(D)は出力インダクタ115に流れる電流ILを示す。
スイッチング電源装置の出力電流Ioがほぼゼロになると、フィードバック制御回路126はスイッチング素子114のオンデューティが極力狭くなるように制御を行う。このとき、フィードバック制御回路126は、図8(B)に示すように、フィードバック信号VFBを三角波信号Vtriの下限ぎりぎりまで低下させるように制御が行われる。
フィードバック信号VFBが三角波信号Vtriの下限ぎりぎりに位置していた時に外来ノイズ等が影響を及ぼしてフィードバック信号VFBが上昇してしまうと、図8(C)のように、コンパレータ138がスイッチング制御信号VGSを数パルス出力してしまう。このように負荷120が電流を必要としていない時にスイッチング素子114のパルスが発生すると、スイッチング電源装置の出力電圧Voが上昇してしまうことになる。
スイッチング電源装置の出力電圧Voが所定の値よりも上昇してしまうと、フィードバック制御回路126は出力電圧Voを低下させるように制御を行うことになり、フィードバック信号VFBを三角波信号Vtriの下限よりも低下させることでスイッチング素子114のパルスを停止させる。
スイッチング素子114の動作が停止し、一定期間が過ぎると出力電圧Voが低下する。ただし、スイッチング電源装置の出力電流Ioがほぼゼロであるので、出力電圧Voが低下するのには、ある程度の時間を要する。出力電圧Voが所定の電圧になるト、フィードバック信号VFBが三角波信号Vtriの下限に位置するようになる。このとき、外来ノイズが影響を及ぼすと、同様な動作が繰り返される。
スイッチング電源装置の出力電流Ioがほぼゼロであるときのスイッチング素子114のオンは、外来ノイズ等に影響されるため、図8(C)のように、3パルス出力されることもあれば2パルスしか出力されないこともある。ここで、スイッチング素子114のパルスの回数が大きいほど出力電圧Voの上昇が大きくなる。
外来ノイズ等に起因したパルス出力により出力電圧Voが一旦上昇すると、出力電圧Voが所定の電圧に低下するまではスイッチング素子114の動作が停止することになる。この動作により、図8(A)に示すように、出力電圧Voに不定期かつ低周波数の大きな出力リップル電圧が発生することになる。
低周波の出力リップル電圧を除去するためには、スイッチング電源装置の出力となる平滑回路に、定数の大きな大型のLCフィルタを取り付ける必要があるため、スイッチング電源装置が大型化し、また、コスト増を招いてしまう。
このような問題を解決するために、スイッチング電源装置の内部にダミー抵抗を設けた電源装置が特許文献1に開示されている。引用文献1によれば、負荷120が電流を要求せず、スイッチング電源装置が外部に電流を出力しない場合でも、内部のダミー抵抗に電流が流れることで、フィードバック制御回路126が不安定になることを防ぎ、出力電圧Voを安定化できる。
しかしながら、外部に電流を出力しない場合でも、内部のダミー抵抗に電流が流れることで安定状態に保つスイッチング電源装置にあっては、無負荷時にダミー電流を流すことで損失が発生し、スイッチング電源装置の効率の低下を招くといった問題が発生する。
本発明は、出力電流がほぼゼロとなる無負荷時に外来ノイズ等によるリップルを抑制して出力電圧の安定制御を可能とするスイッチング電源装置を提供することを目的とする。
(スイッチング電源装置)
本発明は、スイッチング素子のオン、オフによって入力電圧を断続電圧に変換し、当該断続電圧を平滑回路により直流電圧に変換して出力電圧を生成する電力変換部と、
所定の基準電圧と電力変換部の出力電圧に比例した出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力するフィードバック制御回路と、
所定周波数の三角波信号とフィードバック制御回路から出力されるフィードバック信号とを比較し、フィードバック信号の変化に応じて電力変換部のスイッチング素子のスイッチング周波数およびデューティを制御するスイッチング制御信号を出力するPWM制御回路と、
を備えたスイッチング電源装置に於いて、
フィードバック制御回路は、基準電圧として、所定の直流電圧に三角波状の電圧が重畳した三角波重畳基準電圧を生成し、当該三角波重畳基準電圧と出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力することにより、三角波重畳基準電圧の平均電圧に比例した出力電圧を前記電力変換部で生成して出力させるように構成したことを特徴とする。
(フィードバック制御回路とPWM制御回路)
フィードバック制御回路は、
所定の直流電圧に所定の周波数と振幅を持つ三角波状の電圧が重畳された三角波重畳基準電圧を発生させる三角波重畳基準電圧源と、
電力変換部の出力電圧に比例した出力電圧比例信号と三角波重畳基準電圧源から出力される三角波重畳基準電圧が入力され、当該両信号を比較することによりフィードバック信号を出力する誤差アンプと、
を備え、
PWM制御回路は、
三角波信号を発生する三角波発振器と、
三角波発振器から出力される三角波信号とフィードバック制御回路が出力されるフィードバック信号が入力され、当該両信号を比較することによりスイッチング制御信号を出力するコンパレータと、
を備える。
(三角波重畳基準電圧源)
三角波重畳基準電圧源は、
所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器と、
方形波発振器が出力する方形波を平滑することで、直流電圧に所定の周波数と所定の振幅を持つ三角波状の電圧が重畳した三角波重畳基準電圧を発生させる基準電圧平滑回路と、
を備える。
(三角波重畳基準電圧の周波数変更)
スイッチング電源装置は、更に、
電力変換部の出力電流に比例した電流を検出して周波数変更信号をフィードバック制御回路に出力して、三角波重畳基準電圧に重畳している三角波状電圧の周波数を変更させる電流検出回路が設けられる。
(三角波重畳周波数の変更の仕方)
電流検出回路は、出力電流が所定値より小さい場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数よりも低い周波数に変更する周波数変更信号を出力し、出力電流が所定値以上の場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数と同じか又はそれより高い所定の周波数に変更する周波数変更信号を出力することを特徴とする。
(基本的な効果)
本発明は、スイッチング素子のオン、オフによって入力電圧を断続電圧に変換し、当該断続電圧を平滑回路により直流電圧に変換して出力電圧を生成する電力変換部と、
所定の基準電圧と電力変換部の出力電圧に比例した出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力するフィードバック制御回路と、所定周波数の三角波信号とフィードバック制御回路から出力されるフィードバック信号とを比較し、フィードバック信号の変化に応じて電力変換部のスイッチング素子のスイッチング周波数およびデューティを制御するスイッチング制御信号を出力するPWM制御回路とを備えたスイッチング電源装置に於いて、フィードバック制御回路は、基準電圧として、所定の直流電圧に三角波状の電圧が重畳した三角波重畳基準電圧を生成し、当該三角波重畳基準電圧と出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力することにより、三角波重畳基準電圧の平均電圧に比例した出力電圧を前記電力変換部で生成して出力させるように構成したため、インダクタとコンデンサで構成する平滑回路を出力に持つスイッチング電源装置は、出力電流が小さくなるに従ってスイッチング素子のパルス幅が狭くなるような制御が行われ、スイッチング電源装置の出力電流がゼロ付近では、スイッチング素子のパルス幅が制御回路の限界まで狭くなるように制御され、この時、出力電圧を制御するフィードバック制御回路に外来ノイズ等の影響を受けると、スイッチング動作が不定期に行われるようになるため、低周波で大きな出力リップル電圧が発生するが、本発明では、フィードバック制御回路の基準電圧源に三角波状の電圧を重畳させることで、フィードバック回路の動作を安定化させて、低周波の出力リップルの発生を防ぐことができる。
これにより、出力リップル電圧を除去する平滑用の大型のLCフィルタを不要とし、また、出力リップル電圧の発生防止のためにダミー抵抗による損失の増加を無くすことが可能となり、小型で高効率、更に低コストのスイッチング電源装置を実現可能とする。
(フィードバック制御回路とPWM制御回路による効果)
また、フィードバック制御回路は、所定の直流電圧に所定の周波数と振幅を持つ三角波状の電圧が重畳された三角波重畳基準電圧を発生させる三角波重畳基準電圧源と、電力変換部の出力電圧に比例した出力電圧比例信号と三角波重畳基準電圧源から出力される三角波重畳基準電圧が入力され、当該両信号を比較することによりフィードバック信号を出力する誤差アンプとを備え、PWM制御回路は、三角波信号を発生する三角波発振器と、三角波発振器から出力される三角波信号とフィードバック制御回路が出力されるフィードバック信号が入力され、当該両信号を比較することによりスイッチング制御信号を出力するコンパレータとを備えたため、基準電圧源を三角波重畳基準電圧源とし、直流電圧に三角波状の電圧が重畳された三角波重畳基準電圧を発生させ、それ以外は従来回路のままで良く、簡単な構成により、出力電流がほぼゼロとなる無負荷時に外来ノイズ等によるリップルを確実に抑制して出力電圧を安定化可能とする。
(三角波重畳基準電圧源による効果)
また、三角波重畳基準電圧源は、所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器と、方形波発振器が出力する方形波を平滑することで、直流電圧に所定の周波数と所定の振幅を持つ三角波状の電圧が重畳した三角波重畳基準電圧を発生させる基準電圧平滑回路とを備えたため、方形波の整流という簡単な回路処理により、三角波状の電圧が重畳した三角波重畳基準電圧の発生を可能とする。
(三角波重畳基準電圧の周波数変更による効果)
また、スイッチング電源装置は、更に、電力変換部の出力電流に比例した電流を検出して周波数変更信号をフィードバック制御回路に出力して、三角波重畳基準電圧に重畳している三角波状電圧の周波数を変更させる電流検出回路が設けられ、電流検出回路は、出力電流が所定値より小さい場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数よりも低い周波数に変更する周波数変更信号を出力し、出力電流が所定値以上の場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数と同じか又はそれより高い所定の周波数に変更する周波数変更信号を出力するようにしたため、三角波状電圧の周波数を固定していた場合には、出力電流の大小にかかわらず、スイッチング電源装置の出力リップルに、三角波重畳基準電圧に重畳している三角波状電圧の周波数成分が僅かではあるが表れているが、出力電流が大きい場合にスイッチング周波数と同じか又はそれより高い周波数に切替えることで、三角波重畳基準電圧の三角波の周波数成分が出力リップルに表れることが無くなり、これにより、高効率、小型、低コストで、さらに、低リップルのスイッチング電源装置を作ることができる。
電力変換部に降圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図 図1のフィードバック制御回路に設けられた三角波重畳基準電圧源の実施形態を示した回路ブロック図 出力電流がほぼゼロとなった時の各部の動作波形を示したタイムチャート 三角波重畳基準電圧に重畳している三角波成分の周波数を出力電流の検出値に応じて変更させるスイッチング電源装置の他の実施形態を示した回路ブロック図 従来の代表的な例として降圧チョッパー回路を備えたスイッチング電源装置を示したブロック回路図、 出力電流が大きい場合の従来のスイッチング電源装置の動作波形を示したタイムチャート 出力電流が小さい場合の従来のスイッチング電源装置の動作波形を示したタイムチャート 出力電流がほぼゼロとなる無負荷時に外来ノイズ等による電圧リップルが発生する従来のスイッチング電源装置の動作波形を示したタイムチャート
[スイッチング制御装置の回路構成]
図1は電力変換部に降圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図である。
図1に示すように、本実施形態のスイッチング電源装置は、電力変換部10とスイッチング制御部22で構成され、スイッチング制御部22には、出力電圧検出回路24,フィードバック制御回路26及びPWM制御回路28が設けられる。
(電力変換部)
電力変換部10は、非絶縁の降圧チョッパー回路としており、入力電源12のプラス側にMOS−FETを用いたスイッチング素子14のドレインが接続され、スイッチング素子14のソースに整流用のダイオード16のアノードと出力インダクタ15の一端が接続され、出力インダクタ15の他端に出力コンデンサ18の一端が接続され、出力コンデンサ18の他端とダイオード16のカソードと入力電源12のマイナス側が接続されている。
電力変換部10は、入力電源12からの入力電圧Vinを、スイッチング素子14のオン、オフ動作によって断続電圧に変換し、断続電圧をダイオード16により整流して出力インダクタ15と出力コンデンサ18で構成される平滑回路で平滑することで直流電圧に変換し、出力電圧Voを生成するものである。
電力変換部10の出力電圧Voは、スイッチング素子14のオンデューティで一定電圧となるように制御される。
なお、本実施形態では、電力変換部10として、非絶縁の降圧チョッパー回路の例を示しているが、昇圧チョッパー回路でも良いし、絶縁型のフォワードコンバータ、フライバックコンバータ、ブリッジコンバータ等を用いても良い。
(PWM制御回路)
PWM制御回路28は、電力変換部10のスイッチング素子14にスイッチング制御信号VGSを出力することで、スイッチング素子14のスイッチング周波数およびデューティを制御する。
PWM制御回路28は、コンパレータ38と三角波発振器40で構成される。コンパレータ38は、三角波信号Vtriおよびフードバック信号VFBが入力され、三角波信号Vtriとフィードバック信号VFBを比較した結果に基づいてスイッチング制御信号VGSを制御する。
本実施形態でコンパレータ38は、Vtri<VFBのときスイッチング制御信号VGSをHレベルとしてスイッチング素子14がオンし、Vtri>VFBのときスイッチング制御信号VGSをLレベルとしてスイッチング素子14がオフするように制御される。この動作により、三角波発振器40の周波数によってスイッチング素子14のスイッチング周波数が決定され、フィードバック信号VFBの大小でスイッチング素子14のオンデューティが制御される。
(フィードバック制御回路)
フィードバック制御回路26は、PWM制御回路28のコンパレータ38へフィードバック信号VFBを出力することで、スイッチング素子14のオンデューティを制御し、スイッチング電源装置の出力電圧Voを所定の値に制御する。
フィードバック制御回路26は、誤差アンプ34と三角波重畳基準電圧源36で構成される。誤差アンプ34は、出力電圧検出回路24から抵抗30,32により分圧した出力電圧Voに比例した出力電圧比例信号Vsensと三角波重畳基準電圧源36からの三角波重畳基準電圧Vref2が入力され、出力電圧比例信号Vsensと三角波重畳基準電圧Vref2を比較した結果に基づいてフィードバック信号VFBを制御する。
本実施形態で誤差アンプ34は、Vsens>Vref2のときフィードバック信号VFBが低下し、Vsens<Vref2のときフィードバック信号VFBが上昇するように制御する。
この誤差アンプ34の動作により、スイッチング電源装置の出力電圧Voが三角波重畳基準電圧Vref2で規定される所定の電圧よりも上昇しようとした場合、出力電圧Voが低下するようにフィードバック信号VFBが低下し、PWM制御回路28によりスイッチング素子14のオンデューティが小さくなるように制御される。
また、スイッチング電源装置の出力電圧Voが三角波重畳基準電圧Vref2で規定される所定の電圧よりも低下しようとした場合、誤差アンプ34の動作により、出力電圧Voが上昇するようにフィードバック信号VFBが上昇し、PWM制御回路28によりスイッチング素子14のオンデューティが大きくなるように制御される。
三角波重畳基準電圧源36は、直流電圧源44による直流電圧に三角波発振源42による一定の周波数と一定の振幅を持つ三角波状の電圧(以下「三角波成分」という)が重畳した三角波重畳基準電圧Vref2を発生させる電圧源である。スイッチング電源装置の出力電圧Voは、三角波重畳基準電圧Vref2の平均電圧に比例した値となる。
三角波重畳基準電圧Vref2に重畳する三角波成分の周波数の上限は、スイッチング電源装置のスイッチング周波数の1/2以下に設定される。また、三角波重畳基準電圧Vref2に重畳する三角波成分の周波数の下限は、電力変換部10の出力インダクタ15と出力コンデンサ18で構成される平滑回路のポール周波数以上に設定される。更に、三角波重畳基準電圧Vref2の三角波成分の振幅は、三角波重畳基準電圧Vref2の平均電圧の数パーセント程度に設定される。なお、平滑回路のポール周波数は、一般的には、スイッチング周波数の1/20よりも低くなるように設定される。
三角波重畳基準電圧Vref2の三角波成分の振幅が小さく、三角波重畳基準電圧Vref2の三角波成分の周波数がスイッチング電源装置の出力インダクタ15と出力コンデンサ18で構成される平滑回路のポール周波数以上に設定されていることで、スイッチング電源装置の出力リップルに三角波重畳基準電圧Vref2の三角波が及ぼす影響を少なく抑えることができる。
(三角波重畳基準電圧源36の具体例)
図2は図1のフィードバック制御回路に設けられた三角波重畳基準電圧源の実施形態を示した回路ブロック図である。図2に示すように、三角波重畳基準電圧源36は、所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器46と、抵抗50とコンデンサ52を持つ基準電圧平滑回路48で構成される。
三角波重畳基準電圧Vref2に重畳する三角波成分の周波数は方形波の周波数で決定され、三角波重畳基準電圧Vref2の三角波成分の振幅は抵抗50とコンデンサ52の定数で決定され、三角波重畳基準電圧Vref2の平均電圧は方形波の時比率で決定される。
三角波重畳基準電圧Vref2の平均電圧がスイッチング電源装置の出力電圧Voを決定する。本実施形態のスイッチング電源装置は、方形波発振器46の時比率を変更することで出力電圧Voの設定電圧を変更することができる。
[スイッチング電源装置の動作]
図3は図1及び図2に示したスイッチング電源装置の実施形態で出力電流がほぼゼロとなった時の各部の動作波形を示したタイムチャートであり、図3(A)は誤差アンプ34に入力する出力電圧比例信号Vsensと三角波重畳基準電圧Vref2を示し、図3(B)はコンパレータ38に入力する三角波信号Vtriとフィードバック信号VFBを示し、図3(C)はスイッチング制御信号VGSを示し、図3(D)は出力インダクタ15の電流ILを示している。
(出力電流がほぼゼロの場合)
スイッチング電源装置の出力電流Ioがほぼゼロになると、スイッチング制御部22はスイッチング素子14のオンデューティが極力狭くなるように制御することになるため、フィードバック制御回路26は、図3(B)に示すように、従来例と同様に、フィードバック信号VFBは三角波信号Vtriの下限まで低下する。
本実施形態のスイッチング電源装置では、図3(A)に示したように、三角波重畳基準電圧源36の三角波重畳基準電圧Vref2が三角波状に振動している。図3(A)では、三角波重畳基準電圧源36の周波数はスイッチング素子14のスイッチング周波数の1/4に設定されている場合を例に示している。
フィードバック制御回路26は、三角波重畳基準電圧Vref2の平均電圧とスイッチング電源装置の出力電圧Voに比例した電圧である出力電圧比例信号Vsensが等しくなるように動作する。
図3(A)では、三角波重畳基準電圧Vref2は三角波成分が直流電圧に重畳した電圧となっているが、出力電圧比例信号Vsensは三角波重畳基準電圧Vref2に応答できないために直流電圧となっている。これは、三角波重畳基準電圧Vref2の周波数がスイッチング周波数の1/4に設定されており、スイッチング電源装置の出力インダクタ15と出力コンデンサ18で構成された平滑回路のポール周波数より高いため、三角波重畳基準電圧Vref2の三角波成分の電圧振幅(スイッチング周波数の1/4の周波数)で生成される出力電圧Voの電圧振幅(リップル成分)が出力側の平滑回路によって平滑されて除去されることによる。
即ち、出力電圧Voが三角波重畳基準電圧Vref2に応答できないことから、出力電圧比例信号Vsensも三角波重畳基準電圧Vref2に応答できず、このため出力電圧比例信号Vsensは直流電圧となっている。
フィードバック制御回路26が出力するフィードバック信号VFBは、誤差アンプ34の入力である出力電圧比例信号Vsensと三角波重畳基準電圧Vref2の比較に基づき、Vsens<Vref2の時には高くなり、Vsens>Vref2の時には低くなるように制御されることから、フィードバック信号VFBは三角波重畳基準電圧Vref2と同じ周波数の電圧振動を持つことになる。
三角波重畳基準電圧Vref2はスイッチング周波数の1/4の周波数で振動する直流重畳した三角波であるので、フィードバック信号VFBもスイッチング周波数の1/4の電圧振動を持つことになる。
スイッチング電源装置の出力電流Ioがほぼゼロの場合、図3(B)に示すように、フィードバック信号VFBは三角波信号Vtriの下限になるように制御されていることから、三角波信号Vtriの下限近くでフィードバック信号VFBが振動している状態となる。
図3(B)では、三角波信号Vtriが4周期に対して1回だけ、VFB>Vtriとなる状態になるため、図3(C)に示すように、スイッチング周波数の1/4の周波数でスイッチング素子14がオンする状態となる。そして、このときのスイッチング素子14のパルス幅が、負荷が要求する電流(ほぼゼロ)に合わせて決定されるようにフィードバック信号VFBの中心電圧が制御される。
(本実施形態のメリット1)
図5に示した従来例においては、スイッチング電源装置の出力電流がほぼゼロのときには、フィードバック信号VFBが三角波信号Vtriの下限のぎりぎりの位置で制御されていたため、外来ノイズ等の影響でスイッチング素子114が不安定にオンする場合があったが、本実施形態ではフィードバック信号VFBが周期的に振動しているため、外来ノイズ等の影響を受けてもスイッチング素子114が不安定にオンすることがない。
また、図5に示した従来例では、スイッチング電源装置の出力電流がほぼゼロのときには、スイッチング素子114が不安定にオンしていたため、低周波数のリップルが発生し、スイッチング電源装置に大型のLCフィルタを取り付ける必要があったが、本実施形態では、フィードバック信号VFBがスイッチング周波数の1/4の周波数で振動しているため、スイッチング電源装置のリップルはスイッチング周波数の1/4となり、スイッチング電源装置に通常備えている平滑回路によるLCフィルタのポール周波数よりも十分に高い周波数であるため、スイッチング電源装置としてのリップルは十分に小さい。
このため本実施形態のスイッチング電源装置では、出力電流がほぼゼロの場合においても、スイッチング素子14が安定に動作するため、ダミー抵抗を設ける必要が無く、また、大型のLCフィルタ等も不要であることから、高効率、小型、低コストのスイッチング電源装置を作ることができる。
(本実施形態のメリット2)
本実施形態は、スイッチング電源装置の出力電流Ioがほぼゼロの場合におけるフィードバック制御の不安定状態の改善に効果があることを上記で説明したが、スイッチング素子14のオンパルス幅の制御の不安定状態の改善にも効果がある。
スイッチング電源装置の出力電流Ioがほぼゼロの場合は、スイッチング素子14のオンパルスの幅が極力狭くなるように制御する必要があるが、一般的なスイッチング電源装置では、PWM制御回路28がスイッチング素子14のオン、オフを制御する信号ラインにスイッチング素子14を駆動するのに必要な電流を確保するための増幅回路等が設けられる。
一般的な増幅回路は遅延時間を持つが、スイッチング素子14をオンからオフに制御するときの遅延時間と、スイッチング素子14をオフからオンに制御するときの遅延時間が異なり、両者がばらつきを持ち、更に両者が経時変動する等の特性を持つ。
この特性によって、スイッチング素子14のオンパルス幅を狭く使用する場合に、オンパルス幅と遅延時間が近くなると安定したオンパルス幅を得ることが難しくなる。オンパルス幅が安定しないと、スイッチング電源装置の出力電圧Voが不安定となる。これを解決するためには、遅延時間の短い増幅回路を用いる必要があるが、部品コストが嵩み、スイッチング電源装置が高価なものになってしまう。
本実施形態のスイッチング電源装置は、出力電流Ioがほぼゼロの場合において、例えば図3の場合では、スイッチング制御部22がスイッチング周波数の1/4の周波数でスイッチング素子14のオンパルスを発生させることになり、スイッチング周波数でオンパルスが発生する場合と比較すると、同じ出力電圧と出力電流の場合では、スイッチング素子14のパルス幅を4倍で使用することができることになる。
このようにオンパルス幅を広く用いることで、スイッチング素子14を制御する信号ラインに設けられた増幅回路の遅延時間の影響を受けないように動作させることができるようになり、遅延時間が大きい増幅回路を用いることが可能になるため、スイッチング電源装置を低コストで作ることができるようになる。
(本実施形態のメリット3)
図3では、本実施形態のスイッチング電源装置が最も理想的に動作する場合として、スイッチング周波数を作る三角波信号Vtriと三角波重畳基準電圧Vref2が同期した周波数で動作している場合を示している。
図3では、三角波信号Vtriに対して三角波重畳基準電圧Vref2が1/4の周波数で同期して動作しているので、スイッチング素子14の動作もスイッチング周波数の1/4の周波数に完全に同期した動作となる。
ここで、三角波信号Vtriに対して三角波重畳基準電圧Vref2がほぼ1/4の周波数、即ち、三角波信号Vtriと三角波重畳基準電圧Vref2が同期しない状態だったとしても、本発明が目的としている効果を得ることができる。
三角波信号Vtriに対して三角波重畳基準電圧Vref2が1/4の周波数よりも若干高かった場合は、スイッチング素子14の動作もスイッチング周波数の1/4の周波数で動作する箇所に、時々、1/3の周波数で動作する箇所が混ざる。
また、三角波信号Vtriに対して三角波重畳基準電圧Vref2が1/4の周波数よりも若干低かった場合は、スイッチング素子14の動作もスイッチング周波数の1/4の周波数で動作する箇所に、時々、1/5の周波数で動作する箇所が混ざる。何れの場合においても図8に示した従来例の不安定な動作は無くなるため、スイッチング電源装置が低周波数のリップルを出力することが無くなる。
[スイッチング制御装置の他の実施形態]
図4は三角波重畳基準電圧に重畳している三角波成分の周波数を出力電流の検出値に応じて変更させるスイッチング電源装置の他の実施形態を示した回路ブロック図である。
図4に示すように、本実施形態にあっては、図1及び図2に示したスイッチング電源装置に、電流検出回路60を加え、三角波重畳基準電圧源36の三角波成分の周波数をスイッチング電源装置の出力電流Ioによって変化させる構成としたものである。
電流検出回路60は、スイッチング電源装置の出力電流Ioの大小を検出し、三角波重畳基準電圧源36に対して周波数変更信号FCを出力する。電流検出回路60は、スイッチング電源装置の出力電流Ioを直接もしくは間接的に検出するもので良い。
例えば図4に示すように、スイッチング電源装置と負荷20の間に設けられて出力電流を直接検出するものでも良いし、スイッチング素子14の電流を検出するものでも良い。また、電力変換部10が絶縁型コンバータの場合には、トランスの1次側の電流を検出するものでも良いし、トランスの2次側の電流を検出するものでも良い。
三角波重畳基準電圧源36は、電流検出回路60からの周波数変更信号FCを受けて三角波発振源42による三角波の周波数を変更する動作を行う。具体的には、スイッチング電源装置の出力電流Ioが小さいときには、三角波の周波数は、スイッチング電源装置のスイッチング周波数よりも低く設定される。即ち、三角波の周波数は、スイッチング周波数の1/2以下で且つ電力変換部10の平滑回路のポール周波数以上の周波数となる。
また、スイッチング電源装置の出力電流Ioが大きいときには、三角波の周波数は、スイッチング電源装置のスイッチング周波数と同じ、もしくは、スイッチング周波数よりも高くなるように設定される。
このようにスイッチング電源装置の出力電流Ioが小さいときに、三角波重畳基準電圧の三角波成分の周波数がスイッチング電源装置のスイッチング周波数よりも低く設定されことにより、スイッチング電源装置の出力電流Ioがほぼゼロの場合には、スイッチング電源装置が低周波数のリップルを出力することが無くなる。
図1及び図2の実施形態では、スイッチング電源装置の出力リップルにわずかではあるが、三角波重畳基準電圧源36の三角波の周波数成分が表れる。この動作は、スイッチング電源装置の出力電流Ioがほぼゼロに近いときには必要な動作であるが、出力電流Ioが大きいときには、スイッチング素子14が安定に動作するため不要な動作である。
そこで、本実施形態では、出力電流Ioが大きいときに、三角波重畳基準電圧源36の三角波の周波数をスイッチング電源装置のスイッチング周波数と同じ、もしくは、スイッチング周波数よりも大きくなるように設定することで、スイッチング電源装置の出力リップルに三角波重畳基準電圧源36の三角波の周波数成分が表れなくなり、スイッチング電源装置の出力リップルを低減することができる。
(本実施形態のメリット)
図1及び図2の実施形態のスイッチング電源装置では、出力電流Ioの大小にかかわらず、スイッチング電源装置の出力リップルにわずかではあるが、三角波重畳基準電圧源36の三角波の周波数成分が表れていたが、本実施形態の請求項3では、出力電流Ioが大きい場合においては、三角波重畳基準電圧源36のスイッチング電源装置では、三角波の周波数成分が出力リップルに表れることが無くなる。これにより、高効率、小型、低コストで、さらに、低リップルのスイッチング電源装置を作ることができる。
[本発明の変形例]
本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
10:電力変換部
12:入力電源
14:スイッチング素子
15:出力インダクタ
16:ダイオード
18:出力コンデンサ
20:負荷
22:スイッチング制御部
24:出力電圧検出回路
26:フィードバック制御回路
28:PWM制御回路
30,32,50:抵抗
34:誤差アンプ
36:三角波重畳基準電圧源
38:コンパレータ
40:三角波発振器
42:三角波発振源
44:直流電圧源
46:方形波発振器
48:基準電圧平滑回路
52:コンデンサ
60:電流検出回路

Claims (3)

  1. スイッチング素子のオン、オフによって入力電圧を断続電圧に変換し、当該断続電圧を平滑回路により直流電圧に変換して出力電圧を生成する電力変換部と、
    所定の直流電圧に三角波状の電圧が重畳した三角波重畳基準電圧を生成し、当該三角波重畳基準電圧と前記電力変換部の出力電圧に比例した出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力することにより、前記三角波重畳基準電圧の平均電圧に比例した出力電圧を前記電力変換部で生成して出力させるフィードバック制御回路と、
    所定周波数の三角波信号と前記フィードバック制御回路から出力される前記フィードバック信号とを比較し、前記フィードバック信号の変化に応じて前記電力変換部のスイッチング素子のスイッチング周波数およびデューティを制御するスイッチング制御信号を出力するPWM制御回路と、
    前記電力変換部の出力電流に比例した電流を検出して周波数変更信号を前記フィードバック制御回路に出力して、前記三角波重畳基準電圧に重畳している三角波状電圧の周波数を変更させる電流検出回路と、
    を備え
    前記電流検出回路は、前記出力電流が所定値より小さい場合は、前記三角波状電圧の周波数を前記スイッチング素子のスイッチング周波数よりも低い周波数に変更する周波数変更信号を出力し、前記出力電流が前記所定値以上の場合は、前記三角波状電圧の周波数を前記スイッチング素子のスイッチング周波数と同じか又はそれより高い所定の周波数に変更する周波数変更信号を出力することを特徴としたスイッチング電源装置。
  2. 請求項1記載のスイッチング電源装置に於いて、
    前記フィードバック制御回路は、
    所定の直流電圧に所定の周波数と振幅を持つ三角波状の電圧が重畳された三角波重畳基準電圧を発生させる三角波重畳基準電圧源と、
    前記電力変換部の出力電圧に比例した前記出力電圧比例信号と前記三角波重畳基準電圧源から出力される前記三角波重畳基準電圧が入力され、当該両信号を比較することにより前記フィードバック信号を出力する誤差アンプと、
    を備え、
    前記PWM制御回路は、
    前記三角波信号を発生する三角波発振器と、
    前記三角波発振器から出力される前記三角波信号と前記フィードバック制御回路が出力される前記フィードバック信号が入力され、当該両信号を比較することにより前記スイッチング制御信号を出力するコンパレータと、
    を備えたことを特徴とするスイッチング電源装置。
  3. 請求項2記載のスイッチング電源装置に於いて、前記三角波重畳基準電圧源は、
    所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器と、
    前記方形波発振器が出力する方形波を平滑することで、直流電圧に所定の周波数と所定の振幅を持つ三角波状の電圧が重畳した三角波重畳基準電圧を発生させる基準電圧平滑回路と、
    を備えたことを特徴とするスイッチング電源装置。
JP2016097506A 2016-05-14 2016-05-14 スイッチング電源装置 Active JP6558832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016097506A JP6558832B2 (ja) 2016-05-14 2016-05-14 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016097506A JP6558832B2 (ja) 2016-05-14 2016-05-14 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2017204996A JP2017204996A (ja) 2017-11-16
JP6558832B2 true JP6558832B2 (ja) 2019-08-14

Family

ID=60322572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016097506A Active JP6558832B2 (ja) 2016-05-14 2016-05-14 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP6558832B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594324A (en) * 1995-03-31 1997-01-14 Space Systems/Loral, Inc. Stabilized power converter having quantized duty cycle
JP4292996B2 (ja) * 2004-01-07 2009-07-08 富士電機デバイステクノロジー株式会社 昇降圧型dc−dcコンバータの制御装置
JP5055083B2 (ja) * 2007-10-19 2012-10-24 日立コンピュータ機器株式会社 デジタル制御電源装置
JP6030836B2 (ja) * 2012-02-13 2016-11-24 エスアイアイ・セミコンダクタ株式会社 スイッチングレギュレータ

Also Published As

Publication number Publication date
JP2017204996A (ja) 2017-11-16

Similar Documents

Publication Publication Date Title
TWI501524B (zh) A system and method for reducing electromagnetic interference using switching frequency jitter
JP4899547B2 (ja) スイッチング電源
TWI503642B (zh) 包含增強斜坡脈衝調變的電源控制電路
JP2017017767A (ja) 高効率力率改善回路およびスイッチング電源装置
JP2009189170A (ja) エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法
US8213200B2 (en) Switching power supply apparatus
JP2007300761A (ja) スイッチング電源回路
JP2014060895A (ja) 電源装置
JP2011087394A (ja) スイッチング素子駆動用制御回路およびスイッチング電源装置
WO2018043228A1 (ja) スイッチング電源装置および半導体装置
JP6356545B2 (ja) スイッチング電源装置
JP2008160904A (ja) スイッチングレギュレータ
JP2006187159A (ja) 共振型スイッチング電源装置
JP6395318B2 (ja) スイッチング電源装置
JP6558832B2 (ja) スイッチング電源装置
JP6654548B2 (ja) スイッチング電源装置
JP6810150B2 (ja) スイッチング電源装置および半導体装置
JP5130664B2 (ja) スイッチング電源
JP2005341712A (ja) 電源装置
JP5225333B2 (ja) スイッチング電源回路
JPH11122924A (ja) 自励発振型スイッチング電源装置
JP2000197351A (ja) 力率改善型電源装置
JP5381027B2 (ja) Dc−dcコンバータ
JP2009303386A (ja) 共振型スイッチング電源
JP2012125025A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190712

R150 Certificate of patent or registration of utility model

Ref document number: 6558832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250