JP2010051114A - スイッチングレギュレータ - Google Patents

Abstract

【課題】電力変換効率を向上させることができるスイッチングレギュレータを得る。
【解決手段】ドライバ回路５は、負荷電流判定回路６から、負荷電流ｉｏｕｔが所定値ｉｏ１以上であることを示す信号が入力されると、オン抵抗が小さいスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を使用してスイッチング動作を行わせると共に、オン抵抗が大きいスイッチングトランジスタＭ３及び同期整流用トランジスタＭ４をそれぞれオフさせて遮断状態にし、負荷電流判定回路６から、負荷電流ｉｏｕｔが所定値ｉｏ１未満であることを示す信号が入力されると、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせて遮断状態にする。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータをなすスイッチングレギュレータに関し、特にスイッチングレギュレータの高効率化に関する。

近年、環境問題に対する配慮から電子機器の省電力化が求められており、特に電池駆動による電子機器においてその傾向が顕著である。一般に、省電力化を図るためには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上させて無駄な電力消費を抑えることが重要である。小型の電子機器に使用される高効率の電源回路としては、インダクタを使用した非絶縁型のスイッチングレギュレータが広く使用されている。
スイッチングレギュレータの制御方式には、大きく２つの方式が知られている。１つはスイッチング周波数が一定で、スイッチングトランジスタのオン時間を変化させることで出力電圧が一定になるように制御するＰＷＭ（pulse width modulation）制御方式であり、もう１つはスイッチングトランジスタのオン時間が一定で、スイッチング周波数を変化させて出力電圧が一定になるように制御するＰＦＭ（pulse frequency modulation）制御方式である。

スイッチングトランジスタには、最大負荷電流が流れるためサイズの大きなトランジスタが使用される。このため、スイッチングトランジスタのゲート容量が大きくなり、ゲート容量はスイッチングトランジスタがオン／オフする度に充放電されるため、スイッチング周波数が高くなると該充放電による電力損失も大きくなっていた。負荷電流が大きい場合は、ゲート容量の充放電による損失は電力変換効率に大きな影響を与えることはない。
しかし、ＰＷＭ制御方式では、軽負荷でも一定周期でスイッチングトランジスタのオン／オフ制御を行うため、負荷電流が小さくなるにしたがって、ゲート容量の充放電による電力損失の影響が大きくなり電力変換効率が低下する。また、ＰＦＭ制御方式では、軽負荷になるほど周波数が低くなるため、ゲート容量の充放電による電力損失は小さくなり、軽負荷に対してはＰＷＭ制御方式よりも電力変換効率が高かった。

このようなことから、負荷の大きさに応じて、ＰＷＭ制御とＰＦＭ制御を切り換えて行うことにより、軽負荷から重負荷まで電源効率を高めることができる電源回路が提案されていた（例えば、特許文献１参照。）。更に、図４に示すように、ＰＷＭ制御時に使用する、オン抵抗は小さいがゲート容量の大きいスイッチングトランジスタＱ１０１と、ＰＦＭ制御時に使用する、オン抵抗は大きいがゲート容量の小さいスイッチングトランジスタＱ１０２を備え、ＰＦＭ制御時にはオン抵抗が大きいがゲート容量の小さいスイッチングトランジスタＱ１０２を使用することにより、更に電力変換効率を向上させる技術があった（例えば、特許文献２参照。）。
特許第３６４７８１１号公報 特開２００２−３００７７４号公報

しかし、図４で示したものでは、単純にＰＷＭ制御時とＰＦＭ制御時でスイッチングトランジスタを切り換えているため、ＰＦＭ制御時のスイッチング周波数によっては、オン抵抗が小さくゲート容量の大きいスイッチングトランジスタＱ１０１を使用した方が、高効率を得られる場合でも、オン抵抗が大きくゲート容量の小さいスイッチングトランジスタＱ１０２が使用されるという問題があった。

本発明は、このような問題を解決するためになされたものであり、常に、最大効率が得られるように異なる特性の２つのスイッチングトランジスタから１つを選択して使用することにより、電力変換効率を向上させることができるスイッチングレギュレータを得ることを目的とする。

この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行う第１のスイッチングトランジスタと、
制御電極に入力された制御信号に応じてスイッチングを行う、前記第１のスイッチングトランジスタよりもオン抵抗が大きい第２のスイッチングトランジスタと、
前記第１又は第２のスイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力電圧が前記所定の定電圧になるように、前記第１及び第２の各スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、前記第１のスイッチングトランジスタを使用してスイッチング動作を行ったときの第１電力変換効率が、前記第２のスイッチングトランジスタを使用してスイッチング動作を行ったときの第２電力変換効率以上である場合、前記第１のスイッチングトランジスタに対してのみ前記スイッチング動作を行わせ、前記第１電力変換効率が前記第２電力変換効率未満である場合は、前記第２のスイッチングトランジスタに対してのみ前記スイッチング動作を行わせるものである。

また、この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行う第１のスイッチングトランジスタと、
制御電極に入力された制御信号に応じてスイッチングを行う、前記第１のスイッチングトランジスタよりもオン抵抗が大きい第２のスイッチングトランジスタと、
前記第１又は第２のスイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記第１のスイッチングトランジスタと相反するスイッチング動作を行って該インダクタの放電を行う第１の同期整流用トランジスタと、
前記第２のスイッチングトランジスタと相反するスイッチング動作を行って前記インダクタの放電を行う、前記第１の同期整流用トランジスタよりもオン抵抗が大きい第２の同期整流用トランジスタと、
前記出力電圧が前記所定の定電圧になるように、前記第１及び第２の各スイッチングトランジスタに対してスイッチング制御を行うと共に、前記第１及び第２の各同期整流用トランジスタに対して前記第１及び第２の各スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記制御回路部は、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせたときの第１電力変換効率が、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせたときの第２電力変換効率以上である場合、前記第１のスイッチングトランジスタ及び前記第１の同期整流用トランジスタに対してのみ前記スイッチング動作を行わせ、前記第１電力変換効率が前記第２電力変換効率未満である場合は、前記第２のスイッチングトランジスタ及び前記第２の同期整流用トランジスタに対してのみ前記スイッチング動作を行わせるものである。

具体的には、前記出力端子から出力される負荷電流の検出を行い、該負荷電流が所定の電流値以上であるか否かの判定を行う負荷電流判定回路部を備え、前記制御回路部は、該負荷電流判定回路部によって前記負荷電流が所定の電流値以上であると判定されると、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記負荷電流判定回路部によって前記負荷電流が所定の電流値未満であると判定されると、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせるようにした。

この場合、前記所定の電流値は、前記第１電力変換効率と前記第２電力変換効率が等しくなるときの前記負荷電流の電流値であるようにした。

また、前記第１及び第２の各スイッチングトランジスタに対してＰＦＭ制御を行うために前記制御回路部によって生成されたパルス信号の周波数の検出を行い、該周波数が第１の所定値以上であるか否かの判定を行う周波数判定回路部を備え、前記制御回路部は、該周波数判定回路部によって前記周波数が第１の所定値以上であると判定されると、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記周波数判定回路部によって前記周波数が第１の所定値未満であると判定されると、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせるようにしてもよい。

この場合、前記第１の所定値は、前記第１電力変換効率と前記第２電力変換効率が等しくなるときの前記周波数の値であるようにした。

また、前記第１及び第２の各スイッチングトランジスタに対してＰＷＭ制御を行うために前記制御回路部によって生成されたパルス信号のパルス幅の検出を行い、前記第１及び第２の各スイッチングトランジスタをオンさせるためのパルスのパルス幅が第２の所定値以上であるか否かの判定を行うパルス幅判定回路部を備え、前記制御回路部は、該パルス幅判定回路部によって前記パルス幅が第２の所定値以上であると判定されると、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記パルス幅判定回路部によって前記パルス幅が第２の所定値未満であると判定されると、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせるようにしてもよい。

この場合、前記第２の所定値は、前記第１電力変換効率と前記第２電力変換効率が等しくなるときの前記パルス幅であるようにした。

また、前記第１及び第２の各スイッチングトランジスタは、ＭＯＳトランジスタであり、前記第２のスイッチングトランジスタは、ゲート容量が前記第１のスイッチングトランジスタよりも小さくなるようにした。

また、前記第１及び第２の各同期整流用トランジスタは、ＭＯＳトランジスタであり、前記第２の同期整流用トランジスタは、ゲート容量が前記第１の同期整流用トランジスタよりも小さくなるようにした。

本発明のスイッチングレギュレータによれば、前記第１のスイッチングトランジスタを使用してスイッチング動作を行ったときの第１電力変換効率が、前記第２のスイッチングトランジスタを使用してスイッチング動作を行ったときの第２電力変換効率以上である場合、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記第１電力変換効率が前記第２電力変換効率未満である場合は、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせるようにしたことから、より電力変換効率を向上させることができる。

また、電力変換効率の検出に、該効率に関与する負荷電流、スイッチングトランジスタのオン時間を示すパルス幅又はスイッチング周波数のいずれか１つのパラメータを使用することができ、どのような制御方式のスイッチングレギュレータにおいても実施することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流方式の降圧型スイッチングレギュレータである。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１及びＭ３と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２及びＭ４とを備えている。

更に、スイッチングレギュレータ１は、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、誤差増幅回路３と、制御回路４と、ドライバ回路５と、負荷電流判定回路６とを備えている。なお、スイッチングトランジスタＭ１は第１のスイッチングトランジスタを、同期整流用トランジスタＭ２は第２の同期整流用トランジスタを、スイッチングトランジスタＭ３は第２のスイッチングトランジスタを、同期整流用トランジスタＭ４は第２の同期整流用トランジスタをそれぞれなし、基準電圧発生回路２、抵抗Ｒ１，Ｒ２、誤差増幅回路３、制御回路４及びドライバ回路５は制御回路部をなすと共に、負荷電流判定回路６は負荷電流判定回路部をなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。

入力端子ＩＮと接地電圧Ｖｓｓとの間には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続されると共に、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４が直列に接続されている。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部、及びスイッチングトランジスタＭ３と同期整流用トランジスタＭ４との接続部は接続され、該接続部をＬＸとする。接続部ＬＸと出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧Ｖｓｓとの間には、抵抗Ｒ１及びＲ２が直列に接続されると共に出力コンデンサＣｏが接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。

基準電圧発生回路２は、所定の基準電圧Ｖｒｅｆを生成して出力し、出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する。誤差増幅回路３において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、誤差増幅回路３は、入力された分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し、制御回路４に出力する。
制御回路４は、誤差増幅回路３からの誤差電圧Ｖｅを所定の方法でＰＷＭ変調又はＰＦＭ変調してパルス信号Ｓｐｗを生成しドライバ回路５に出力する。パルス信号Ｓｐｗは、ＰＷＭ変調して生成された場合は、一定の周波数で誤差増幅回路３からの誤差電圧Ｖｅに応じたパルス幅を有する信号であり、ＰＦＭ変調して生成された場合は、一定のパルス幅で誤差増幅回路３からの誤差電圧Ｖｅに応じた周波数を有する信号になる。

負荷電流判定回路６は、接続部ＬＸの電圧ＶＬＸから、出力端子ＯＵＴから負荷１０に供給される負荷電流ｉｏｕｔの検出を行い、負荷電流ｉｏｕｔが所定値ｉｏ１以上である否かを示す信号を生成してドライバ回路５に出力する。
ドライバ回路５は、入力されたパルス信号Ｓｐｗを基に制御信号ＰＳ１、ＰＳ２、ＮＳ１及びＮＳ２をそれぞれ生成し、スイッチングトランジスタＭ１及びＭ３の各ゲートに制御信号ＰＳ１及びＰＳ２を対応して出力すると共に、同期整流用トランジスタＭ２及びＭ４の各ゲートに制御信号ＮＳ１及びＮＳ２を対応して出力し、スイッチングトランジスタＭ１，Ｍ３及び同期整流用トランジスタＭ２，Ｍ４の駆動制御を行う。

また、ドライバ回路５は、負荷電流判定回路６から、負荷電流ｉｏｕｔが所定値ｉｏ１以上であることを示す信号が入力されると、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４をそれぞれオフさせて遮断状態にする。また、ドライバ回路５は、負荷電流判定回路６から、負荷電流ｉｏｕｔが所定値ｉｏ１未満であることを示す信号が入力されると、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせて遮断状態にする。

負荷電流判定回路６は、スイッチングトランジスタＭ１又はＭ３がオンしている間の入力電圧Ｖｉｎと電圧ＶＬＸとの電圧差から負荷電流ｉｏｕｔを検出し、負荷電流ｉｏｕｔが所定の電流値ｉｏ１以上であるか否かを判定して該判定結果を示す信号をドライバ回路５に出力する。所定の電流値ｉｏ１とは、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用してスイッチング動作を行った場合の第１電力変換効率と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用してスイッチング動作を行った場合の第２電力変換効率がほぼ等しくなる又は等しくなるときの負荷電流ｉｏｕｔの電流値である。負荷電流判定回路６は、例えば、負荷電流ｉｏｕｔが所定の電流値ｉｏ１以上である場合はハイレベルの信号を出力し、負荷電流ｉｏｕｔが所定の電流値ｉｏ１未満である場合はローレベルの信号を出力する。

スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２は、大電流を流すことができるようにオン抵抗を小さくするため、それぞれ素子サイズが大きくゲート容量も大きい。これに対して、スイッチングトランジスタＭ３は、軽負荷時に動作させるため、スイッチングトランジスタＭ１よりも、オン抵抗が遥かに大きいが、素子サイズを小さくすることができるため、ゲート容量が遥かに小さい。同様に、同期整流用トランジスタＭ４は、軽負荷時に動作させるため、同期整流用トランジスタＭ２よりも、オン抵抗が遥かに大きいが、素子サイズを小さくすることができるため、ゲート容量が遥かに小さい。

ここで、所定の電流値ｉｏ１についてもう少し詳しく説明する。
スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を使用している場合と、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４を使用している場合とで電力変換効率が同じになるときは、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２での損失と、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４での損失が等しいときである。
そこで、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２のオン抵抗の合成出力インピーダンスをｒ１とし、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の合成ゲート容量をｃ１とする。同様に、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４のオン抵抗の合成出力インピーダンスをｒ２とし、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４の合成ゲート容量をｃ２とする。

出力インピーダンスによる損失は、負荷電流ｉｏｕｔの２乗に比例し、スイッチングトランジスタＭ１，Ｍ３と同期整流用トランジスタＭ２，Ｍ４のオン時間に比例する。また、ゲート容量による損失は、スイッチングトランジスタＭ１，Ｍ３と同期整流用トランジスタＭ２，Ｍ４のスイッチング周波数ｆに比例する。これらのことから、スイッチングトランジスタＭ１，Ｍ３のオン時間をｔとすると、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が動作しているときの損失Ｐ１は、下記（１）式のようになる。
Ｐ１＝ｉｏｕｔ^２×ｔ×ｒ１＋ｆ×ｃ１………………（１）
また、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４が動作しているときの損失Ｐ２は、下記（２）式のようになる。
Ｐ２＝ｉｏｕｔ^２×ｔ×ｒ２＋ｆ×ｃ２………………（２）

前記のように、（１）式と（２）式が等しいときが、電力変換効率が等しいときであることから、下記（３）式のようになり、下記（３）式を満たしたときの負荷電流ｉｏｕｔの電流値が電流値ｉｏ１になる。
ｉｏｕｔ^２×ｔ×ｒ１＋ｆ×ｃ１＝ｉｏｕｔ^２×ｔ×ｒ２＋ｆ×ｃ２………………（３）

前記（３）式でｉｏｕｔ＝ｉｏ１にすると、下記（４）式のようになる。
ｉｏ１^２×ｔ×ｒ１＋ｆ×ｃ１＝ｉｏ１^２×ｔ×ｒ２＋ｆ×ｃ２………（４）
前記（４）式から下記（５）式が得られる。
ｉｏ１^２＝ｆ×（ｃ２−ｃ１）／｛ｔ×（ｒ１−ｒ２）｝………………（５）

ここで、スイッチングトランジスタＭ１とＭ３の素子サイズの比をＫ：１（Ｋ＞１）とし、同期整流用トランジスタＭ２とＭ４の素子サイズの比も同じくＫ：１とする。すると、出力インピーダンスｒ１とｒ２の関係はおよそｒ２＝Ｋ×ｒ１になり、ゲート容量の関係はｃ１＝Ｋ×ｃ２になる。これらを前記（５）式に代入すると、下記（６）式のようになる。
ｉｏ１^２＝ｆ×ｃ２／（ｔ×ｒ１）………………（６）

制御回路４がＰＷＭ制御を行う場合は、スイッチング周波数ｆの値は固定されており、オン時間ｔは負荷電流ｉｏｕｔに比例するため、該比例定数をＭとするとｔ＝Ｍ×ｉｏ１になる。これを前記（６）式に代入すると、下記（７）式が得られ、電流値ｉｏ１を求めることができる。
ｉｏ１^３＝ｆ×ｃ２／（Ｍ×ｒ１）………………（７）
また、制御回路４がＰＦＭ制御を行う場合は、オン時間ｔが固定されており、スイッチング周波数ｆは負荷電流ｉｏｕｔに比例するため、該比例定数をＮとするとｆ＝Ｎ×ｉｏ１になる。これを前記（６）式に代入すると、下記（８）式が得られ、電流値ｉｏ１を求めることができる。
ｉｏ１＝Ｎ×ｃ２／（ｔ×ｒ１）………………（８）

このように、本第１の実施の形態におけるスイッチングレギュレータは、負荷電流ｉｏｕｔが所定の電流値ｉｏ１以上である場合は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用し、負荷電流ｉｏｕｔが所定の電流値ｉｏ１未満である場合は、スイッチングトランジスタＭ２と同期整流用トランジスタＭ４を使用するようにしたことから、電力変換効率を向上させることができる。

第２の実施の形態．
前記第１の実施の形態では、負荷電流ｉｏｕｔに応じてスイッチングトランジスタと同期整流用トランジスタを選択して使用するようにしたが、ＰＦＭ制御を行う場合、スイッチング周波数ｆに応じてスイッチングトランジスタと同期整流用トランジスタを選択して使用するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態におけるスイッチングレギュレータの回路構成例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。

図２における図１との相違点は、図１の制御回路４をＰＦＭ制御回路１１に置き換え、負荷電流判定回路６をなくして周波数判定回路１２を設けたことにある。これに伴って、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにした。
図２において、スイッチングレギュレータ１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流方式の降圧型スイッチングレギュレータである。

スイッチングレギュレータ１ａは、スイッチングトランジスタＭ１，Ｍ３と、同期整流用トランジスタＭ２，Ｍ４と、基準電圧発生回路２と、抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、誤差増幅回路３と、ＰＦＭ制御回路１１と、ドライバ回路５と、周波数判定回路１２とを備えている。なお、基準電圧発生回路２、抵抗Ｒ１，Ｒ２、誤差増幅回路３、ＰＦＭ制御回路１１及びドライバ回路５は制御回路部をなし、周波数判定回路１２は周波数判定回路部をなす。また、スイッチングレギュレータ１ａにおいて、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。

誤差増幅回路３は、入力された分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し、ＰＦＭ制御回路１１に出力する。ＰＦＭ制御回路１１は、誤差増幅回路３からの誤差電圧Ｖｅを所定の方法でＰＦＭ変調してパルス信号Ｓｐｗを生成してドライバ回路５及び周波数判定回路１２にそれぞれ出力する。パルス信号Ｓｐｗは、一定のパルス幅で誤差増幅回路３からの誤差電圧Ｖｅに応じた周波数を有する信号になる。
周波数判定回路１２は、ＰＦＭ制御回路１１から出力されたパルス信号Ｓｐｗの周波数を検出し、該周波数が所定値ｆ１以上であるか否かを判定して該判定結果を示す信号をドライバ回路５に出力する。

所定値ｆ１とは、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用してスイッチング動作を行った場合の第１電力変換効率と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用してスイッチング動作を行った場合の第２電力変換効率がほぼ等しくなるときの周波数の値であり、該周波数はスイッチングトランジスタのスイッチング周波数ｆを示している。周波数判定回路１２は、例えば、スイッチング周波数ｆが所定値ｆ１以上である場合はハイレベルの信号を出力し、スイッチング周波数ｆが所定値ｆ１未満である場合はローレベルの信号を出力する。

ドライバ回路５は、周波数判定回路１２から、スイッチング周波数ｆが所定値ｆ１以上であることを示す信号が入力されると、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４をそれぞれオフさせて遮断状態にする。また、ドライバ回路５は、周波数判定回路１２から、スイッチング周波数ｆが所定値ｆ１未満であることを示す信号が入力されると、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせて遮断状態にする。

ここで、所定値ｆ１についてもう少し詳しく説明する。
前記第１の実施の形態で述べたように、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用して動作している場合と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用して動作している場合とで、同じ電力変換効率になるときは、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２での損失と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４での損失が等しいときであることから、前記（３）式までは前記第１の実施の形態の場合と同様である。そこで、前記（３）式のスイッチング周波数ｆを所定値ｆ１とすると、下記（９）式を得ることができる。
ｆ１＝ｉｏｕｔ^２×ｔ×（ｒ２−ｒ１）／（ｃ１−ｃ２）………………（９）

ここで、前記第１の実施の形態と同様、スイッチングトランジスタＭ１とＭ３の素子サイズの比をＫ：１（Ｋ＞１）とし、同期整流用トランジスタＭ２とＭ４の素子サイズの比も同じくＫ：１とすると、出力インピーダンスｒ１とｒ２の関係はおよそｒ２＝Ｋ×ｒ１になり、ゲート容量の関係はｃ１＝Ｋ×ｃ２になるため、前記（９）は下記（１０）式のようになる。
ｆ１＝ｉｏｕｔ^２×ｔ×ｒ１／ｃ２………………（１０）

ＰＦＭ制御回路１１がＰＦＭ制御を行うことから、オン時間ｔは固定されており、負荷電流ｉｏｕｔはスイッチング周波数ｆに比例するため、該比例定数を１／Ｎとするとｉｏｕｔ＝ｆ１／Ｎになる。これを前記（１０）式に代入して所定値ｆ１を求めると、下記（１１）式のようになり、所定値ｆ１を求めることができる。
ｆ１＝Ｎ^２×ｃ２／（ｔ×ｒ１）………………（１１）

このように、本第２の実施の形態におけるスイッチングレギュレータは、スイッチング周波数ｆが所定値ｆ１以上である場合は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用し、スイッチング周波数ｆが所定値ｆ１未満である場合は、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用するようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。

第３の実施の形態．
前記第１の実施の形態では、負荷電流ｉｏｕｔに応じてスイッチングトランジスタと同期整流用トランジスタを選択して使用するようにしたが、ＰＷＭ制御を行う場合、パルス信号Ｓｐｗのパルス幅に応じてスイッチングトランジスタと同期整流用トランジスタを選択して使用するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図３は、本発明の第３の実施の形態におけるスイッチングレギュレータの回路構成例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。

図３における図１との相違点は、図１の制御回路４をＰＷＭ制御回路２１に置き換え、負荷電流判定回路６をなくしてパルス幅判定回路２２を設けたことにある。これに伴って、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ｂにした。
図３において、スイッチングレギュレータ１ｂは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流方式の降圧型スイッチングレギュレータである。

スイッチングレギュレータ１ｂは、スイッチングトランジスタＭ１，Ｍ３と、同期整流用トランジスタＭ２，Ｍ４と、基準電圧発生回路２と、抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、誤差増幅回路３と、ＰＷＭ制御回路２１と、ドライバ回路５と、パルス幅判定回路２２とを備えている。なお、基準電圧発生回路２、抵抗Ｒ１，Ｒ２、誤差増幅回路３、ＰＷＭ制御回路２１及びドライバ回路５は制御回路部をなし、パルス幅判定回路２２はパルス幅判定回路部をなす。また、スイッチングレギュレータ１ｂにおいて、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。

誤差増幅回路３は、入力された分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し、ＰＷＭ制御回路２１に出力する。ＰＷＭ制御回路２１は、誤差増幅回路３からの誤差電圧Ｖｅを所定の方法でＰＷＭ変調してパルス信号Ｓｐｗを生成しドライバ回路５及びパルス幅判定回路２２にそれぞれ出力する。パルス信号Ｓｐｗは、一定の周波数で誤差増幅回路３からの誤差電圧Ｖｅに応じたパルス幅を有する信号になる。ＰＷＭ制御回路２１は、スイッチング周波数ｆを一定にして、誤差増幅回路３からの誤差電圧Ｖｅに応じてスイッチングトランジスタＭ１，Ｍ３のオン時間ｔを変化させて出力電圧Ｖｏｕｔが一定になるように制御する。

パルス幅判定回路２２は、ＰＷＭ制御回路２１から出力されたパルス信号Ｓｐｗから、スイッチングトランジスタをオンさせるパルスのパルス幅を検出し、該パルス幅が所定値ｔ１以上であるか否かを判定して該判定結果を示す信号をドライバ回路５に出力する。
所定値ｔ１とは、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用してスイッチング動作を行った場合の第１電力変換効率と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用してスイッチング動作を行った場合の第２電力変換効率がほぼ等しくなるときのパルス信号Ｓｐｗにおける前記パルスのパルス幅の値であり、該パルス幅はスイッチングトランジスタがオンするオン時間ｔを示している。パルス幅判定回路２２は、例えば、オン時間ｔが所定値ｔ１以上である場合はハイレベルの信号を出力し、オン時間ｔが所定値ｔ１未満である場合はローレベルの信号を出力する。

ドライバ回路５は、パルス幅判定回路２２から、オン時間ｔが所定値ｔ１以上であることを示す信号が入力されると、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４をそれぞれオフさせて遮断状態にする。また、ドライバ回路５は、パルス幅判定回路２２から、オン時間ｔが所定値ｔ１未満であることを示す信号が入力されると、スイッチングトランジスタＭ３及び同期整流用トランジスタＭ４を使用してスイッチング動作を行わせると共に、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれオフさせて遮断状態にする。

ここで、所定値ｔ１についてもう少し詳しく説明する。
前記第１の実施の形態で述べたように、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用して動作している場合と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用して動作している場合とで、同じ電力変換効率になるときは、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２での損失と、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４での損失が等しいときであることから、前記（３）式までは前記第１の実施の形態の場合と同様である。そこで、前記（３）式のオン時間ｔを所定値ｔ１とすると、下記（１２）式を得ることができる。
ｔ１＝ｆ×（ｃ２−ｃ１）／｛ｉｏｕｔ^２×（ｒ１−ｒ２）｝………（１２）

ここで、前記第１の実施の形態と同様、スイッチングトランジスタＭ１とＭ３の素子サイズの比をＫ：１（Ｋ＞１）とし、同期整流用トランジスタＭ２とＭ４の素子サイズの比も同じくＫ：１とすると、出力インピーダンスｒ１とｒ２の関係はおよそｒ２＝Ｋ×ｒ１になり、ゲート容量の関係はｃ１＝Ｋ×ｃ２になるため、前記（１２）は下記（１３）式のようになる。
ｔ１＝ｆ×ｃ２／（ｉｏｕｔ^２×ｒ１）………………（１３）

ＰＷＭ制御回路２１がＰＷＭ制御を行うことから、スイッチング周波数ｆは固定されており、負荷電流ｉｏｕｔはオン時間ｔに比例するため、該比例定数を１／Ｍとするとｉｏｕｔ＝ｔ１／Ｍになる。これを前記（１３）式に代入して所定値ｔ１を求めると、下記（１４）式のようになり、所定値ｔ１を求めることができる。
ｔ１＝Ｍ^２×ｆ×ｃ２／ｒ１………………（１４）

このように、本第３の実施の形態におけるスイッチングレギュレータは、オン時間ｔが所定値ｔ１以上である場合は、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を使用し、オン時間ｔが所定値ｔ１未満である場合は、スイッチングトランジスタＭ３と同期整流用トランジスタＭ４を使用するようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。

なお、前記第１の実施の形態では、負荷電流ｉｏｕｔを検出してスイッチングトランジスタの切り換えを行っていたが、制御回路４がＰＦＭ制御とＰＷＭ制御の両方を行うことができる場合は、前記第２の実施の形態や第３の実施の形態に示したように、ＰＦＭ制御を行う場合はスイッチング周波数ｆを検出してスイッチングトランジスタの切り換えを行うようにしてもよいし、ＰＷＭ制御を行う場合はオン時間ｔを検出してスイッチングトランジスタの切り換えを行うようにしてもよい。

また、前記第１から第３の各実施の形態では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本願発明は、同期整流用トランジスタＭ２及びＭ４の代わりにそれぞれ整流用ダイオードを使用した非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータにも適用することができる。更に、同期整流用トランジスタＭ４だけを廃止して、スイッチングトランジスタＭ３でスイッチング動作を行う場合は、同期整流用トランジスタＭ２のソース−ドレイン間に形成されている寄生ダイオードを整流用ダイオードとして使用するようにしてもよい。

本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。 本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図である。 本発明の第３の実施の形態におけるスイッチングレギュレータの回路例を示した図である。 従来のスイッチングレギュレータの回路例を示した図である。

符号の説明

１，１ａ，ｂ スイッチングレギュレータ
２ 基準電圧発生回路
３ 誤差増幅回路
４ 制御回路
５ ドライバ回路
６ 負荷電流判定回路
１０ 負荷
１１ ＰＦＭ制御回路
１２ 周波数判定回路
２１ ＰＷＭ制御回路
２２ パルス幅判定回路
Ｍ１，Ｍ３ スイッチングトランジスタ
Ｍ２，Ｍ４ 同期整流用トランジスタ
Ｌ１ インダクタ
Ｃｏ 出力コンデンサ
Ｒ１，Ｒ２ 抵抗

Claims (10)

1. 入力端子に入力された入力電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
   制御電極に入力された制御信号に応じてスイッチングを行う第１のスイッチングトランジスタと、
   制御電極に入力された制御信号に応じてスイッチングを行う、前記第１のスイッチングトランジスタよりもオン抵抗が大きい第２のスイッチングトランジスタと、
   前記第１又は第２のスイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
   該インダクタの放電を行う整流素子と、
   前記出力電圧が前記所定の定電圧になるように、前記第１及び第２の各スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
   を備え、
   前記制御回路部は、前記第１のスイッチングトランジスタを使用してスイッチング動作を行ったときの第１電力変換効率が、前記第２のスイッチングトランジスタを使用してスイッチング動作を行ったときの第２電力変換効率以上である場合、前記第１のスイッチングトランジスタに対してのみ前記スイッチング動作を行わせ、前記第１電力変換効率が前記第２電力変換効率未満である場合は、前記第２のスイッチングトランジスタに対してのみ前記スイッチング動作を行わせることを特徴とするスイッチングレギュレータ。
2. 入力端子に入力された入力電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
   制御電極に入力された制御信号に応じてスイッチングを行う第１のスイッチングトランジスタと、
   制御電極に入力された制御信号に応じてスイッチングを行う、前記第１のスイッチングトランジスタよりもオン抵抗が大きい第２のスイッチングトランジスタと、
   前記第１又は第２のスイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
   前記第１のスイッチングトランジスタと相反するスイッチング動作を行って該インダクタの放電を行う第１の同期整流用トランジスタと、
   前記第２のスイッチングトランジスタと相反するスイッチング動作を行って前記インダクタの放電を行う、前記第１の同期整流用トランジスタよりもオン抵抗が大きい第２の同期整流用トランジスタと、
   前記出力電圧が前記所定の定電圧になるように、前記第１及び第２の各スイッチングトランジスタに対してスイッチング制御を行うと共に、前記第１及び第２の各同期整流用トランジスタに対して前記第１及び第２の各スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
   を備え、
   前記制御回路部は、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせたときの第１電力変換効率が、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせたときの第２電力変換効率以上である場合、前記第１のスイッチングトランジスタ及び前記第１の同期整流用トランジスタに対してのみ前記スイッチング動作を行わせ、前記第１電力変換効率が前記第２電力変換効率未満である場合は、前記第２のスイッチングトランジスタ及び前記第２の同期整流用トランジスタに対してのみ前記スイッチング動作を行わせることを特徴とするスイッチングレギュレータ。
3. 前記出力端子から出力される負荷電流の検出を行い、該負荷電流が所定の電流値以上であるか否かの判定を行う負荷電流判定回路部を備え、前記制御回路部は、該負荷電流判定回路部によって前記負荷電流が所定の電流値以上であると判定されると、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記負荷電流判定回路部によって前記負荷電流が所定の電流値未満であると判定されると、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせることを特徴とする請求項１又は２記載のスイッチングレギュレータ。
4. 前記所定の電流値は、前記第１電力変換効率と前記第２電力変換効率が等しくなるときの前記負荷電流の電流値であることを特徴とする請求項３記載のスイッチングレギュレータ。
5. 前記第１及び第２の各スイッチングトランジスタに対してＰＦＭ制御を行うために前記制御回路部によって生成されたパルス信号の周波数の検出を行い、該周波数が第１の所定値以上であるか否かの判定を行う周波数判定回路部を備え、前記制御回路部は、該周波数判定回路部によって前記周波数が第１の所定値以上であると判定されると、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記周波数判定回路部によって前記周波数が第１の所定値未満であると判定されると、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせることを特徴とする請求項１又は２記載のスイッチングレギュレータ。
6. 前記第１の所定値は、前記第１電力変換効率と前記第２電力変換効率が等しくなるときの前記周波数の値であることを特徴とする請求項５記載のスイッチングレギュレータ。
7. 前記第１及び第２の各スイッチングトランジスタに対してＰＷＭ制御を行うために前記制御回路部によって生成されたパルス信号のパルス幅の検出を行い、前記第１及び第２の各スイッチングトランジスタをオンさせるためのパルスのパルス幅が第２の所定値以上であるか否かの判定を行うパルス幅判定回路部を備え、前記制御回路部は、該パルス幅判定回路部によって前記パルス幅が第２の所定値以上であると判定されると、前記第１のスイッチングトランジスタを使用して前記スイッチング動作を行わせ、前記パルス幅判定回路部によって前記パルス幅が第２の所定値未満であると判定されると、前記第２のスイッチングトランジスタを使用して前記スイッチング動作を行わせることを特徴とする請求項１、２、５又は６記載のスイッチングレギュレータ。
8. 前記第２の所定値は、前記第１電力変換効率と前記第２電力変換効率が等しくなるときの前記パルス幅であることを特徴とする請求項７記載のスイッチングレギュレータ。
9. 前記第１及び第２の各スイッチングトランジスタは、ＭＯＳトランジスタであり、前記第２のスイッチングトランジスタは、ゲート容量が前記第１のスイッチングトランジスタよりも小さいことを特徴とする請求項１、２、３、４、５、６、７又は８記載のスイッチングレギュレータ。
10. 前記第１及び第２の各同期整流用トランジスタは、ＭＯＳトランジスタであり、前記第２の同期整流用トランジスタは、ゲート容量が前記第１の同期整流用トランジスタよりも小さいことを特徴とする請求項２記載のスイッチングレギュレータ。

Images