JP2015056986A - Ｄｃ−ｄｃコンバータ、および、半導体集積回路 - Google Patents

Abstract

【課題】過電流の誤検出を抑制することが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、過電流検出結果信号をマスクするマスク期間を規定する過電流検出マスク信号を出力するマスク制御回路を備える。ＤＣ−ＤＣコンバータは、電源電圧に応じて前記マスク期間の長さを調整するマスク調整回路を備える。ＤＣ−ＤＣコンバータは、過電流検出結果信号と過電流検出マスク信号とを演算し、過電流検出結果信号がマスク期間でマスクされた過電流制御信号を出力する演算回路を備える。【選択図】図１

Description

本発明の実施形態は、ＤＣ−ＤＣコンバータに関する。

従来のＤＣ−ＤＣコンバータには、周辺回路の動作ノイズや動作切替時に生じるスイッチ素子に流れる電流の誤検出を要因とする過電流の誤判定を防ぐために、過電流検出を一時的に無効とする検出マスクを設けているものがある。

特開２００６−１１５５９６ 特開２００４−３６４４４８ 特開２００８−０９９４４０ 特開２００７−１１０８０３

過電流の誤検出を抑制することが可能なＤＣ−ＤＣコンバータを提供する。

本発明の一態様に係るＤＣ−ＤＣコンバータは、電源電圧を降圧又は昇圧した出力電圧を、出力端子に出力するＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータは、前記出力端子への電流の供給を制御するスイッチ素子を備える。ＤＣ−ＤＣコンバータは、前記スイッチ素子に流れる電流に応じた検出電圧と、基準電圧とを比較し、この比較結果に応じた過電流検出結果信号を出力する過電流検出回路を備える。ＤＣ−ＤＣコンバータは、前記過電流検出結果信号をマスクするマスク期間を規定する過電流検出マスク信号を出力するマスク制御回路を備える。ＤＣ−ＤＣコンバータは、前記電源電圧に応じて前記マスク期間の長さを調整するマスク調整回路を備える。ＤＣ−ＤＣコンバータは、前記過電流検出結果信号と前記過電流検出マスク信号とを演算し、前記過電流検出結果信号が前記マスク期間でマスクされた過電流制御信号を出力する演算回路を備える。ＤＣ−ＤＣコンバータは、前記出力電圧に基づいたフィードバック信号が予め設定された目標値に近づくように、前記スイッチ素子をＰＷＭ制御するとともに、前記過電流制御信号に基づいて、前記スイッチ素子を強制的にオフする出力制御回路を備える。

図１は、実施例１に係るＤＣ−ＤＣコンバータ１０００の構成の一例を示す回路図である。 図２は、ＤＣ−ＤＣコンバータ１０００の動作時の各信号の一例を示す波形図である。 図３は、実施例２に係るＤＣ−ＤＣコンバータ２０００の構成の一例を示す回路図である。 図４は、実施例３に係るＤＣ−ＤＣコンバータ３０００の構成の一例を示す回路図である。

以下、実施例について図面に基づいて説明する。実施例では、電源電圧を降圧又は昇圧した出力電圧を、出力端子に出力するＤＣ−ＤＣコンバータについて説明する。

まず、本実施例１では、降圧型のＤＣ−ＤＣコンバータの構成の一例について説明する。

図１は、実施例１に係るＤＣ−ＤＣコンバータ１０００の構成の一例を示す回路図である。

図１に示すように、ＤＣ−ＤＣコンバータ１０００は、例えば、出力端子ＴＯＵＴと、分圧回路ＲＣと、コイルＬと、キャパシタＣと、ダイオードＤと、半導体集積回路１００とを備える。そして、この半導体集積回路１００は、入力端子ＴＩＮと、制御端子ＴＸと、フィードバック端子ＴＦＢと、スイッチ素子（ここでは、例えば、ｎチャネル型ＭＯＳトランジスタ）ＳＷと、過電流検出回路（ここでは、例えば、コンパレータ）Ｘと、マスク制御回路ＭＣと、マスク調整回路ＭＡと、演算回路Ｙと、出力制御回路ＯＣと、基準電圧生成回路ＶＧと、第１の変換回路ＶＩＣと、第２の変換回路ＩＶＣと、を備える。

このＤＣ−ＤＣコンバータ１０００は、電源電圧ＶＩＮを降圧した出力電圧ＶＯＵＴを、出力端子ＴＯＵＴに出力する。

ここで、図１に示すように、コイルＬは、出力端子ＴＯＵＴと制御端子ＴＸとの間に接続されている。

キャパシタＣは、出力端子ＴＯＵＴと接地との間に接続されている。

ダイオードＤは、カソードが制御端子ＴＸに接続され、アノードが接地に接続されている。

分圧回路ＲＣは、出力端子ＴＯＵＴと接地との間に接続され、出力電圧ＶＯＵＴを分圧した電圧をフィードバック信号ＦＢとして出力する。

この分圧回路ＲＣは、例えば、図１に示すように、出力端子ＴＯＵＴと接地との間で、直列に接続された分圧抵抗Ｒ１、Ｒ２を含む。

入力端子ＴＩＮは、スイッチ素子ＳＷの電流経路の一端が接続され、電源電圧ＶＩＮが供給される。

制御端子ＴＸは、スイッチ素子ＳＷの電流経路の他端が接続されている。

フィードバック端子ＴＦＢは、フィードバック信号ＦＢが供給されている。

スイッチ素子ＳＷは、一端（ドレイン）が入力端子ＴＩＮに接続され、他端（ソース）が制御端子Ｔｘに接続されている。このスイッチ素子ＳＷの制御端子（ゲート）には、出力制御回路ＯＣからゲート信号ＶＧが供給され、スイッチング素子ＳＷはＰＷＭ制御される。これにより、スイッチ素子ＳＷは、出力端子ＴＯＵＴへの電流の供給を制御する。

第１の変換回路ＶＩＣは、スイッチ素子ＳＷの一端（ドレイン）と他端（ソース）との間の電位差ＶＤＳを検出し、この電位差ＶＤＳを検出電流に変換して出力する。

ここで、スイッチ素子ＳＷの一端（ドレイン）と他端（ソース）との間の電位差ＶＤＳは、スイッチ素子ＳＷに流れる電流が増加すると、増加し、一方、スイッチ素子ＳＷに流れる電流が減少すると、減少する。すなわち、電位差ＶＤＳは、スイッチ素子ＳＷに流れる電流と相関関係がある。したがって、この電位差ＶＤＳを検出することにより、スイッチ素子ＳＷに流れる過電流を検出することができる。

第２の変換回路ＩＶＣは、上述の第１の変換器ＶＩＣが出力した検出電流を、検出電圧Ｖａに変換して出力する。

基準電圧生成回路ＶＧは、予め設定された基準電圧Ｖｒｅｆを生成する。

過電流検出回路Ｘは、検出電圧Ｖａと、予め設定された基準電圧Ｖｒｅｆとを比較し、この比較結果に応じた過電流検出結果信号ＣＳを出力する。

例えば、過電流検出回路Ｘは、検出電圧Ｖａが基準電圧Ｖｒｅｆ未満である場合には、検出電圧Ｖａが基準電圧Ｖｒｅｆ未満である（スイッチ素子ＳＷに過電流が流れていない）ことを規定する過電流検出結果信号ＣＳを出力する。

言い換えれば、過電流検出回路Ｘは、スイッチ素子ＳＷの一端（ドレイン）と他端（ソース）との間の電位差ＶＤＳが、予め設定された過電流判定閾値ｔｈ２未満である場合には、スイッチ素子ＳＷに過電流が流れていないことを規定する過電流検出結果信号ＣＳを出力する。

一方、過電流検出回路Ｘは、検出電圧Ｖａが基準電圧Ｖｒｅｆ以上である場合には、検出電圧Ｖａが基準電圧Ｖｒｅｆ以上である（スイッチ素子ＳＷに過電流が流れている）ことを規定する過電流検出結果信号ＣＳを出力する。

言い換えれば、過電流検出回路Ｘは、スイッチ素子ＳＷの一端（ドレイン）と他端（ソース）との間の電圧ＶＤＳが、予め設定された過電流判定閾値ｔｈ２以上である場合には、スイッチ素子ＳＷに過電流が流れていることを規定する過電流検出結果信号ＣＳを出力する。

また、マスク制御回路ＭＣは、過電流検出結果信号ＣＳが規定する比較結果をマスクするマスク期間を規定する過電流検出マスク信号ＭＳを出力する。

ここで、マスク調整回路ＭＡは、例えば、電源電圧ＶＩＮが予め設定された切替閾値ｔｈ１以上である場合には、マスク期間を第１のマスク期間に調整する。

一方、マスク調整回路ＭＡは、電源電圧ＶＩＮが切替閾値ｔｈ１未満である場合には、マスク期間を第１のマスク期間よりも長い第２のマスク期間に調整する。

そして、演算回路Ｙは、過電流検出結果信号ＣＳと過電流検出マスク信号ＭＳとを演算し、過電流検出結果信号ＣＳが規定する比較結果がマスク期間でマスク（無効化）された過電流制御信号ＳＤを出力する。

この演算回路Ｙは、例えば、過電流検出結果信号ＣＳと過電流検出マスク信号ＭＳとが入力され、過電流制御信号ＳＤを出力するＮＯＲ回路である。

また、出力制御回路ＯＣは、出力電圧ＶＯＵＴに基づいたフィードバック信号ＦＢが予め設定された目標値に近づくように、スイッチ素子ＳＷをＰＷＭ制御する。これにより、ＤＣ−ＤＣコンバータ１００の出力電圧ＶＯＵＴが、該目標値に維持される。

さらに、出力制御回路ＯＣは、過電流制御信号ＳＤに基づいて、スイッチ素子ＳＷを強制的にオフする。これにより、過電流がカットオフされる。

特に、出力制御回路ＯＣは、既述のマスク期間を除く期間において、過電流制御信号ＳＤが、検出電圧Ｖａが基準電圧Ｖｒｅｆ以上である比較結果を規定する場合には、スイッチ素子ＳＷを強制的にオフする。

なお、マスク期間は、例えば、スイッチ素子ＳＷがオンに制御されたときに開始する。

また、マスク期間は、例えば、スイッチ素子ＳＷが連続してオンしている期間よりも短くなるように設定されている。

次に、以上のような構成を有するＤＣ−ＤＣコンバータ１０００の動作の一例について説明する。ここで、図２は、ＤＣ−ＤＣコンバータ１０００の動作時の各信号の一例を示す波形図である。

図２に示すように、例えば、時刻ｔ１〜ｔ３において、ＰＷＭ制御により、ゲート信号ＶＧが“Ｈｉｇｈ”レベルになると、スイッチ素子ＳＷがオンする。このとき、スイッチ素子ＳＷの電位差ＶＤＳにスイッチングノイズが重畳する。なお、電源電圧ＶＩＮが高い（３０Ｖ）ので（時刻ｔｘ以前）、スイッチ素子ＳＷのオンデューティが小さくなるように設定される（時刻ｔ１〜ｔ３が、例えば、６２．５ｎｓ）。

ここで、マスク調整回路ＭＡは、電源電圧ＶＩＮが予め設定された切替閾値ｔｈ１以上（３０Ｖ）であるので（時刻ｔｘ以前）、マスク期間を第１のマスク期間Ｍ１（例えば、４０ｎｓ）に調整している。

したがって、マスク制御回路ＭＣは、過電流検出結果信号ＣＳをマスクする第１のマスク期間Ｍ１（時刻ｔ１〜ｔ２）を規定する過電流検出マスク信号ＭＳ（“Ｈｉｇｈ”レベル）を出力する。

一方、時刻ｔ１〜ｔ２において、過電流検出回路Ｘは、電位差ＶＤＳが、予め設定された過電流判定閾値ｔｈ２以上になると、スイッチ素子ＳＷに過電流が流れていることを規定する過電流検出結果信号ＣＳ（“Ｈｉｇｈ”レベル）を出力する。

この“Ｈｉｇｈ”レベルの過電流検出結果信号ＣＳは、第１のマスク期間Ｍ１中に発生している。したがって、演算回路Ｙは、過電流検出結果信号ＣＳと過電流検出マスク信号ＭＳとを演算し、過電流検出結果信号ＣＳが第１のマスク期間Ｍ１でマスク（無効化）された過電流制御信号ＳＤ（“Ｌｏｗ”レベル）を出力する（時刻ｔ１〜ｔ２）。

これにより、スイッチ素子ＳＷがオンすることにより発生したスイッチングノイズによる、過電流の誤検出を抑制することができる。

次に、時刻ｔ４〜ｔ６において、ＰＷＭ制御により、ゲート信号ＶＧが“Ｈｉｇｈ”レベルになると、スイッチ素子ＳＷがオンする。これにより、スイッチ素子ＳＷの電位差ＶＤＳにスイッチングノイズが重畳する。なお、電源電圧ＶＩＮが低い（７Ｖ）ので（時刻ｔｘ以降）、スイッチ素子ＳＷのオンデューティが大きくなるように設定される（時刻ｔ４〜ｔ６が、例えば、２９０ｎｓ）。

ここで、マスク調整回路ＭＡは、電源電圧ＶＩＮが切替閾値ｔｈ１未満（７Ｖ）であるので（時刻ｔｘ以降）、マスク期間を第１のマスク期間Ｍ１よりも長い第２のマスク期間Ｍ２（例えば、１００ｎｓ）に調整している。

したがって、マスク制御回路ＭＣは、過電流検出結果信号ＣＳをマスクする第２のマスク期間Ｍ２（時刻ｔ４〜ｔ５）を規定する過電流検出マスク信号ＭＳ（“Ｈｉｇｈ”レベル）を出力する。

一方、時刻ｔ４〜ｔ５において、過電流検出回路Ｘは、電位差ＶＤＳが、予め設定された過電流判定閾値ｔｈ２以上になると、スイッチ素子ＳＷに過電流が流れていることを規定する過電流検出結果信号ＣＳ（“Ｈｉｇｈ”レベル）を出力する。

この“Ｈｉｇｈ”レベルの過電流検出結果信号ＣＳは、第２のマスク期間Ｍ２中に発生している。したがって、演算回路Ｙは、過電流検出結果信号ＣＳと過電流検出マスク信号ＭＳとを演算し、過電流検出結果信号ＣＳが第１のマスク期間Ｍ１でマスク（無効化）された過電流制御信号ＳＤ（“Ｌｏｗ”レベル）を出力する（時刻ｔ４〜ｔ５）。

これにより、スイッチ素子ＳＷがオンすることにより発生したスイッチングノイズによる、過電流の誤検出を抑制することができる。

以上のように、電源電圧ＶＩＮに応じて、マスク期間の長さを変える制御を行うことにより、使用条件に応じて最適なマスク期間で過電流の検出を行うことができる。

特に、電源電圧ＶＩＮが低い場合において、降圧比が小さくなるため、スイッチ素子ＳＷのオン時間が長くなる。この場合、マスク期間を長く設けても、過電流の検出期間を確保できる。これにより、電源電圧ＶＩＮが低い条件において、マスク期間を長くすることにより、ＤＣ−ＤＣコンバータを高速化しつつ、過電流の誤検出を抑制することができる。

以上のように、本実施例１に係るＤＣ−ＤＣコンバータによれば、過電流の誤検出を抑制することができる。

既述の実施例１では、降圧型のＤＣ−ＤＣコンバータの構成の一例について説明した。

スイッチ素子ＳＷに流れる電流に相関関係があるスイッチ素子ＳＷの一端（ドレイン）と他端（ソース）との間の電位差ＶＤＳを検出した。しかし、スイッチ素子ＳＷの一端（ドレイン）の電圧も、スイッチ素子ＳＷに流れる電流に相関関係がある。

そこで、本実施例２では、スイッチ素子ＳＷの電流経路の一端（ドレイン）の電圧を検出電圧Ｖａとして用いた降圧型のＤＣ−ＤＣコンバータの構成の他の例について説明する。

図３は、実施例２に係るＤＣ−ＤＣコンバータ２０００の構成の一例を示す回路図である。なお、この図３において、図１と同じ符号は、実施例１と同様の構成を示し、説明を省略する。

図３に示すように、ＤＣ−ＤＣコンバータ２０００は、例えば、出力端子ＴＯＵＴと、分圧回路ＲＣと、コイルＬと、キャパシタＣと、ダイオードＤと、半導体集積回路２００とを備える。そして、この半導体集積回路２００は、入力端子ＴＩＮと、制御端子ＴＸと、フィードバック端子ＴＦＢと、スイッチ素子（ここでは、例えば、ｎチャネル型ＭＯＳトランジスタ）ＳＷと、過電流検出回路（ここでは、例えば、コンパレータ）Ｘと、マスク制御回路ＭＣと、マスク調整回路ＭＡと、演算回路Ｙと、出力制御回路ＯＣと、基準電圧生成回路ＶＧと、を備える。

すなわち、ＤＣ−ＤＣコンバータ２０００（半導体集積回路２００）は、実施例１と比較して、第１の変換回路ＶＩＣと第２の変換回路ＩＶＣとが省略されている。

ここで、既述のように、スイッチ素子ＳＷの一端（ドレイン）の電圧も、スイッチ素子ＳＷに流れる電流に相関関係がある。

そこで、過電流検出回路Ｘは、上スイッチ素子ＳＷに流れる電流（スイッチ素子ＳＷの一端（ドレイン）の電圧）に応じた検出電圧Ｖａと、予め設定された基準電圧Ｖｒｅｆとを比較し、この比較結果に応じた過電流検出結果信号ＣＳを出力する。

すなわち、既述のように、本実施例２では、スイッチ素子ＳＷの一端（ドレイン）の電圧を検出電圧Ｖａとして用いている。

なお、ＤＣ−ＤＣコンバータ２０００のその他の構成は、実施例１のＤＣ−ＤＣコンバータ１０００と同様である。

また、ＤＣ−ＤＣコンバータ２０００の動作は、実施例１のＤＣ−ＤＣコンバータ１０００と同様である。

すなわち、本実施例２に係るＤＣ−ＤＣコンバータによれば、実施例１と同様に、過電流の誤検出を抑制することができる。

既述の実施例１、２では、降圧型のＤＣ−ＤＣコンバータの構成例について説明した。本実施例３では、昇圧型のＤＣ−ＤＣコンバータの構成例について説明する。

図４は、実施例３に係るＤＣ−ＤＣコンバータ３０００の構成の一例を示す回路図である。なお、この図４において、図１と同じ符号は、実施例１と同様の構成を示し、説明を省略する。

図４に示すように、ＤＣ−ＤＣコンバータ３０００は、例えば、出力端子ＴＯＵＴと、分圧回路ＲＣと、コイルＬと、キャパシタＣと、ダイオードＤと、半導体集積回路３００とを備える。そして、この半導体集積回路３００は、入力端子ＴＩＮと、フィードバック端子ＴＦＢと、スイッチ素子（ここでは、例えば、ＭＯＳトランジスタ）ＳＷと、過電流検出回路（ここでは、例えば、コンパレータ）Ｘと、マスク制御回路ＭＣと、マスク調整回路ＭＡと、演算回路Ｙと、出力制御回路ＯＣと、基準電圧生成回路ＶＧと、第１の変換回路ＶＩＣと、第２の変換回路ＩＶＣと、を備える。

ここで、図４に示すように、コイルＬは、一端に電源電圧ＶＩＮが供給される。

また、ダイオードＤは、アノードがコイルＬの他端に接続され、カソードが出力端子ＴＯＵＴに接続されている。

キャパシタＣは、出力端子ＴＯＵＴと接地との間に接続されている。

入力端子ＴＩＮは、コイルＬの他端が接続され、接地との間にスイッチ素子ＳＷが接続されている。

フィードバック端子ＴＦＢは、フィードバック信号ＦＢが供給される。

分圧回路ＲＣは、出力端子ＴＯＵＴと接地との間に接続され、出力電圧ＶＯＵＴを分圧した電圧をフィードバック信号ＦＢとして出力する。

このように、ＤＣ−ＤＣコンバータ３０００は、昇圧型のＤＣ−ＤＣコンバータの構成を有する。

ここで、既述の実施例１と同様に、出力制御回路ＯＣは、出力電圧ＶＯＵＴに基づいたフィードバック信号ＦＢが予め設定された目標値に近づくように、スイッチ素子ＳＷをＰＷＭ制御する。これにより、ＤＣ−ＤＣコンバータ３０００の出力電圧ＶＯＵＴが、該目標値に維持される。

これにより、ＤＣ−ＤＣコンバータ３０００は、電源電圧ＶＩＮを昇圧した出力電圧ＶＯＵＴを、出力端子ＴＯＵＴに出力する。

さらに、出力制御回路ＯＣは、実施例１と同様に、過電流制御信号ＳＤに基づいて、スイッチ素子ＳＷを強制的にオフする。これにより、過電流がカットオフされる。

特に、出力制御回路ＯＣは、既述のマスク期間を除く期間において、過電流制御信号ＳＤが、検出電圧ＶＡが基準電圧Ｖｒｅｆ以上である比較結果を規定する場合には、スイッチ素子ＳＷを強制的にオフする。

なお、ＤＣ−ＤＣコンバータ３０００のその他の構成は、実施例１のＤＣ−ＤＣコンバータ１０００と同様である。

そして、ＤＣ−ＤＣコンバータ３０００のその他の動作・機能は、実施例１のＤＣ−ＤＣコンバータ１０００と同様である。

なお、ＤＣ−ＤＣコンバータ３０００は、半導体集積回路３００に代えて実施例２において説明した半導体集積回路２００に置き換えることによっても同様の効果を得ることができる。

すなわち、本実施例３に係るＤＣ−ＤＣコンバータによれば、過電流の誤検出を抑制することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１０００、２０００、３０００ ＤＣ−ＤＣコンバータ
１００、２００、３００ 半導体集積回路
ＴＯＵＴ 出力端子
ＲＣ 分圧回路
Ｌ コイル
Ｃ キャパシタ
Ｄ ダイオード
ＴＩＮ 入力端子
ＴＸ 制御端子
ＴＦＢ フィードバック端子
ＳＷ スイッチ素子
Ｘ 過電流検出回路（コンパレータ）
ＭＣ マスク制御回路
ＭＡ マスク調整回路
Ｙ 演算回路
ＯＣ 出力制御回路
ＶＧ 基準電圧生成回路
ＶＩＣ 第１の変換回路
ＩＶＣ 第２の変換回路

Claims (10)

1. 電源電圧を降圧又は昇圧した出力電圧を、出力端子に出力するＤＣ−ＤＣコンバータであって、
   前記出力端子への電流の供給を制御するスイッチ素子と、
   前記スイッチ素子に流れる電流に応じた検出電圧と、基準電圧とを比較し、この比較結果を規定する過電流検出結果信号を出力する過電流検出回路と、
   前記過電流検出結果信号をマスクするマスク期間を規定する過電流検出マスク信号を出力するマスク制御回路と、
   前記電源電圧に応じて前記マスク期間の長さを調整するマスク調整回路と、
   前記過電流検出結果信号と前記過電流検出マスク信号とを演算し、前記過電流検出結果信号が前記マスク期間でマスクされた過電流制御信号を出力する演算回路と、
   前記出力電圧に基づいたフィードバック信号が予め設定された目標値に近づくように、前記スイッチ素子をＰＷＭ制御するとともに、前記過電流制御信号に基づいて、前記スイッチ素子を強制的にオフする出力制御回路と、を備える
   ことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記マスク調整回路は、前記電源電圧が切替閾値以上である場合は前記マスク期間を第１のマスク期間、前記電源電圧が切替閾値未満である場合は前記マスク期間を前記第１のマスク期間よりも長い第２のマスク期間に調整する、
   ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記出力制御回路は、
   前記マスク期間を除く期間において、前記過電流制御信号が、前記検出電圧が前記基準電圧以上である場合には、前記スイッチ素子を強制的にオフする
   ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
4. 前記マスク期間は、前記スイッチ素子がオンに制御されたときに開始することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
5. 前記マスク期間は、前記スイッチ素子が連続してオンしている期間よりも短いことを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記スイッチ素子の電流経路の両端の電位差を検出し、前記電位差を検出電流に変換して出力する第１の変換回路と、
   前記検出電流を前記検出電圧に変換して出力する第２の変換回路と、をさらに備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
7. 前記スイッチ素子の電流経路の一端が接続され、前記電源電圧が供給される入力端子と、
   前記スイッチ素子の電流経路の他端が接続される制御端子と、
   前記フィードバック信号が供給されるフィードバック端子と、
   前記出力端子と前記制御端子との間に接続されたコイルと、
   前記出力端子と接地との間に接続されたキャパシタと、
   カソードが前記制御端子に接続され、アノードが前記接地に接続されたダイオードと、
   前記出力端子と前記接地との間に接続され、前記出力電圧を分圧した電圧を前記フィードバック信号として出力する分圧回路と、をさらに備え、
   前記電源電圧を降圧した前記出力電圧を、前記出力端子に出力することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
8. 一端に前記電源電圧が供給されるコイルと、
   アノードが前記コイルの他端に接続され、カソードが前記出力端子に接続されたダイオードと、
   前記出力端子と接地との間に接続されたキャパシタと、
   前記コイルの他端が接続され、前記接地との間に前記スイッチ素子が接続された入力端子と、
   前記フィードバック信号が供給されるフィードバック端子と、
   前記出力端子と前記接地との間に接続され、前記出力電圧を分圧した電圧を前記フィードバック信号として出力する分圧回路と、をさらに備え、
   前記電源電圧を昇圧した前記出力電圧を、前記出力端子に出力することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
9. 前記スイッチ素子は、ＭＯＳトランジスタであることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
10. 電源電圧を降圧又は昇圧した出力電圧を、出力端子に出力するＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
    前記出力端子への電流の供給を制御するスイッチ素子と、
    前記スイッチ素子に流れる電流に応じた検出電圧と、基準電圧とを比較し、この比較結果に応じた過電流検出結果信号を出力する過電流検出回路と、
    前記過電流検出結果信号をマスクするマスク期間を規定する過電流検出マスク信号を出力するマスク制御回路と、
    前記電源電圧に応じて前記マスク期間の長さを調整するマスク調整回路と、
    前記過電流検出結果信号と前記過電流検出マスク信号とを演算し、前記過電流検出結果信号が前記マスク期間でマスクされた過電流制御信号を出力する演算回路と、
    前記出力電圧に基づいたフィードバック信号が予め設定された目標値に近づくように、前記スイッチ素子をＰＷＭ制御するとともに、前記過電流制御信号に基づいて、前記スイッチ素子を強制的にオフする出力制御回路と、を備える
    ことを特徴とする半導体集積回路。

Images