JP2006166613A - スイッチング電源装置 - Google Patents

Abstract

【課題】 スイッチングにより出力電圧を安定化するスイッチング電源装置に関し、負荷急変に伴う出力電圧のオーバーシュートを低減する。
【解決手段】 負荷Ｒｏに印加する出力電圧を検出して第１の基準電圧Ｖｒｅｆ１と誤差増幅器ＥＡにより比較し、この誤差増幅器ＥＡの出力信号に対応してスイッチング素子（Ｑ１，Ｑ２）のオン、オフ期間をパルス幅制御回路ＰＷＭと駆動回路ＤＲＶとにより制御し、負荷Ｒｏに印加する出力電圧を安定化するスイッチング電源装置であって、誤差増幅器ＥＡの出力信号と第２の基準電圧Ｖｒｅｆ２とを比較して、負荷急変に伴う誤差増幅器ＥＡの出力信号が第２の基準電圧Ｖｒｅｆ２を超えた時の比較出力信号を、負荷Ｒｏに印加する出力電圧を検出して入力する前記誤差増幅器ＥＡの端子に加える比較器ＣＯＭＰを設ける。
【選択図】 図１

Description

本発明は、負荷急変時に於いても、安定した電圧を出力して負荷に供給できるスイッチング電源装置に関する。

負荷に供給する直流の出力電圧を検出して基準電圧と比較し、誤差分に対応してスイッチング素子のオン期間を制御することにより、基準電圧を基に設定した出力電圧を安定化して負荷に供給するスイッチング電源装置は、既に各種の構成が提案され、且つ実用化されている。例えば、従来例として、図４に示す同期整流方式の降圧ＤＣ／ＤＣコンバータ構成のスイッチング電源装置が知られている。同図に於いて、Ｖｉｎは整流電圧等の入力電圧、Ｖｏは出力電圧、Ｑ１，Ｑ２は電界効果トランジスタ等によるハイサイド側同期整流スイッチング素子及びローサイド側同期整流スイッチング素子、Ｌはチョークコイル、Ｃｏは平滑コンデンサ、Ｒｏは負荷、Ｉｏは負荷電流、ＤＲＶは駆動回路、ＰＷＭはパルス幅制御回路、Ｖｒｅｆ１は基準電圧、Ｒ１，Ｒ２は帰還用の抵抗、Ｃ１は帰還用のコンデンサ、ＥＡは誤差増幅器を示す。

負荷Ｒｏに印加する出力電圧Ｖｏを−端子に、又基準電圧Ｖｒｅｆ１を＋端子にそれぞれ入力する誤差増幅器ＥＡにより、出力電圧Ｖｏと基準電圧Ｖｅｒｆ１とを比較し、その誤差分をパルス幅制御回路ＰＷＭに入力する。パルス幅制御回路ＰＷＭは、誤差増幅器ＥＡの出力信号と、スイッチング周期の鋸歯状波信号とを比較し、それらの差分に相当するパルス幅の信号を駆動回路ＤＲＶに入力する。駆動回路ＤＲＶは、パルス幅制御回路ＰＷＭからのスイッチング周期に従ったパルス信号により、ハイサイド側同期整流スイッチング素子Ｑ１をオンとした時、ローサイド側同期整流スイッチング素子Ｑ２をオフとし、反対に、ハイサイド側同期整流スイッチング素子Ｑ１をオフとした時、ローサイド側同期整流スイッチング素子Ｑ２をオンとするように制御する。

この場合、ハイサイド側同期整流スイッチング素子Ｑ１のオン期間を長くすると、チョークコイルＬを介して平滑コンデンサＣｏに対する充電期間が長くなって出力電圧Ｖｏは上昇し、反対にオン期間を短くすると、チョークコイルＬによる蓄積エネルギにより平滑コンデンサＣｏにローサイド側同期整流スイッチング素子Ｑ２を介して充電が継続するが、出力電圧Ｖｏは次第に低下する。

従って、誤差増幅器ＥＡにより、出力電圧Ｖｏと基準電圧Ｖｒｅｆ１とを比較して、ハイサイド側同期整流スイッチング素子Ｑ１とローサイド側同期整流スイッチング素子Ｑ２とのオン、オフ期間を制御することにより、出力電圧Ｖｏを安定化することができる。

又負荷Ｒｏの急変時、例えば、負荷電流Ｉｏが急激に増加した場合、出力電圧Ｖｏが低下する。それにより、誤差増幅器ＥＡの出力信号が大きくなり、パルス幅制御回路ＰＷＭは、ハイサイド側同期整流スイッチング素子Ｑ１のオン幅を広くするように駆動回路ＤＲＶを制御することになる。それによって、出力電圧Ｖｏが余分に上昇するオーバーシュートが生じる場合がある。そこで、オン期間とオフ期間との比率の上限値を定めて、誤差増幅器ＥＡの出力が大きくなっても、オン期間の増加又はオフ期間の増加を、設定した上限値に従って制限する手段が提案されている（例えば、特許文献１参照）。
特開平９−８４３４２号公報

従来例の例えば図４に示すスイッチング電源装置に於いて、負荷Ｒｏが急変して、負荷電流Ｉｏがスイッチング周期より速い電流変化率ｄｉ／ｄｔで上昇した場合、出力電圧Ｖｏは低下するから、ハイサイド側同期整流スイッチング素子Ｑ１は最大オン期間幅に制御される場合がある。図５は、このような状態に於ける負荷電流Ｉｏの変動分ΔＩｏと、出力電圧Ｖｏの変動分ΔＶｏと、ハイサイド側同期整流スイッチング素子Ｑ１のＯＮ，ＯＦＦの期間とを示すもので、負荷電流Ｉｏがスイッチング周期より早い速度で、図示のように急上昇すると、出力電圧Ｖｏは低下する。それにより、誤差増幅器ＥＡの出力信号が高くなり、パルス幅制御回路ＰＷＭは、ハイサイド側同期整流スイッチング素子Ｑ１のＯＮ期間を最大、又はそれに近い期間となるように制御する。従って、出力電圧Ｖｏは上昇する。この出力電圧Ｖｏが設定値まで上昇しても、ハイサイド側同期整流スイッチング素子Ｑ１は、ＯＮ状態を継続しているので、出力電圧Ｖｏは更に上昇し、所謂、オーバーシュート発生の状態となる。次のスイッチング周期に於いて、出力電圧Ｖｏが設定値を超えているので、ハイサイド側同期整流スイッチング素子Ｑ１のＯＮ期間が短くなるように制御される。それにより、出力電圧Ｖｏは設定値に低下する。

このように、負荷Ｒｏの急変時に出力電圧Ｖｏのオーバーシュートが発生すると、半導体集積回路等の負荷Ｒｏに対して過電圧印加によるストレスや障害等を与える問題がある。このような問題は、図４に示す同期整流方式の降圧ＤＣ／ＤＣコンバータ構成のスイッチング電源装置のみでなく、他の各種の構成のスイッチング電源装置に於いても生じるものである。そこで、出力電圧のオーバーシュートの発生を抑制する為に、オン期間とオフ期間との比率に上限値を設定する前述の従来例を適用することが考えられる。しかし、そのような制限により、負荷電流の上限値が抑制される。即ち、スイッチング電源装置の電力容量を充分に利用できない問題が生じる。

本発明は、前述の従来例の問題を解決するものであり、所望の電力容量に従って負荷に電力を供給すると共に、負荷急変時の出力電圧のオーバーシュートの発生を抑制することを目的とする。

本発明のスイッチング電源装置は、負荷に印加する出力電圧を検出して第１の基準電圧と誤差増幅器により比較し、この誤差増幅器の出力信号に対応してスイッチング素子のオン、オフ期間を制御し、負荷に印加する出力電圧を安定化するスイッチング電源装置に於いて、誤差増幅器の出力信号と第２の基準電圧とを比較して、誤差増幅器の出力信号が第２の基準電圧を超えた時の比較出力信号を、前記負荷に印加する出力電圧を検出して入力する前記誤差増幅器の端子に加える比較器を設けた構成を有するものである。

又負荷に印加する出力電圧を検出して−端子に入力し、第１の基準電圧を＋端子に入力する誤差増幅器と、この誤差増幅器の出力信号を＋端子に入力し、第２の基準電圧を−端子に入力する比較器と、誤差増幅器の出力信号が第２の基準電圧を超えた時の比較器の出力信号を、誤差増幅器の−端子に入力するダイオードとを備えている。

又負荷に印加する出力電圧を検出して第１の基準電圧と比較して誤差増幅器により比較し、この誤差増幅器の出力信号に対応してスイッチングのオン、オフ期間を制御し、負荷に印加する出力電圧を安定化するスイッチング電源装置に於いて、誤差増幅器の出力信号と第２の基準電圧とを比較して、誤差増幅器の出力信号が第２の基準電圧を超えた時の比較出力信号を、負荷に印加する出力電圧を検出して入力する前記誤差増幅器の端子に加える比較器と、誤差増幅器の出力信号を、抵抗を介して加えるコンデンサの端子電圧を前記第２の基準電圧とする第２の基準電圧生成回路とを備えた構成を有するものである。

又第２の基準電圧生成回路は、誤差増幅器の出力信号を、演算増幅器を介して加える抵抗とコンデンサと、このコンデンサの端子電圧を、比較器に第２の基準電圧として入力するダイオードとを備えることができる。

負荷急変による出力電圧の急激な低下を、第２の基準電圧と誤差増幅器の出力信号とを比較器により比較して検出し、出力電圧の急激な低下が回復した状態とすることにより、出力電圧のオーバーシュートの発生を低減することができる。又スイッチング素子のオン期間とオフ期間との比率に制限を設定するものではないから、スイッチング電源装置の最大の給電能力を発揮させることができる。

本発明のスイッチング電源装置は、図１を参照すると、負荷Ｒｏに印加する出力電圧を検出して第１の基準電圧Ｖｒｅｆ１と誤差増幅器ＥＡにより比較し、この誤差増幅器ＥＡの出力信号に対応してスイッチング素子（Ｑ１，Ｑ２）のオン、オフ期間をパルス幅制御回路ＰＷＭと駆動回路ＤＲＶとにより制御し、負荷Ｒｏに印加する出力電圧を安定化するスイッチング電源装置であって、誤差増幅器ＥＡの出力信号と第２の基準電圧Ｖｒｅｆ２とを比較して、誤差増幅器ＥＡの出力信号が第２の基準電圧Ｖｒｅｆ２を超えた時の比較出力信号を、負荷Ｒｏに印加する出力電圧を検出して入力する前記誤差増幅器ＥＲの端子に加える比較器ＣＯＭＰを設ける。

図１は、本発明の実施例１の説明図であり、同期整流方式の降圧ＤＣ／ＤＣコンバータ構成のスイッチング電源装置に適用した場合を示し、同図に於いて、Ｖｉｎは整流電圧等の入力電圧、Ｑ１，Ｑ２は電界効果トランジスタ等によるハイサイド側同期整流スイッチング素子及びローサイド側同期整流スイッチング素子、Ｌはチョークコイル、Ｃｏは平滑コンデンサ、Ｒｏは負荷、ＤＲＶは駆動回路、ＰＷＭはパルス幅制御回路、Ｖｒｅｆ１，Ｖｒｅｆ２は第１，第２の基準電圧、Ｒ１，Ｒ２は帰還用の抵抗、Ｃ１は帰還用のコンデンサ、ＥＡは誤差増幅器、ＣＯＭＰは比較器、Ｄ１はダイオードを示す。

負荷Ｒｏに印加する出力電圧を直接又は抵抗分圧等により検出して誤差増幅器ＥＡの−端子に入力し、その＋端子に第１の基準電圧Ｖｒｅｆ１を入力して、誤差分の出力信号をパルス幅制御回路ＰＷＭに入力する。このパルス幅制御回路ＰＷＭは、スイッチング周期の鋸歯状波信号と比較して、例えば、ハイサイド側同期整流スイッチング素子Ｑ１をオン状態とするパルス幅の信号を駆動回路ＤＲＶに入力する。駆動回路ＤＲＶは、ハイサイド側同期整流スイッチング素子Ｑ１とローサイド側同期整流スイッチング素子Ｑ２とのオン、オフを制御して、出力電圧の安定化制御を行うものであり、このような構成は、前述の従来例の構成と同様の場合を示している。

この実施例１に於いては、誤差増幅器ＥＡの出力信号を＋端子に、第２の基準電圧Ｖｒｅｆ２を−端子にそれぞれ入力し、出力信号を、ダイオードＤ１を介して誤差増幅器ＥＡの−端子に入力する比較器ＣＯＭＰを設けた構成を有するものである。この比較器ＣＯＭＰは、負荷Ｒｏの急激な変動により、出力電圧が急激に低下した場合、第１の基準電圧Ｖｒｅｆ１との誤差分が大きくなり、従って、誤差増幅器ＥＡの出力信号が大きくなることにより、ハイサイド側同期整流スイッチング素子Ｑ１のオン期間を長くする制御が行われるが、誤差増幅器ＥＡの出力信号が第２の基準電圧Ｖｒｅｆ２を超えると、比較器ＣＯＭＰの出力信号がダイオードＤ１を介して誤差増幅器ＥＡの−端子に加えられて、出力電圧が上昇した状態を形成する。それにより、誤差増幅器ＥＡの出力信号が低下して、ハイサイド側同期整流スイッチング素子Ｑ１のオン期間の延長が中止される。従って、出力電圧のオーバーシュート発生を低減することができる。即ち、オーバーシュート低減回路を構成している。

図２は、動作説明図であり、ΔＩｏは負荷電流の変化分、ΔＶｏは出力電圧の変化分、ＳＷは、鋸歯状波信号ａと、誤差増幅器ＥＡの出力信号ｂ（実線），ｂ’(点線)と、第２の基準電圧ｃとを示し、Ｑ１はハイサイド側同期整流スイッチング素子のＯＮ，ＯＦＦ動作を示す。負荷電流がスイッチング周期に比較して急激な上昇率により増加すると、出力電圧は、ΔＶｏに示すように低下する。

それにより、誤差増幅器ＥＡの出力信号は、点線のｂ’に示すように増加しようとするが、第２の基準電圧ｃ（Ｖｒｅｆ２）を超えると、比較器ＣＯＭＰの出力信号がダイオードＤ１を介して、誤差増幅器ＥＡの−端子に入力され、誤差増幅器ＥＡの出力信号は、実線ｂに示すように短時間で低下する。又誤差増幅器ＥＡの出力信号が実線ｂに示す変化となるから、この出力信号ｂと鋸歯状波信号ａとの比較結果に対応したパルス幅信号を駆動回路ＤＲＶに入力する。例えば、ハイサイド側同期整流スイッチング素子Ｑ１のＯＮ期間は、誤差増幅器ＥＡの出力信号が点線で示す変化の場合に、点線で示す期間となり、従来例で説明したように、出力電圧の変化分ΔＶｏは点線で示すように、オーバーシュート状態となるが、この実施例に於いては、誤差増幅器ＥＡの出力信号が実線ｂに示す変化となり、ハイサイド側同期整流スイッチング素子Ｑ１のＯＮ期間は実線で示すものとなるから、出力電圧の変化分ΔＶｏは実線で示すように、オーバーシュート状態が生じないように制御することができる。

図３は、本発明の実施例２の説明図であり、図１と同一符号は同一部分を示し、この実施例２は、演算増幅器ＡＭＰと、抵抗Ｒ３と、コンデンサＣ２と、ダイオードＤ２とからなる第２の基準電圧Ｖｒｅｆ２生成回路を設けた構成を示すものである。この第２の基準電圧Ｖｒｅｆ２生成回路は、誤差増幅器ＥＡの出力信号を、演算増幅器ＡＭＰを介して抵抗Ｒ３とコンデンサＣ２とに印加し、このコンデンサＣ２の端子電圧をダイオードＤ２を介して、比較器ＣＯＭＰの−端子に第２の基準電圧Ｖｒｅｆ２として加えるものであり、コンデンサＣ２の端子電圧は、通常は、誤差増幅器ＥＡの出力信号とほぼ同様の値となるが、ダイオードＤ２の順方向電圧だけ高い電圧が第２の基準電圧Ｖｒｅｆ２として、比較器ＣＯＭＰの−端子に加えられる。

又負荷急変時には、負荷Ｒｏに印加する出力電圧が前述のように急低下し、それによる誤差増幅器ＥＡの出力信号電圧が急上昇するが、抵抗Ｒ３とコンデンサＣ２とによる遅延回路によって、コンデンサＣ２の端子電圧に、ダイオードＤ２の順方向電圧を加算した値の第２の基準電圧Ｖｒｅｆ２は、急変前の値に維持する。従って、誤差増幅器ＥＡの出力信号が大きくなることにより、ハイサイド側同期整流スイッチング素子Ｑ１のオン期間を長くする制御が行われるが、誤差増幅器ＥＡの出力信号が第２の基準電圧Ｖｒｅｆ２を超えると、比較器ＣＯＭＰの出力信号がダイオードＤ１を介して誤差増幅器ＥＡの−端子に加えられて、出力電圧が上昇した状態を形成する。それにより、誤差増幅器ＥＡの出力信号が低下して、ハイサイド側同期整流スイッチング素子Ｑ１のオン期間の延長が中止される。従って、出力電圧のオーバーシュートを低減することができる。即ち、オーバーシュート低減回路を構成している。

前述の実施例１，２に於ける比較器ＣＯＭＰは、負荷急変時の誤差増幅器ＥＡの出力信号の急変を比較検出できる高速動作の回路構成とするものである。又同期整流方式の非絶縁型降圧コンバータに適用した場合を示すが、非絶縁昇圧コンバータや、絶縁型のフォワードコンバータ、フライバックコンバータ等のスイッチング電源装置にも適用することができるものである。

本発明の実施例１の処理説明図である。 本発明の実施例１の動作説明図である。 本発明の実施例２の説明図である。 従来例の説明図である。 従来例の動作図である。

符号の説明

Ｖｉｎ 入力電圧
Ｑ１ ハイサイド側同期整流スイッチング素子
Ｑ２ ローサイド側同期整流スイッチング素子
Ｌ チョークコイル
Ｃｏ 平滑コンデンサ
Ｒｏ 負荷
ＤＲＶ 駆動回路
ＰＷＭ パルス幅制御回路
Ｖｒｅｆ１ 第１の基準電圧
Ｖｒｅｆ２ 第２の基準電圧
Ｒ１，Ｒ２ 帰還用の抵抗
Ｃ１ 帰還用のコンデンサ
ＥＡ 誤差増幅器
ＣＯＭＰ 比較器
Ｄ１ ダイオード

Claims (4)

1. 負荷に印加する出力電圧を検出して第１の基準電圧と誤差増幅器により比較し、該誤差増幅器の出力信号に対応してスイッチング素子のオン、オフ期間を制御し、前記出力電圧を安定化するスイッチング電源装置に於いて、
   前記誤差増幅器の出力信号と第２の基準電圧とを比較して、前記誤差増幅器の出力信号が前記第２の基準電圧を超えた時の比較出力信号を、前記出力電圧を検出して入力する前記誤差増幅器の端子に加える比較器を設けた
   ことを特徴とするスイッチング電源装置。
2. 前記負荷に印加する出力電圧を検出して−端子に入力し、前記第１の基準電圧を＋端子に入力する誤差増幅器と、該誤差増幅器の出力信号を＋端子に入力し、前記第２の基準電圧を−端子に入力する比較器と、前記誤差増幅器の出力信号が前記第２の基準電圧を超えた時の前記比較器の出力信号を前記誤差増幅器の前記−端子に入力するダイオードとを備えたことを特徴とする請求項１記載のスイッチング電源装置。
3. 負荷に印加する出力電圧を検出して第１の基準電圧と誤差増幅器により比較し、該誤差増幅器の出力信号に対応してスイッチング素子のオン、オフ期間を制御し、前記出力電圧を安定化するスイッチング電源装置に於いて、
   前記誤差増幅器の出力信号と第２の基準電圧とを比較して、前記誤差増幅器の出力信号が前記第２の基準電圧を超えた時の比較出力信号を、前記出力電圧を検出して入力する前記誤差増幅器の端子に加える比較器と、
   前記誤差増幅器の出力信号を、抵抗を介して加えるコンデンサの端子電圧を前記第２の基準電圧とする第２の基準電圧生成回路と
   を備えたことを特徴とするスイッチング電源装置。
4. 前記第２の基準電圧生成回路は、前記誤差増幅器の出力信号を、演算増幅器を介して加える抵抗とコンデンサと、該コンデンサの端子電圧を前記比較器に前記第２の基準電圧として入力するダイオードとを備えたことを特徴とする請求項３記載のスイッチング電源装置。

Images