JP6827112B2 - 制御回路、及び理想ダイオード回路 - Google Patents

制御回路、及び理想ダイオード回路 Download PDF

Info

Publication number
JP6827112B2
JP6827112B2 JP2019526098A JP2019526098A JP6827112B2 JP 6827112 B2 JP6827112 B2 JP 6827112B2 JP 2019526098 A JP2019526098 A JP 2019526098A JP 2019526098 A JP2019526098 A JP 2019526098A JP 6827112 B2 JP6827112 B2 JP 6827112B2
Authority
JP
Japan
Prior art keywords
current
voltage
control unit
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019526098A
Other languages
English (en)
Other versions
JPWO2019003421A1 (ja
Inventor
和彦 齊藤
和彦 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2019003421A1 publication Critical patent/JPWO2019003421A1/ja
Application granted granted Critical
Publication of JP6827112B2 publication Critical patent/JP6827112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Rectifiers (AREA)
  • Amplifiers (AREA)

Description

本発明は、制御回路、及び理想ダイオード回路に関する。
近年、電界効果トランジスタを、理想ダイオードとして使用する技術が知られている（例えば、特許文献１を参照）。このような、理想トランジスタでは、制御回路が、電界効果トランジスタのソース電圧と、ドレイン電圧とを比較するコンパレータを備え、当該コンパレータの比較結果に応じて、ゲート電圧を制御することにより、電界効果トランジスタをダイオードとして動作させる制御を行っていた。
特開２０１３−２５５４２５号公報
しかしながら、上述した従来の制御回路では、例えば、理想ダイオードに大電流を流す必要がある場合には、逆流阻止する際に逆流を防止するために、ゲート電圧を制御する駆動能力を大きくする必要があった。そのため、従来の制御回路では、例えば、理想ダイオードに軽負荷が接続される待機状態において、消費電流が大きくなるという問題があった。
本発明は、上記問題を解決すべくなされたもので、その目的は、理想ダイオードの機能を維持しつつ、待機状態において消費電流を低減することができる制御回路、及び理想ダイオード回路を提供することにある。
上記問題を解決するために、本発明の一態様は、ボディーダイオードが順方向になるように接続されている電界効果トランジスタのソース端子の電圧とドレイン端子の電圧との差に応じて、電界効果トランジスタのゲート端子の電圧を制御するトランジスタ制御部と、前記電界効果トランジスタのソース端子を介して接続される負荷が軽い場合に、前記トランジスタ制御部を動作させる動作電流を減少させ、前記負荷が重い場合に、前記動作電流を増大させる電流制御部とを備え、前記電流制御部は、前記ゲート端子の電圧が、前記電界効果トランジスタに流れるトランジスタ電流が所定の電流値以下の状態になる電圧になった場合に、前記トランジスタ制御部を動作させる動作電流を減少させ、前記ゲート端子の電圧が、前記トランジスタ電流が前記所定の電流値を超える状態になる電圧になった場合に、前記動作電流を増大させる制御回路である。
また、本発明の一態様は、上記の制御回路において、前記電流制御部は、起動時の前記動作電流の基準となる定電流を供給する第１電流源と、前記ゲート端子の電圧が、前記電界効果トランジスタに流れるトランジスタ電流が前記所定の電流値を超える状態になる電圧になった場合に、前記第１電流源に追加の定電流を付加して供給する第２電流源とを備えてもよい。
また、本発明の一態様は、上記の制御回路において、前記電流制御部は、前記動作電流の基準となる定電流を供給する複数の電流源を備え、前記ゲート端子の電圧に応じて、前記複数の電流源を切り替えて、前記動作電流の基準となる定電流を供給するようにしてもよい。
また、本発明の一態様は、ボディーダイオードが順方向になるように接続されている電界効果トランジスタのソース端子の電圧とドレイン端子の電圧との差に応じて、電界効果トランジスタのゲート端子の電圧を制御するトランジスタ制御部と、前記電界効果トランジスタのソース端子を介して接続される負荷が軽い場合に、前記トランジスタ制御部を動作させる動作電流を減少させ、前記負荷が重い場合に、前記動作電流を増大させる電流制御部とを備え、前記電流制御部は、前記動作電流の基準となる定電流を供給する複数の電流源を備え、前記ゲート端子の電圧に応じて、前記複数の電流源を切り替えて、前記動作電流の基準となる定電流を供給する制御回路である。
また、本発明の一態様は、上記の制御回路において、前記電流制御部は、前記ゲート端子の電圧に応じて、前記複数の電流源のうちのいずれかの電流源、又は組み合わせの電流源を選択して、前記動作電流の基準となる定電流を供給するようにしてもよい。
また、本発明の一態様は、上記の制御回路において、前記トランジスタ制御部は、前記ドレイン端子の電圧と前記ソース端子の電圧との差分に応じて、前記ゲート端子の電圧を制御する差動増幅回路を備えてもよい。
また、本発明の一態様は、上記の制御回路と、前記電界効果トランジスタとを備える理想ダイオード回路である。
本発明によれば、トランジスタ制御部が、ボディーダイオードが順方向になるように接続されている電界効果トランジスタのソース端子の電圧とドレイン端子の電圧との差に応じて、電界効果トランジスタのゲート端子の電圧を制御する。そして、電流制御部が、電界効果トランジスタのソース端子を介して接続される負荷が軽い場合に、トランジスタ制御部を動作させる動作電流を減少させる。また、電流制御部が、前記負荷が重い場合に、前記動作電流を増大させる。これにより、制御回路は、例えば、軽負荷時などの待機状態において、トランジスタ制御部を動作させる動作電流を減少させるため、理想ダイオードの機能を維持しつつ、待機状態において消費電流を低減することができる。
第１の実施形態による理想ダイオード回路の構成の一例を示すブロック図である。 第１の実施形態によるＶＧＳ検出電圧電流変換回路の構成例を示す図である。 第１の実施形態におけるトランジスタ制御部の動作の一例を示すフローチャートである。 第１の実施形態における電流制御部の動作の一例を示すフローチャートである。 第１の実施形態における制御回路の動作の一例を示す第１のタイミングチャートである。 第１の実施形態における制御回路の動作の一例を示す第２のタイミングチャートである。 第１の実施形態における電流制御部の動作の一例を示す図である。 第２の実施形態による理想ダイオード回路の構成の一例を示すブロック図である。 第２の実施形態における電流制御部の動作の一例を示すフローチャートである。
以下、本発明の一実施形態による制御回路、及び理想ダイオード回路について図面を参照して説明する。
［第１の実施形態］
図１は、本実施形態による理想ダイオード回路１の構成の一例を示すブロック図である。
図１に示すように、理想ダイオード回路１は、ＭＯＳトランジスタ２と、制御回路１０とを備える。
理想ダイオード回路１は、バッテリなどの直流電源（不図示）と、負荷（不図示）の間に接続されるものとする。すなわち、理想ダイオード回路１のＶＩＮ端子（入力端子）とＧＮＤ端子とに、例えば、バッテリが接続され、ＶＯＵＴ端子（出力端子）と、ＧＮＤ信号線との間に、負荷が接続されるものとする。
理想ダイオード回路１は、ＶＩＮ端子（ノードＮ１）の電圧が、ＶＯＵＴ端子（ノードＮ２）の電圧以上である場合（順方向の場合）に、ＶＩＮ端子とＶＯＵＴ端子との間を導通する。また、理想ダイオード回路１は、ＶＯＵＴ端子の電圧が、ＶＩＮ端子の電圧より高くなった場合（逆方向の場合）に、ＶＩＮ端子とＶＯＵＴ端子との間の導通を遮断し、電流の逆流を阻止する。
ＭＯＳトランジスタ２（電界効果トランジスタの一例）は、例えば、Ｐチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor field effect transistor）であり、ボディーダイオード２１を有している。ＭＯＳトランジスタ２のソース端子がノードＮ２に、ドレイン端子がノードＮ１に、ゲート端子がノードＮ３にそれぞれ接続されている。ここで、ＭＯＳトランジスタ２は、ボディーダイオード２１が順方向になるように接続されている。ＭＯＳトランジスタ２は、後述するトランジスタ制御部１１によって、ゲート端子の電圧が制御されることにより、理想ダイオード回路１においてダイオード素子として機能する。
なお、ＭＯＳトランジスタ２は、ボディーダイオード２１を有しているため、ドレイン端子（ノードＮ１）の電圧が、ソース端子（ノードＮ２）の電圧より、順方向電圧以上高くなると、ドレイン端子（ノードＮ１）からソース端子（ノードＮ２）に電流が流れる。
制御回路１０は、トランジスタ制御部１１と、電流制御部１２とを備える。
トランジスタ制御部１１は、ＭＯＳトランジスタ２のソース端子（ノードＮ２）の電圧とドレイン端子（ノードＮ１）の電圧との差に応じて、ＭＯＳトランジスタ２のゲート端子（ノードＮ３）の電圧を制御する。
トランジスタ制御部１１は、例えば、ドレイン端子（ノードＮ１）の電圧が、ソース端子（ノードＮ２）の電圧以上である場合に、負荷に応じた電流がＭＯＳトランジスタ２に流れるように、ゲート端子（ノードＮ３）の電圧を制御して、ＭＯＳトランジスタ２を導通状態（オン状態）にする。また、トランジスタ制御部１１は、例えば、ソース端子（ノードＮ２）の電圧が、ドレイン端子（ノードＮ１）の電圧より高い場合に、逆バイアスの電流がＭＯＳトランジスタ２に流れることを阻止するように、ゲート端子（ノードＮ３）の電圧を制御して、ＭＯＳトランジスタ２を非導通状態（オフ状態）にする。
また、トランジスタ制御部１１は、差動アンプ１１１を備える。
差動アンプ１１１（差動増幅回路の一例）は、例えば、オペアンプであり、ドレイン端子（ノードＮ１）の電圧とソース端子（ノードＮ２）の電圧との差分に応じて、ゲート端子（ノードＮ３）の電圧を制御する。ここで、負荷に応じて、Ｖｄｓ電圧（＝ドレイン電圧−ソース電圧）が変化する。差動アンプ１１１は、このＶｄｓ電圧が正の値である場合に、Ｖｄｓ電圧の値が大きい程、ＭＯＳトランジスタ２に大きい電流が流れるように、ゲート端子（ノードＮ３）の電圧を制御し、Ｖｄｓ電圧の値が小さい程、ＭＯＳトランジスタ２に小さい電流が流れるように、ゲート端子（ノードＮ３）の電圧を制御する。また、差動アンプ１１１は、このＶｄｓ電圧が負の値である場合に、ＭＯＳトランジスタ２をオフ状態にするように、ゲート端子（ノードＮ３）の電圧を制御する。なお、Ｖｄｓ電圧は、正の値である場合に、負荷が大きい程、大きい値となる。
具体的に、差動アンプ１１１は、ＭＯＳトランジスタ２を導通させる場合に、ソース端子（ノードＮ２）の電圧よりも低い電圧を、ゲート端子（ノードＮ３）に出力する。また、差動アンプ１１１は、ＭＯＳトランジスタ２の導通を遮断する場合に、ソース端子（ノードＮ２）の電圧以上の電圧を、ゲート端子（ノードＮ３）に出力する。
差動アンプ１１１では、＋端子（非反転入力端子）がノードＮ２に、−端子（反転入力端子）がノードＮ１に、出力端子がＭＯＳトランジスタ２のゲート端子（ノードＮ３）に、それぞれ接続されている。なお、差動アンプ１１１は、例えば、差動部（比較器）と、出力アンプ部とを含んでもよい。また、差動アンプ１１１は、＋端子（非反転入力端子）と−端子（反転入力端子）との比較の際に、所定のオフセット値を有するようにしてもよい。
また、差動アンプ１１１は、電流制御部１２から供給される電流源により動作する。
電流制御部１２は、負荷に応じて、トランジスタ制御部１１を動作させる動作電流を制御する。電流制御部１２は、例えば、ゲート端子（ノードＮ３）の電圧が、ＭＯＳトランジスタ２に流れるトランジスタ電流が所定の電流値以下の状態になる電圧になった場合に、トランジスタ制御部１１を動作させる動作電流を減少させる。すなわち、電流制御部１２は、負荷が所定の閾値以下である場合に、トランジスタ制御部１１に供給する電流源の電流を減少させる。これにより、電流制御部１２は、トランジスタ制御部１１の動作電流を低減させる。
また、電流制御部１２は、ゲート端子（ノードＮ３）の電圧が、トランジスタ電流が所定の電流値を超える状態になる電圧になった場合に、動作電流を増大させる。すなわち、電流制御部１２は、負荷が所定の閾値を超える場合に、トランジスタ制御部１１に供給する電流源の電流を増大させる。これにより、電流制御部１２は、トランジスタ制御部１１の動作電流を増加させる。
また、電流制御部１２は、起動電流源１２１と、ＶＧＳ検出電圧電流変換回路１２２と、電流加算部１２３とを備える。
起動電流源１２１（第１電流源の一例）は、制御回路１０における起動時の動作電流の基準となる定電流を供給する。起動電流源１２１は、例えば、バンドギャップリファレンス回路などの定電圧源に基づいて、定電流源を生成する。起動電流源１２１は、制御回路１０が起動している状態において、常に定電流源として動作し、電流加算部１２３を介して、トランジスタ制御部１１に動作電流を供給する。
ＶＧＳ検出電圧電流変換回路１２２（第２電流源の一例）は、ゲート端子（ノードＮ３）の電圧に応じた電流源を生成し、電流加算部１２３を介して、トランジスタ制御部１１に供給する。ＶＧＳ検出電圧電流変換回路１２２は、ゲート端子（ノードＮ３）の電圧の低下（負荷の増加）に応じて、トランジスタ制御部１１に供給する電流源を増大させる。すなわち、ＶＧＳ検出電圧電流変換回路１２２は、例えば、ＭＯＳトランジスタ２に流れるトランジスタ電流が所定の電流値を超える状態になる電圧になった場合に、起動電流源１２１に追加の定電流を付加して供給する。
また、ＶＧＳ検出電圧電流変換回路１２２は、ゲート端子（ノードＮ３）の電圧の上昇（負荷の低下）に応じて、トランジスタ制御部１１に供給する電流源を減少させる。
なお、ＶＧＳ検出電圧電流変換回路１２２の具体例については、図２を参照して後述する。
電流加算部１２３は、起動電流源１２１からの電流と、ＶＧＳ検出電圧電流変換回路１２２からの電流とを加算して、電流源として、トランジスタ制御部１１に供給する。
次に、図２を参照して、ＶＧＳ検出電圧電流変換回路１２２の具体例について説明する。
図２は、本実施形態によるＶＧＳ検出電圧電流変換回路１２２の構成例を示す図である。
図２に示すように、ＶＧＳ検出電圧電流変換回路１２２は、抵抗１２４と、ＭＯＳトランジスタ１２５とを備える。ＶＧＳ検出電圧電流変換回路１２２は、抵抗１２４と、ＭＯＳトランジスタ１２５とを直列に接続することで、電流源を構成している。
抵抗１２４は、第１端子がノードＮ２に、第２端子がＭＯＳトランジスタ１２５のソース端子に、それぞれ接続されている。
ＭＯＳトランジスタ１２５は、ＭＯＳトランジスタ２と同様のＰチャネル型ＭＯＳＦＥＴである。ＭＯＳトランジスタ１２５のソース端子がノードＮ２に、ドレイン端子がノードＮ４に、ゲート端子がノードＮ３にそれぞれ接続されている。ＭＯＳトランジスタ１２５は、ゲート端子（ノードＮ３）の電圧に応じて、ノードＮ２から抵抗１２４を介して、ドレイン端子から電流を、電流源として出力する。
なお、図２において、ノードＮ４において、起動電流源の出力線と、ＶＧＳ検出電圧電流変換回路１２２の出力線とが接続されており、ノードＮ４は、上述した電流加算部１２３に対応する。このように、ノードＮ４において、起動電流源の出力線と、ＶＧＳ検出電圧電流変換回路１２２の出力線とが接続されることにより、起動電流源１２１からの電流と、ＶＧＳ検出電圧電流変換回路１２２からの電流とが加算されて、電流源として、トランジスタ制御部１１に供給される。
また、ＶＧＳ検出電圧電流変換回路１２２は、ゲート端子（ノードＮ３）の電圧が所定の電圧以上（例えば、Ｖｇｓ電圧（ゲート端子の電圧とソース端子の電圧との差分）の負の値の大きさが閾値Ｖｔｈ以下）になると、ＭＯＳトランジスタ１２５が非導通状態（オフ状態）になり、電流源の供給を停止する。
次に、図面を参照して、本実施形態による制御回路１０及び理想ダイオード回路１の動作について説明する。
図３は、本実施形態におけるトランジスタ制御部１１の動作の一例を示すフローチャートである。
図３に示すように、制御回路１０のトランジスタ制御部１１は、ノードＮ１の電圧がノードＮ２の電圧以上（（ノードＮ１の電圧−ノードＮ２の電圧）≧０）であるか否かを判定する（ステップＳ１０１）。例えば、トランジスタ制御部１１の差動アンプ１１１が、ノードＮ１の電圧と、ノードＮ２の電圧とを比較して、ノードＮ１の電圧がノードＮ２の電圧以上であるか否かを判定する。トランジスタ制御部１１は、ノードＮ１の電圧がノードＮ２の電圧以上である場合（ステップＳ１０１：ＹＥＳ）に、処理をステップＳ１０３に進める。また、トランジスタ制御部１１は、ノードＮ１の電圧がノードＮ２の電圧より低い（（ノードＮ１の電圧−ノードＮ２の電圧）＜０）場合（ステップＳ１０１：ＮＯ）に、処理をステップＳ１０２に進める。
ステップＳ１０２において、トランジスタ制御部１１は、ＭＯＳトランジスタ２をオフ状態にするように、ゲート端子（ノードＮ３）の電圧を制御する。すなわち、差動アンプ１１１は、ＭＯＳトランジスタ２をオフ状態にする電圧を、ＭＯＳトランジスタ２のゲート端子（ノードＮ３）に供給する。トランジスタ制御部１１は、ステップＳ１０２の処理後に、処理をステップＳ１０１に戻す。
また、ステップＳ１０３において、トランジスタ制御部１１は、ノードＮ１の電圧とノードＮ２の電圧の差分（ノードＮ１の電圧−ノードＮ２の電圧）に応じた電圧をゲート端子（ノードＮ３）に印加して、ＭＯＳトランジスタ２をオン状態にする。すなわち、差動アンプ１１１は、（ノードＮ１の電圧−ノードＮ２の電圧）の値が大きい程、ＭＯＳトランジスタ２の電流（トランジスタ電流）が増大し、（ノードＮ１の電圧−ノードＮ２の電圧）の値が小さい程、トランジスタ電流が減少するように、ゲート端子（ノードＮ３）の電圧を変更して供給する。トランジスタ制御部１１は、ステップＳ１０３の処理後に、処理をステップＳ１０１に戻す。
次に、図４を参照して、本実施形態による電流制御部１２の動作について説明する。
図４は、本実施形態における電流制御部１２の動作の一例を示すフローチャートである。
図４に示すように、制御回路１０の電流制御部１２は、まず、ゲート端子（ノードＮ３）の電圧が所定の電圧以上であるか否かを判定する（ステップＳ２０１）。すなわち、電流制御部１２のＶＧＳ検出電圧電流変換回路１２２は、ＭＯＳトランジスタ１２５のオン状態であるか否かによって、ゲート端子（ノードＮ３）の電圧が所定の電圧以上であるか否かを判定する。電流制御部１２は、ゲート端子（ノードＮ３）の電圧が所定の電圧以上である場合（ステップＳ２０１：ＹＥＳ）に、処理をステップＳ２０２に進める。また、電流制御部１２は、ゲート端子（ノードＮ３）の電圧が所定の電圧より低い場合（ステップＳ２０１：ＮＯ）に、処理をステップＳ２０３に進める。
ステップＳ２０２において、電流制御部１２は、ＶＧＳ検出電圧電流変換回路１２２を停止する。すなわち、ＭＯＳトランジスタ１２５がオフ状態になることにより、ＶＧＳ検出電圧電流変換回路１２２による電流源が停止し、電流制御部１２は、トランジスタ制御部１１の動作電流を低減させる。電流制御部１２は、ステップＳ２０２の処理後に、処理をステップＳ２０１に戻す。
また、ステップＳ２０３において、電流制御部１２は、ＶＧＳ検出電圧電流変換回路１２２による電流を起動電流源１２１の起動電流に付加してトランジスタ制御部１１に供給する。すなわち、ＭＯＳトランジスタ１２５がオン状態になることにより、ＶＧＳ検出電圧電流変換回路１２２が、電流源として機能し、起動電流源１２１の起動電流に、抵抗１２４及びＭＯＳトランジスタ１２５を流れる電流（追加の定電流）を付加してトランジスタ制御部１１に供給する。これにより、電流制御部１２は、トランジスタ制御部１１の動作電流を増加させる。電流制御部１２は、ステップＳ２０３の処理後に、処理をステップＳ２０１に戻す。
次に、図５〜図７を参照して、本実施形態による制御回路１０及び理想ダイオード回路１の動作について説明する。
図５は、本実施形態における制御回路１０の動作の一例を示す第１のタイミングチャートである。この図において、各グラフの縦軸は、上から順に、ノードＮ１及びノードＮ２の電圧、バッテリからの入力電流、ＭＯＳトランジスタ２を通過した電流、負荷の電流、及び、ＧＮＤ端子の電流を示している。また、各グラフの横軸は、時間を示している。
また、図５において、波形Ｗ１〜波形Ｗ６は、順番に、ノードＮ１の電圧波形、ノードＮ２の電圧波形、バッテリからの入力電流波形、ＭＯＳトランジスタ２を通過した電流波形、負荷の電流波形、及び、トランジスタ制御部１１の動作電流を含む制御回路１０の電流波形を示している。ここで、ノードＮ１の電圧は、バッテリの出力電圧である。また、各電流は、入力される方向の電流を正の電流とし、出力される電流を負の電流として示している。
図５の時刻Ｔ１において、負荷の電流が増大すると（波形Ｗ５参照）、負荷の電流に応じて、ノードＮ２の電圧が、ノードＮ１の電圧よりノードＮ２の電圧が低下する。これにより、トランジスタ制御部１１の差動アンプ１１１は、ノードＮ１の電圧とノードＮ２の電圧との差分に応じて、ＭＯＳトランジスタ２に流れる電流が増加するように、ゲート端子（ノードＮ３）の電圧を低下させる。ゲート端子（ノードＮ３）の電圧が低下すると、バッテリからの入力電流、及びＭＯＳトランジスタ２を通過する電流が増加する（波形Ｗ３及び波形Ｗ４参照）。また、ゲート端子（ノードＮ３）の電圧が低下すると、ＶＧＳ検出電圧電流変換回路１２２が動作を開始し、トランジスタ制御部１１の動作電流が増加する（波形Ｗ６参照）。
また、時刻Ｔ２において、負荷の電流が低下し、且つ、ノードＮ２が高電圧になって逆バイアスが発生すると（波形Ｗ２参照）、トランジスタ制御部１１の差動アンプ１１１は、逆バイアスによる電流の逆流を阻止するように、ＭＯＳトランジスタ２をオフ状態にする電圧を、ゲート端子（ノードＮ３）に供給する。これにより、ＭＯＳトランジスタ２がダイオードとして機能し、ノードＮ２の高電圧がバッテリに逆流することを防止する。
また、時刻Ｔ３において、ノードＮ２の高電圧が解消され（波形Ｗ２参照）、例えば、負荷の電流が小さい待機状態などに移行すると、電流制御部１２は、ＶＧＳ検出電圧電流変換回路１２２が動作を停止し、トランジスタ制御部１１の動作電流が低下させる。この場合、波形Ｗ６に示すように、トランジスタ制御部１１の動作電流を含む制御回路１０の電流を低く抑えることができる。
また、図６は、本実施形態における制御回路１０の動作の一例を示す第２のタイミングチャートである。この図において、各グラフの縦軸は、上から順に、ゲート端子（ノードＮ３）の電圧、ソース端子（ノードＮ２）の電圧、Ｖｇｓ電圧、及び、負荷の電流を示している。また、各グラフの横軸は、時間を示している。
また、図６において、波形Ｗ１１〜波形Ｗ１４は、順番に、ゲート端子（ノードＮ３）の電圧波形、ソース端子（ノードＮ２）の電圧波形、Ｖｇｓ電圧、及び、負荷の電流波形を示している。ここで、Ｖｇｓ電圧は、ゲート端子（ノードＮ３）の電圧からソース端子（ノードＮ２）の電圧を減算した電圧（ゲート端子の電圧−ソース端子の電圧）を示している。
また、図６において、時刻Ｔ１〜時刻Ｔ３は、図５に示す時刻Ｔ１〜時刻Ｔ３と同一の時刻である。
時刻Ｔ１において、負荷の電流が増大すると（波形Ｗ１４参照）、ソース端子（ノードＮ２）の電圧が低下する。これに応じて、トランジスタ制御部１１の差動アンプ１１１は、ノードＮ１の電圧とノードＮ２の電圧との差分に応じて、ＭＯＳトランジスタ２に流れる電流が増加するように、ゲート端子（ノードＮ３）の電圧を低下させる（波形Ｗ１１参照）。また、これにより、ＭＯＳトランジスタ２のＶｇｓ電圧は、波形Ｗ１３に示すような波形となり、ＭＯＳトランジスタ２がオン状態になる。この場合、ＭＯＳトランジスタ２は、順方向に電流が流れるダイオードとして機能する。
また、時刻Ｔ２において、負荷の電流が低下し、且つ、ノードＮ２が高電圧になって逆バイアスが発生すると、トランジスタ制御部１１の差動アンプ１１１は、波形Ｗ１１に示すように、ＭＯＳトランジスタ２をオフ状態にする電圧を、ゲート端子（ノードＮ３）に供給する。この場合、ＭＯＳトランジスタ２は、逆バイアスが印加されたダイオードとして機能し、逆バイアスによる電流の逆流を阻止する。
また、時刻Ｔ３において、ノードＮ２の高電圧が解消され（波形Ｗ１２参照）、例えば、負荷の電流が小さい待機状態などに移行すると、トランジスタ制御部１１の差動アンプ１１１は、負荷の電流に応じた電圧をゲート端子（ノードＮ３）に供給する（波形Ｗ１１参照）。すなわち、差動アンプ１１１は、ノードＮ１の電圧とノードＮ２の電圧との差分に応じた電圧をゲート端子（ノードＮ３）に供給する。
また、図７は、本実施形態における電流制御部１２の動作の一例を示す図である。この図において、各グラフの縦軸は、上から順に、Ｖｄｓ電圧、及び、制御回路１０の消費電流を示している。また、各グラフの横軸は、負荷の電流（負荷電流Ｉｏｕｔ）のｌｏｇプロット（対数プロット）を示している。
また、図７において、波形Ｗ２１、及び波形Ｗ２２は、順番に、Ｖｄｓ電圧波形、及び、制御回路１０の消費電流波形を示している。ここで、Ｖｄｓ電圧は、ＭＯＳトランジスタのドレイン端子（ノードＮ１）の電圧からソース端子（ノードＮ２）の電圧を減算した電圧（ドレイン端子の電圧−ソース端子の電圧）を示している。
図７の波形Ｗ２１に示すように、負荷電流Ｉｏｕｔの増加に応じて、ＭＯＳトランジスタ２のＶｄｓ電圧は上昇する。また、負荷電流Ｉｏｕｔの増加に応じて、電流制御部１２は、トランジスタ制御部１１の動作電流を増大させる。これにより、波形Ｗ２２に示すように、負荷電流Ｉｏｕｔの増加に応じて、制御回路１０の消費電流が増加する。なお、この場合、トランジスタ制御部１１の動作電流が増大するため、ＭＯＳトランジスタ２を素早くオフ状態にすることができる。
また、電流制御部１２は、トランジスタ制御部１１の動作電流が減少した場合に、トランジスタ制御部１１の動作電流を減少させる。これにより、待機状態などの軽負荷時に、制御回路１０の消費電流が低減される。
以上説明したように、本実施形態による制御回路１０は、トランジスタ制御部１１と、電流制御部１２とを備える。トランジスタ制御部１１は、ボディーダイオード２１が順方向になるように接続されているＭＯＳトランジスタ２（電界効果トランジスタ）のソース端子（ノードＮ２）の電圧とドレイン端子（ノードＮ１）の電圧との差に応じて、ＭＯＳトランジスタ２のゲート端子（ノードＮ３）の電圧を制御する。電流制御部１２は、ＭＯＳトランジスタ２のソース端子（ノードＮ２）を介して接続される負荷が軽い場合に、トランジスタ制御部１１を動作させる動作電流を減少させ、負荷が重い場合に、動作電流を増大させる。
これにより、トランジスタ制御部１１が、ＭＯＳトランジスタ２を理想ダイオードとして制御するとともに、電流制御部１２が、負荷に応じて、トランジスタ制御部１１を動作させる動作電流を適切に制御する。よって、本実施形態による制御回路１０は、例えば、軽負荷時などの待機状態において、トランジスタ制御部１１を動作させる動作電流を減少させるため、理想ダイオードの機能を維持しつつ、待機状態において消費電流を低減することができる。
また、本実施形態では、電流制御部１２は、ゲート端子（ノードＮ３）の電圧が、ＭＯＳトランジスタ２に流れるトランジスタ電流が所定の電流値以下の状態になる電圧になった場合に、トランジスタ制御部１１を動作させる動作電流を減少させ、ゲート端子（ノードＮ３）の電圧が、トランジスタ電流が所定の電流値を超える状態になる電圧になった場合に、トランジスタ制御部１１を動作させる動作電流を増大させる。
これにより、電流制御部１２は、ゲート端子（ノードＮ３）の電圧が軽負荷時に対応する電圧である場合に、トランジスタ制御部１１を動作させる動作電流を減少させ、重い負荷に対応する電圧である場合に、トランジスタ制御部１１を動作させる動作電流を増大させる。よって、本実施形態による制御回路１０は、ゲート端子（ノードＮ３）の電圧により動作電流を増減させるという簡易な手法により、理想ダイオードの機能を維持しつつ、待機状態において消費電流を低減することができる。
また、本実施形態では、電流制御部１２は、起動時の動作電流の基準となる定電流を供給する起動電流源１２１（第１電流源）と、ゲート端子の電圧が、ＭＯＳトランジスタ２に流れるトランジスタ電流が所定の電流値を超える状態になる電圧になった場合に、起動電流源１２１に追加の定電流を付加して供給するＶＧＳ検出電圧電流変換回路１２２（第２電流源）とを備える。
これにより、本実施形態による制御回路１０は、起動電流源１２１に追加の電流源（ＶＧＳ検出電圧電流変換回路１２２）を追加するという簡易な構成により、トランジスタ制御部１１を動作させる動作電流を適切に制御することができる。
また、本実施形態では、トランジスタ制御部１１は、ドレイン端子の電圧とソース端子の電圧との差分に応じて、ゲート端子の電圧を制御する差動アンプ１１１（差動増幅回路）を備える。
これにより、本実施形態による制御回路１０は、簡易な回路構成により、ＭＯＳトランジスタ２を理想ダイオードとして、適切に制御することができる。
また、本実施形態による理想ダイオード回路１は、制御回路１０と、ＭＯＳトランジスタ２とを備える。
これにより、本実施形態による理想ダイオード回路１は、制御回路１０と同様に、理想ダイオードの機能を維持しつつ、待機状態において消費電流を低減することができる。
［第２の実施形態］
次に、図面を参照して、第２の実施形態による制御回路１０ａ及び理想ダイオード回路１ａについて説明する。
図８は、本実施形態による理想ダイオード回路１ａの構成の一例を示すブロック図である。
図８に示すように、理想ダイオード回路１ａは、ＭＯＳトランジスタ２と、制御回路１０ａとを備える。
なお、この図において、上述した図１と同一の構成には、同一の符号を付与して、その説明を省略する。
理想ダイオード回路１ａは、ＶＩＮ端子（ノードＮ１）の電圧が、ＶＯＵＴ端子（ノードＮ２）の電圧以上である場合（順方向の場合）に、ＶＩＮ端子とＶＯＵＴ端子との間を導通する。また、理想ダイオード回路１は、ＶＯＵＴ端子の電圧が、ＶＩＮ端子の電圧より高くなった場合（逆方向の場合）に、ＶＩＮ端子とＶＯＵＴ端子との間の導通を遮断し、電流の逆流を阻止する。
制御回路１０ａは、トランジスタ制御部１１と、電流制御部１２ａとを備える。
本実施形態では、電流制御部１２ａの構成が異なる点が、第１の実施形態と異なる。
電流制御部１２は、負荷に応じて、トランジスタ制御部１１を動作させる動作電流を制御する。電流制御部１２は、例えば、ゲート端子（ノードＮ３）の電圧が、ＭＯＳトランジスタ２に流れるトランジスタ電流が所定の電流値以下の状態になる電圧になった場合に、トランジスタ制御部１１を動作させる動作電流を減少させる。すなわち、電流制御部１２は、負荷が所定の閾値以下である場合に、トランジスタ制御部１１に供給する電流源の電流を減少させる。これにより、電流制御部１２は、トランジスタ制御部１１の動作電流を低減させる。
電流制御部１２ａは、ゲート端子（ノードＮ３）の電圧が、トランジスタ電流が所定の電流値を超える状態になる電圧になった場合に、動作電流を増大させる。すなわち、電流制御部１２ａは、負荷が所定の閾値を超える場合に、トランジスタ制御部１１に供給する電流源の電流を増大させる。これにより、電流制御部１２ａは、トランジスタ制御部１１の動作電流を増加させる。
また、電流制御部１２ａは、複数の電流源１２０（第１電流源１２０−１、第２電流源１２０−２、・・・）と、ＶＧＳ検出部１２６と、電流源選択部１２７と、スイッチ部１２８とを備える。
なお、本実施形態において、第１電流源１２０−１、第２電流源１２０−２、・・・は、電流値の異なる電流源であり、制御回路１０ａが備える任意の電流源を示す場合、又は特に区別しない場合には、電流源１２０として説明する。
また、電流制御部１２ａは、ゲート端子（ノードＮ３）の電圧に応じて、複数の電流源１２０を切り替えて、トランジスタ制御部１１の動作電流の基準となる定電流を供給する。なお、電流制御部１２ａは、ゲート端子（ノードＮ３）の電圧に応じて、複数の電流源１２０のうちのいずれかの電流源、又は組み合わせの電流源１２０を選択して、動作電流の基準となる定電流を供給するようにしてもよい。
電流源１２０は、動作電流の基準となる定電流を生成し、生成した定電流をトランジスタ制御部１１に供給する。なお、第２電流源１２０−２は、例えば、第１電流源１２０−１より大きい定電流を供給するものとし、複数の電流源１２０は、それぞれが大きさの異なる定電流を供給するものとする。
ＶＧＳ検出部１２６は、ゲート端子（ノードＮ３）の電圧（Ｖｇｓ電圧）を検出する。
スイッチ部１２８は、例えば、トランジスタなどの切り替えスイッチであり、電流源選択部１２７によって選択された電流源１２０の出力である定電流をトランジスタ制御部１１に供給する。
電流源選択部１２７は、ＶＧＳ検出部１２６が検出したゲート端子（ノードＮ３）の電圧（Ｖｇｓ電圧）に応じて、複数の電流源１２０のうちからトランジスタ制御部１１に定電流を供給する電流源１２０を選択する。電流源選択部１２７は、選択した電流源１２０からトランジスタ制御部１１に定電流が供給されるように、スイッチ部１２８に制御信号を出力する。
電流源選択部１２７は、例えば、ゲート端子（ノードＮ３）の電圧が、トランジスタ電流が所定の電流値以下の状態になる電圧（第１閾値以上）になった場合に、第１電流源１２０−１を選択して、トランジスタ制御部１１を動作させる動作電流を減少させる。また、電流源選択部１２７は、例えば、ゲート端子（ノードＮ３）の電圧が、トランジスタ電流が所定の電流値を超える状態になる電圧（第１閾値未満）になった場合に、第２電流源１２０−２を選択して、トランジスタ制御部１１を動作させる動作電流を増大させる。
次に、図面を参照して、本実施形態による制御回路１０ａ及び理想ダイオード回路１ａの動作について説明する。
図９は、本実施形態における電流制御部１２ａの動作の一例を示すフローチャートである。
図９において、電流制御部１２ａは、まず、Ｖｇｓ電圧を検出する（ステップＳ３０１）。すなわち、電流制御部１２ａのＶＧＳ検出部１２６は、ゲート端子（ノードＮ３）の電圧（Ｖｇｓ電圧）を検出する。
次に、電流制御部１２ａは、Ｖｇｓ電圧に応じて、電流源１２０を選択する（ステップＳ３０２）。すなわち、電流制御部１２ａの電流源選択部１２７は、ＶＧＳ検出部１２６が検出したゲート端子（ノードＮ３）の電圧（Ｖｇｓ電圧）に応じて、複数の電流源１２０のうちからトランジスタ制御部１１に定電流を供給する電流源１２０を選択する。電流源選択部１２７は、例えば、Ｖｇｓ電圧が、第１閾値以上である場合に、第１電流源１２０−１を選択する。また、電流源選択部１２７は、例えば、Ｖｇｓ電圧が、第１閾値未満である場合に、第１電流源１２０−１より大電流である第２電流源１２０−２を選択する。電流源選択部１２７は、選択した電流源１２０からトランジスタ制御部１１に定電流が供給されるように、スイッチ部１２８に制御信号を出力する。電流制御部１２ａは、ステップＳ３０２の処理後に、処理をステップＳ３０１に戻す。
なお、上述した電流制御部１２ａ以外の動作は、第１の実施形態と同様であるため、ここではその説明を省略する。
以上説明したように、本実施形態による制御回路１０ａは、トランジスタ制御部１１と、電流制御部１２ａとを備える。トランジスタ制御部１１は、ボディーダイオード２１が順方向になるように接続されているＭＯＳトランジスタ２（電界効果トランジスタ）のソース端子（ノードＮ２）の電圧とドレイン端子（ノードＮ１）の電圧との差に応じて、ＭＯＳトランジスタ２のゲート端子（ノードＮ３）の電圧を制御する。電流制御部１２ａは、ＭＯＳトランジスタ２のソース端子（ノードＮ２）を介して接続される負荷が軽い場合に、トランジスタ制御部１１を動作させる動作電流を減少させ、負荷が重い場合に、動作電流を増大させる。
これにより、本実施形態による制御回路１０ａは、第１の実施形態と同様の効果を奏し、理想ダイオードの機能を維持しつつ、待機状態において消費電流を低減することができる。
また、本実施形態では、電流制御部１２ａは、トランジスタ制御部１１を動作させる動作電流の基準となる定電流を供給する複数の電流源１２０を備え、ゲート端子（ノードＮ３）の電圧（Ｖｇｓ電圧）に応じて、複数の電流源１２０を切り替えて、動作電流の基準となる定電流をトランジスタ制御部１１に供給する。
これにより、本実施形態による制御回路１０ａは、複数の電流源１２０を切り替えて使用するという簡易な構成により、トランジスタ制御部１１を動作させる動作電流を適切に制御することができる。
また、本実施形態では、電流制御部１２ａは、ゲート端子の電圧に応じて、複数の電流源１２０のうちのいずれかの電流源、又は組み合わせの電流源１２０を選択して、動作電流の基準となる定電流を供給するようにしてもよい。すなわち、 電流制御部１２ａは、ゲート端子（ノードＮ３）の電圧（Ｖｇｓ電圧）に応じて、トランジスタ電流が大きい程、供給する定電流が大きくなるように、複数の電流源１２０のうちのいずれかの電流源、又は組み合わせの電流源１２０を選択して、動作電流の基準となる定電流をトランジスタ制御部１１に供給する。
これにより、本実施形態による制御回路１０ａは、複数の電流源１２０の選択、又は組み合わせにより、トランジスタ制御部１１を動作させる動作電流を細かく制御することが可能になり、消費電流を低減することができる。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、電界効果トランジスタの一例として、Ｐチャネル型ＭＯＳＦＥＴを使用する場合を説明したが、これに限定されるものではない。理想ダイオード回路１（１ａ）は、電界効果トランジスタとして、例えば、Ｎチャネル型ＭＯＳＦＥＴなどの他の種類の電界効果トランジスタを用いるようにしてもよい。
また、上記の第２の実施形態において、電流制御部１２ａが、第１電流源１２０−１と、第２電流源１２０−２との２つの電流源１２０を切り替えて使用する例を説明したが、３つ以上の電流源１２０を切り替えて使用するようにしてもよい。また、電流制御部１２ａは、第１の実施形態のように、第１電流源１２０−１に第２電流源１２０−２を追加の定電流として、付加して供給するようにしてもよい。
また、上述した制御回路１０（１０ａ）及び理想ダイオード回路１（１ａ）の機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。
１、１ａ 理想ダイオード回路
２、１２５ ＭＯＳトランジスタ
１０、１０ａ 制御回路
１１ トランジスタ制御部
１２、１２ａ 電流制御部
２１ ボディーダイオード
１１１ 差動アンプ
１２０ 電流源
１２０−１ 第１電流源
１２０−２ 第２電流源
１２１ 起動電流源
１２２ ＶＧＳ検出電圧電流変換回路
１２３ 電流加算部
１２４ 抵抗
１２６ ＶＧＳ検出部
１２７ 電流源選択部
１２８ スイッチ部

Claims (7)

  1. ボディーダイオードが順方向になるように接続されている電界効果トランジスタのソース端子の電圧とドレイン端子の電圧との差に応じて、電界効果トランジスタのゲート端子の電圧を制御するトランジスタ制御部と、
    前記電界効果トランジスタのソース端子を介して接続される負荷が軽い場合に、前記トランジスタ制御部を動作させる動作電流を減少させ、前記負荷が重い場合に、前記動作電流を増大させる電流制御部と
    を備え、
    前記電流制御部は、
    前記ゲート端子の電圧が、前記電界効果トランジスタに流れるトランジスタ電流が所定の電流値以下の状態になる電圧になった場合に、前記トランジスタ制御部を動作させる動作電流を減少させ、
    前記ゲート端子の電圧が、前記トランジスタ電流が前記所定の電流値を超える状態になる電圧になった場合に、前記動作電流を増大させる
    制御回路。
  2. 前記電流制御部は、
    起動時の前記動作電流の基準となる定電流を供給する第１電流源と、
    前記ゲート端子の電圧が、前記電界効果トランジスタに流れるトランジスタ電流が前記所定の電流値を超える状態になる電圧になった場合に、前記第１電流源に追加の定電流を付加して供給する第２電流源と
    を備える請求項１に記載の制御回路。
  3. 前記電流制御部は、
    前記動作電流の基準となる定電流を供給する複数の電流源を備え、前記ゲート端子の電圧に応じて、前記複数の電流源を切り替えて、前記動作電流の基準となる定電流を供給する
    請求項１に記載の制御回路。
  4. ボディーダイオードが順方向になるように接続されている電界効果トランジスタのソース端子の電圧とドレイン端子の電圧との差に応じて、電界効果トランジスタのゲート端子の電圧を制御するトランジスタ制御部と、
    前記電界効果トランジスタのソース端子を介して接続される負荷が軽い場合に、前記トランジスタ制御部を動作させる動作電流を減少させ、前記負荷が重い場合に、前記動作電流を増大させる電流制御部と
    を備え、
    前記電流制御部は、
    前記動作電流の基準となる定電流を供給する複数の電流源を備え、前記ゲート端子の電圧に応じて、前記複数の電流源を切り替えて、前記動作電流の基準となる定電流を供給する
    制御回路。
  5. 前記電流制御部は、前記ゲート端子の電圧に応じて、前記複数の電流源のうちのいずれかの電流源、又は組み合わせの電流源を選択して、前記動作電流の基準となる定電流を供給する
    請求項３又は請求項４に記載の制御回路。
  6. 前記トランジスタ制御部は、前記ドレイン端子の電圧と前記ソース端子の電圧との差分に応じて、前記ゲート端子の電圧を制御する差動増幅回路を備える
    請求項１から請求項５のいずれか一項に記載の制御回路。
  7. 請求項１から請求項６のいずれか一項に記載の制御回路と、
    前記電界効果トランジスタと
    を備える理想ダイオード回路。
JP2019526098A 2017-06-30 2017-06-30 制御回路、及び理想ダイオード回路 Active JP6827112B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/024167 WO2019003421A1 (ja) 2017-06-30 2017-06-30 制御回路、及び理想ダイオード回路

Publications (2)

Publication Number Publication Date
JPWO2019003421A1 JPWO2019003421A1 (ja) 2020-02-27
JP6827112B2 true JP6827112B2 (ja) 2021-02-10

Family

ID=64741346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019526098A Active JP6827112B2 (ja) 2017-06-30 2017-06-30 制御回路、及び理想ダイオード回路

Country Status (5)

Country Link
US (1) US11057032B2 (ja)
EP (1) EP3648330B1 (ja)
JP (1) JP6827112B2 (ja)
CN (1) CN110574273B (ja)
WO (1) WO2019003421A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170394A1 (ja) * 2019-02-21 2020-08-27 三菱電機株式会社 電源回路
CN110445402A (zh) * 2019-07-29 2019-11-12 深圳市航嘉驰源电气股份有限公司 有源二极管电路和交直流电源转换电路
JP7496083B2 (ja) 2020-01-31 2024-06-06 株式会社新陽社 整流作用を有する制御回路
TWI845426B (zh) 2023-10-03 2024-06-11 力林科技股份有限公司 用於控制電源轉換器的阻擋開關的控制器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3655247B2 (ja) 2002-02-19 2005-06-02 株式会社ルネサステクノロジ 同期整流回路及び電源装置
CN1302594C (zh) 2002-04-04 2007-02-28 广达电脑股份有限公司 用于配备多电池的电子装置的供电控制装置
JP4899624B2 (ja) * 2006-05-11 2012-03-21 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
US8022679B2 (en) * 2008-04-18 2011-09-20 Linear Technology Corporation Systems and methods for fast switch turn on approximating ideal diode function
JPWO2010004738A1 (ja) * 2008-07-11 2011-12-22 三菱電機株式会社 整流装置およびそれを備えた太陽光発電システム
JP2012004254A (ja) * 2010-06-15 2012-01-05 Panasonic Corp ダイオード回路
JP5810896B2 (ja) 2011-12-22 2015-11-11 株式会社ソシオネクスト Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP5926220B2 (ja) 2013-09-11 2016-05-25 リーチ インターナショナル コーポレイション 電力制御装置の理想ダイオードを模倣するシステム及びその方法
US9696738B2 (en) * 2014-12-24 2017-07-04 Texas Instruments Incorporated Low power ideal diode control circuit
DE102015001705B3 (de) 2015-02-13 2016-06-23 Dialog Semiconductor (Uk) Limited Stromgesteuerte aktive Diode
JP2017200384A (ja) * 2016-04-28 2017-11-02 エスアイアイ・セミコンダクタ株式会社 Ｄｃｄｃコンバータ
US10613561B1 (en) * 2018-10-30 2020-04-07 Nxp Usa, Inc. Device and method for calibrating a voltage regulator

Also Published As

Publication number Publication date
CN110574273B (zh) 2021-11-16
EP3648330A4 (en) 2021-01-20
US20210119626A1 (en) 2021-04-22
CN110574273A (zh) 2019-12-13
US11057032B2 (en) 2021-07-06
EP3648330B1 (en) 2022-04-27
EP3648330A1 (en) 2020-05-06
JPWO2019003421A1 (ja) 2020-02-27
WO2019003421A1 (ja) 2019-01-03

Similar Documents

Publication Publication Date Title
US8866341B2 (en) Voltage regulator
KR100832827B1 (ko) 정전압 회로
US10459470B2 (en) Voltage regulator and method for providing an output voltage with reduced voltage ripple
CN102455728B (zh) 电流控制电路
JP5685115B2 (ja) 電源切換回路
US7781909B2 (en) Control circuit of power supply, power supply and control method thereof
JP6827112B2 (ja) 制御回路、及び理想ダイオード回路
JP2010152451A (ja) ボルテージレギュレータ
JP2014086073A (ja) 低電圧降下レギュレータ
JP5890814B2 (ja) Ｄｃ−ｄｃコンバータ、および、半導体集積回路
JP2017126259A (ja) 電源装置
JP2006163814A (ja) 電源回路
JP4889398B2 (ja) 定電圧電源回路
US20060170403A1 (en) Voltage regulator with reduced power consumption in standby operating mode
US11442480B2 (en) Power supply circuit alternately switching between normal operation and sleep operation
JP2018007386A (ja) Ｄｃ−ｄｃコンバータおよび電源装置
CN107086778B (zh) 降压调节器的低功率待机模式
CN107683560A (zh) 开关元件的驱动装置
JP2017532945A (ja) 電圧コンバータのためのアダプティブコントローラ
JP2010282432A (ja) レギュレータ回路
JP2007078427A (ja) 過電流検出回路及びそれを用いた電源装置
US10811972B2 (en) Buck-boost converter power supply with drive circuit
US10230366B2 (en) Current control device and power supply system
JP2013025695A (ja) Ｄｃ−ｄｃコンバータ
JP4756201B2 (ja) 電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210118

R150 Certificate of patent or registration of utility model

Ref document number: 6827112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150