JP2004364488A - スイッチング電源回路およびその過電流保護方法 - Google Patents

Abstract

【課題】
起動時間が速く、負荷急変に対する応答に優れ、かつ過電流からの回路素子等の破壊を確実かつ簡易な構成で保護することができるようにしたスイッチング電源回路およびその過電流保護方法を提供する。
【解決手段】
入力電源１０をオンオフ制御するトランジスタ２０を流れる電流が所定の値を越えたことを過電流検出回路２２１により検出するとともに、フライホイール電流を電流検出回路２３０により検出し、過電流検出回路２２１の検出出力に基づきトランジスタ２０をオフ制御する過電流保護動作を行い、該過電流保護動作時には、電流検出回路２３０により検出されたフライホイール電流が略零になった後のクロックパルスＣＫのタイミングでトランジスタ２０をオン制御する。
【選択図】 図１

Description

この発明は、スイッチング電源回路およびその過電流保護方法に関し、特に過電流からの回路素子等の破壊を確実に保護するようにしたスイッチング電源回路およびその過電流保護方法に関する。

図９は、従来のスイッチング電源回路の一例を示す回路図である。

図９に示すスイッチング回路は、降圧型ＤＣーＤＣコンバータを構成するもので、入力電源１０から出力される直流電源電流をスイッチング素子である電界効果トランジスタ（以下トランジスタという）２０をコントロール回路１００からの駆動パルスＤＰ'によりオン、オフ制御することにより降圧し、これをインダクタ３０、ダイオード４０からなる整流回路で整流して出力端子５０から出力するものである。

ここで、コンデンサ６０は、出力端子５０から出力される直流電圧を平滑するものであり、また、抵抗７０および抵抗８０は、出力端子５０から出力される直流電圧を分圧して検出するもので、この抵抗７０および抵抗８０により検出された検出電圧はフィードバック信号ＦＢとしてコントロール回路１００に加えられる。

コントロール回路１００は、ＰＷＭ（パルス幅変調）回路１１０および過電流保護回路１２０を具備して構成されており、ＰＷＭ回路１１０は、フィードバック信号ＦＢに基づきトランジスタ２０をオン、オフ制御するための駆動パルスＤＰ（ＰＷＭパルス）を所定周期のクロックパルスＣＫに同期して生成する。

また、過電流保護回路１２０は、トランジスタ２０を流れる電流Ｉ-Ｈを常に監視し、トランジスタ２０を流れる電流Ｉ-Ｈが予め設定した所定値を越えるとＰＷＭ回路１１０から出力される駆動パルスＤＰをマスクしてトランジスタ２０をオフに制御するように動作する。

なお、図９において、Ｉ-Ｌは、トランジスタ２０がオフ制御されたときに、ダイオード４０、インダクタ３０を経由して流れるフライホール電流を示す。

図１０は、図９に示したスイッチング電源回路の過電流保護回路１２０の一例を示す回路図、図１１は、図１０に示した過電流検出回路１２１の一例を示した回路図、図１２は、図９乃至図１１に示した回路の動作を示すタイミングチャートである。

図１１において、トランジスタ２０を流れる電流Ｉ-Ｈは、抵抗Ｒ１およびトランジスタＦＥＴ１を含む回路により検出される。

すなわち、図１１において、トランジスタ２０およびトランジスタＦＥＴ１のゲートには、端子Ｔ２からトランジスタ２０をオン、オフ制御するための駆動パルスＤＰ'が共通に加えられて、トランジスタ２０およびトランジスタＦＥＴ１はカレントミラー回路を構成しており、抵抗Ｒ１には、トランジスタ２０を流れる電流Ｉ-Ｈに対応する電流Ｉ-Ｈのｎ分の１の電流（Ｉ-Ｈ）／ｎが流れる。

したがって、抵抗Ｒ１とトランジスタＦＥＴ１との接続点からトランジスタ２０を流れる電流Ｉ-Ｈに対応する検出電圧ＶＩｄを得ることができる。

この検出電圧ＶＩｄは、コンパレータＣＯに加えられ、コンパレータＣＯでこの検出電圧ＶＩｄと入力電源１０の電圧Ｖｉｎから過電流を検出するための所定の基準電圧Ｖ１を引いた電圧（ＶｉｎーＶ１）とを比較する（図１２（ａ）参照）。

ここで、検出電圧ＶＩｄが電圧（Ｖｉｎ−Ｖ１）より小さくなると、すなわち、トランジスタ２０を流れる電流Ｉ-Ｈが所定の値より大きくなると、コンパレータＣＯから過電流検出信号ＯＣＤが出力される（図１２（ｂ）参照）。

この過電流検出信号ＯＣＤは、図１２（ｂ）参照に示すように、通常はローレベルであるが、トランジスタ２０を流れる電流Ｉ-Ｈが所定の値を越えるとハイレベルとなる信号である。

過電流検出回路１２１から出力された過電流検出信号ＯＣＤは、図１１に示す端子Ｔ１から出力され、図１０に示すフリップフロップ１２３のセット端子Ｓに加えられる。

フリップフロップ１２３は、そのリセット端子Ｒに、端子１２２からＰＷＭ回路１１０で用いられたクロック信号ＣＫが加えられており、その反転出力端子からは、過電流検出信号ＯＣＤがローレベルのときはハイレベルとなるが、過電流検出信号ＯＣＤがハイレベルとなるとローレベルとなるゲート信号ＧＳを発生する（図１２（ｅ）参照）。このゲート信号ＧＳは、アンド回路１２５に加えられる。

アンド回路１２５には、他の入力端子に、端子１２４からＰＷＭ回路１１０から出力された駆動パルスＤＰ（図１２（ｄ）参照）が加えられており、これにより、アンド回路１２５は、過電流検出信号ＯＣＤがハイレベルになると、ＰＷＭ回路１１０から出力された駆動パルスＤＰをマスク、すなわち、ＰＷＭ回路１１０から出力された駆動パルスＤＰの出力を禁止する（図１２（ｆ）参照）。

このアンド回路１２５の出力は、インバータ１２６で反転されて、トランジスタ２０をオン、オフ制御するための駆動パルスＤＰ'として端子１２７から出力される（図１２（ｇ）参照）。

なお、図１２の（ｅ）に示した期間Ｔｏｃｐがこの過電流保護回路１２０の動作期間である。

また、上記回路例においては、トランジスタ２０としてＰチャネルＭＯＳを使用しているため、駆動パルスＤＰ'がローレベルのときトランジスタ２０はオン制御される。

ところで、上記従来の過電流保護回路１２０には、図１３に示すような不都合がある。

すなわち、トランジスタ２０をオン、オフ制御する駆動パルスＤＰ'には、回路性能的な限界から、最小デュテイが決まっており、駆動パルスＤＰ'をローレベルに維持することができるオンデュテイ時間は、図１３（ｆ）に示すように、その最小値がＴｍｉｎに制限される。

このため、例えば、図１３（ｇ）に示すように、負荷短絡等により出力電圧が零になり、トランジスタ２０を流れる電流Ｉ-Ｈが予め設定した所定値Ｖｏｃｐを越えても（図１３（ａ）参照）、この最小オンデュテイ時間Ｔｍｉｎの間では、直ちにトランジスタ２０がオフにならない。また、この電流Ｉ-Ｈが、インダクタ３０の飽和電流Ｉｓａを越えると、電流Ｉ-Ｈは急激に立ち上がる。

そして、過電流保護回路１２０が動作した状態で、次のクロックパルスＣＫが立ち上がるときに、図１３（ａ）で点線で示すようにフライホール電流Ｉ-Ｌが十分に減衰していないと、インダクタ３０に電流重畳が起こり（図１３（ａ）参照）、これらの現象により最悪の場合は回路が破壊してしまう恐れがある。

このことは、クロックパルスＣＫの周波数が数ＭＨｚと高く設定され、かつ負荷が非常に大きい場合等では顕著になる。

ところで、上記電流重畳による不都合を解消する技術としては、従来、特許文献１、特許文献２および特許文献３に開示されたものがある。

特許文献１に開示されたスイッチング電源回路は、スイッチング周波数を高くした場合における過電流保護回路の動作遅れを防止するために、出力電圧が所定レベルまで低下すると、スイッチング周波数を低下させることにより、過電流状態が検出されてからトランジスタがオフするまで遅延時間による影響を小さくしたものである。

また、特許文献２に開示されたスイッチング電源回路は、特許文献１に開示されたスイッチング電源回路の構成に加えて、短絡時などで更に出力電圧が低下すると、過電流の検出レベルを低下させるように制御するものである。

また、特許文献３に開示されたスイッチング電源回路は、同文献の図１に示された従来構成の課題、即ち、電流検出抵抗ＲがインダクタＬに直列接続された従来構成の電力浪費という課題に着目し、同文献の図２に示されたように、電流検出抵抗Ｒをローサイド側に配置することで電力消費を低減しつつ過電流の検出が可能な構成を提供するものである。さらにこの技術は、同文献の図３に示されたように、インダクタ電流ＩＬが所定の基準値ＩＬＩＭＩＴ１を超えた後は、インダクタ電流ＩＬがＩＬＩＭＩＴ２に達するまで放電サイクルを延長することで、効果的に過電流を制限し回路素子へのダメージの低減を図っている。尚、これら２つの基準値の設定と比較は、シュミットトリガＵ１を利用して実現している。

また、上記電流重畳による不都合を解消する他の技術としては、過電流検出回路で過電流が検出されると、予め設定されたタイマ回路をスタートさせ、このタイマ回路のタイマ時間の間、スイッチング電源回路のスイッチングをオンオフ制御する駆動パルスをマスクする構成が考えられている。

この構成においても、タイマ回路のタイマ時間を十分長く設定しておけば、上記電流重畳を防止でき、過電流による回路破壊を防止できる。
特開平７ー４６８２８号公報 特開平１１ー３４１７９１号公報 米国特許第５８０８４５５号

しかし、上記特許文献１および特許文献２に開示されたスイッチング電源回路は、いずれも過電流検出時にスイッチング周波数を低下させるので、応答性が低下するという問題があり、また、タイマ回路を用いた構成においては、タイマ回路のタイマ時間の設定が難しく、この設定したタイマ時間が長すぎると、スイッチング電源回路のスイッチング周期が実質的に長くなり、十分な性能が得られないという問題がある。

また、タイマ回路を用いた構成において、ユーザーが使用するスイッチング電源回路のインダクタの飽和電流値がわからないのが通常であるので、上記タイマ回路のタイマ時間は、実際はマージンを見込んでかなり長く設定する必要があり、この場合、
１）起動時間が長くなる
２）負荷急変に対する応答が遅くなる
等の問題が生じる。

また、特許文献３に開示されたスイッチング電源回路は、電流検出抵抗Ｒをローサイド側に配置しているために過電流の検出が遅れ、また、電流検出抵抗Ｒをローサイド側に配置した構成で、２つの基準値を備えたシュミットトリガＵ１を利用するためには、プラス電源とマイナス電源の両方が必要になるため、簡易な回路構成の実現には改善すべき点が多々あった。

そこで、この発明は、起動時間が速く、負荷急変に対する応答に優れ、かつ過電流からの回路素子等の破壊を確実かつ簡易な構成で保護することができるようにしたスイッチング電源回路およびその過電流保護方法を提供することを目的とする。

上記目的を達成するため、請求項１の発明は、所定周期のクロックパルスに基づき生成される駆動パルスにより入力電源をオンオフ制御するスイッチング素子を有し、該スイッチング素子のオン制御により前記入力電源から負荷に対して電流を流し、該スイッチング素子のオフ制御により前記負荷に対してフライホイール電流を流すスイッチング電源回路において、前記スイッチング素子を流れる電流が第１の基準値に達したことを検出する過電流検出手段と、前記フライホイール電流が第２の基準値に達したことを検出するフライホイール電流検出手段と、前記過電流検出手段の検出出力に基づき前記スイッチング素子をオフ制御する過電流保護動作を行うとともに、該過電流保護動作時には、前記フライホイール電流検出手段により検出された前記フライホイール電流が前記第２の基準値に達した後のクロックパルスのタイミングで前記スイッチング素子をオン制御する過電流保護回路とを具備することを特徴とする。

また、請求項２の発明は、請求項１の発明において、前記フライホイール電流検出手段は、フライホイール電流路に設けられた電流検出抵抗の出力に基づき前記フライホイール電流を検出することを特徴とする。

また、請求項３の発明は、請求項１の発明において、前記フライホイール電流検出手段は、フライホイール電流路に設けられ、前記スイッチング素子に同期してオンオフ制御される第２のスイッチング素子のオン抵抗を利用して前記フライホイール電流を検出することを特徴とする。

また、請求項４の発明は、請求項１の発明において、前記フライホイール電流検出手段は、フライホイール電流路に設けられ、前記スイッチング素子に同期してオンオフ制御される第２のスイッチング素子とカレントミラー回路を構成する第３のスイッチング素子を有し、前記第３のスイッチング素子を流れる電流に基づき前記フライホイール電流を検出することを特徴とする。

また、請求項５の発明は、請求項１の発明において、前記第２の基準値が零以上の値に設定されることを特徴とする。

また、請求項６の発明は、ソース端子、ドレイン端子およびゲート端子を備えたスイッチング素子と、前記ソース端子に接続された電力供給源と、前記ドレイン端子に接続された負荷と、前記ゲート端子に接続されたコントロール回路と、前記ドレイン端子から前記負荷までの電流路上に配置されたインダクタと、前記ソース端子から前記負荷までの電流路上に配置された第１の電流検出抵抗と、前記第１の電流検出抵抗に接続された第１の比較器と、前記ドレイン端子から接地端子までの電流路上に配置された第２の電流検出抵抗と、前記第２の電流検出抵抗に接続された第２の比較器とを具備することを特徴とする。

また、請求項７の発明は、請求項６の発明において、前記第２の比較器は接地電位またはプラス電位を基準として使用することを特徴とする。

また、請求項８の発明は、所定周期のクロックパルスに基づき生成される駆動パルスにより入力電源をオンオフ制御するスイッチング素子を有し、該スイッチング素子のオン制御により前記入力電源から負荷に対して電流を流し、該スイッチング素子のオフ制御により前記負荷に対してフライホイール電流を流すスイッチング電源回路の過電流保護方法において、前記スイッチング素子を流れる電流が第１の基準値に達したことを過電流検出手段により検出するとともに、前記フライホイール電流をフライホイール電流検出手段により検出し、前記過電流検出手段の検出出力に基づき前記スイッチング素子をオフ制御する過電流保護動作を行い、該過電流保護動作時には、前記フライホイール電流検出手段により検出された前記フライホイール電流が第２の基準値に達した後の前記クロックパルスのタイミングで前記スイッチング素子をオン制御することを特徴とする。

以上説明したようにこの発明によれば、所定周期のクロックパルスに基づき生成される駆動パルスにより入力電源をオンオフ制御するスイッチング素子を有し、該スイッチング素子のオン制御により入力電源から負荷に対して電流を流し、該スイッチング素子のオフ制御により負荷に対してフライホイール電流を流すスイッチング電源回路において、スイッチング素子を流れる電流が第１の基準値に達したことを過電流検出手段により検出するとともに、フライホイール電流が第２の基準値に達したことをフライホイール電流検出手段により検出し、過電流検出手段の検出出力に基づきスイッチング素子をオフ制御する過電流保護動作を行い、該過電流保護動作時には、フライホイール電流検出手段により検出されたフライホイール電流が前記第２の基準値に達した後のクロックパルスのタイミングでスイッチング素子をオン制御するように構成したので、起動時間が速く、負荷急変に対する応答に優れ、かつ過電流からの回路素子等の破壊を確実かつ簡易な構成で保護することができるスイッチング
電源回路およびその過電流保護方法を提供することができるという効果を奏する。

以下、この発明に係わるスイッチング電源回路およびその過電流保護方法の実施の形態を添付図面を参照して詳細に説明する。

図１は、この発明に係わるスイッチング電源回路およびその過電流保護方法を適用して構成したスイッチング電源回路の概略構成を示す回路図である。

なお、図１において、図９に示した従来回路と同様の機能を果たす部分には説明の便宜上、図９で用いた符号と同一の符号を付する。

図１において、このスイッチング電源回路は、図９に示した従来のスイッチング電源回路と同様に、降圧型ＤＣーＤＣコンバータを構成するもので、該ＤＣ−ＤＣコンバータの電力供給源となる電池等の入力電源１０から出力される直流電源電流をスイッチング素子であるトランジスタ（電界効果トランジスタ）２０をコントロール回路２００からの駆動パルスＤＰ'によりオン、オフ制御することにより降圧し、これをインダクタ３０、ダイオード４０からなる整流回路で整流して出力端子５０から図示しない負荷へ出力する。

ここで、トランジスタ２０は、ソース端子、ドレイン端子およびゲート端子を備え、ソース端子には入力電源１０が接続され、ドレイン端子にはインダクタ３０を経由して図示しない負荷が接続され、ゲート端子には、コントロール回路２００が接続される。

また、インダクタ３０は、トランジスタ２０がオンとなったときに、入力電源１０から供給された電流を磁界エネルギーとして蓄積し、トランジスタ２０がオフとなったときに、蓄えた磁界エネルギーを電流として放出する素子であり、トランジスタ２０のドレイン端子から負荷までの電流路上に配置される。

また、コンデンサ６０は、出力端子５０から出力される直流電圧を平滑するものであり、また、抵抗７０および抵抗８０は、出力端子５０から出力される直流電圧を分圧して検出するもので、この抵抗７０および抵抗８０により検出された検出電圧はフィードバック信号ＦＢとしてコントロール回路２００に加えられる。

また、抵抗９０は、トランジスタ２０がオフ制御されたときに、ダイオード４０、インダクタ３０を経由して流れるフライホール電流Ｉ-Ｌを検出するための電流検出抵抗であり、トランジスタ２０のドレイン端子から本コンバータに設けられた接地端子までの電流路上に配置される。

コントロール回路２００は、ＰＷＭ（パルス幅変調）回路２１０、過電流保護回路２２０、電流検出回路２３０を具備して構成される。

ここで、ＰＷＭ回路２１０は、フィードバック信号ＦＢに基づきトランジスタ２０をオン、オフ制御するための駆動パルスＤＰ（ＰＷＭパルス）を所定周期のクロックパルスＣＫに同期して生成する。

また、電流検出回路２３０は、抵抗９０の電圧降下を利用してダイオード４０、インダクタ３０を経由して流れるフライホール電流Ｉ-Ｌを検出する。

過電流保護回路２２０は、トランジスタ２０を流れる電流Ｉ-Ｈを常に監視し、トランジスタ２０を流れる電流Ｉ-Ｈが予め設定した所定値を越えるとＰＷＭ回路２１０から出力される駆動パルスＤＰをマスクしてトランジスタ２０をオフに制御する過電流保護動作を行うとともに、該過電流保護動作時には、電流検出回路２３０で検出されるフライホイール電流Ｉ-Ｌが略零になるまで、トランジスタ２０のオンを停止する制御を行う。

図２は、図１に示したコントロール回路２００の過電流保護回路２２０および電流検出回路２３０の詳細構成を示す回路図である。

図２において、過電流保護回路２２０は、トランジスタ２０を流れる電流Ｉ-Ｈを常に監視し、トランジスタ２０を流れる電流Ｉ-Ｈが予め設定した第１の基準値に達すると過電流検出信号ＯＣＤを出力する過電流検出回路２２１、過電流検出回路２２１から出力される過電流検出信号ＯＣＤがセット端子Ｓに加えられ、リセット端子Ｒに端子２１２からのクロックパルスＣＫが加えられるフリップフロップ２１３、ＰＷＭ回路２１０から出力される駆動パルス（ＰＷＭパルス）ＤＰおよびフリップフロップ２１３の反転出力ＧＳ１が加えられるアンド回路２１４、電流検出回路２３０から出力されたフライホイール電流検出信号ＩＦを反転するインバータ２１６、インバータ２１６から出力される信号の立ち上りエッジを検出するエッジ検出回路２１７、過電流検出回路２２１から出力される過電流検出信号ＯＣＤがセット端子Ｓに加えられ、リセット端子Ｒにエッジ検出回路２１７の出力が加えられるフリップフロップ２１８、アンド回路２１４の出力およびフリップフロップ２１８の反転出力Ｇ
Ｓ２が加えられるアンド回路２１５、アンド回路２１５の出力を反転して駆動パルスＤＰ'としてトランジスタ２０のゲートに加えるインバータ２１９を具備する。

過電流検出回路２２１は、図１１に示すように、トランジスタ２０およびトランジスタＦＥＴ１でカレントミラーを構成し、トランジスタＦＥＴ１が配置された岐路上に電流検出抵抗を設けた電力消費の少ない手法で具現化することが望ましいが、電流検出用の抵抗をトランジスタ２０のソース端子から負荷までの電流路上に配置してＩ−Ｈを検出する構成としても良い。

また、電流検出回路２３０は、ダイオード４０と抵抗９０の接続点がプラス端子に接続され、マイナス端子にフライホイール電流Ｉ-Ｌを検出するための基準電圧Ｖ２（第２の基準値）を発生する電源２３２が接続されるオペアンプ２３１を具備する。

なお、ＰＷＭ回路２１０は、図９に示したＰＷＭ回路１１０と同一構成であり、また、過電流検出回路２２１は、図１１に示した過電流検出回路１２１と同様の構成のものを用いることができる。

さて、図２に示す回路において、電流検出回路２３０は、トランジスタ２０がオフ制御されたときに、ダイオード４０、インダクタ３０を経由して流れるフライホール電流Ｉ-Ｌをオペアンプ２３１により検出する。

すなわち、オペアンプ２３１には、プラス端子にフライホイール電流Ｉ-Ｌに基づく抵抗９０による電圧降下に対応する電位が入力され、マイナス端子に接地電位から基準電圧Ｖ２を差し引いた電位（ＧＮＤーＶ２）が入力されるので、フライホイール電流Ｉ-Ｌに基づく抵抗９０による降下電圧が基準電圧Ｖ２より大きくなると、オペアンプ２３１からはこのときハイレベルとなるフライホイール電流検出信号ＩＦが出力される。

ここで、基準電圧Ｖ２を零にすれば、フライホイール電流Ｉ-Ｌが生じてから零に減衰するまでの間ハイレベルとなるフライホイール電流検出信号ＩＦが出力され、基準電圧Ｖ２が一定の値であれば、フライホイール電流Ｉ-Ｌがこの一定の値に対応する電流以上になった時点からこの一定の値に対応する電流に減衰するまでの間ハイレベルとなるフライホイール電流検出信号ＩＦが出力される。

このフライホイール電流検出信号ＩＦは、過電流保護回路２２０のインバータ２１６で反転され、その立ち上りエッジがエッジ検出回路２１７で検出され、この検出タイミングでエッジ検出回路２１７からはエッジ検出パルスＩＦＥが出力される。このエッジ検出パルスＩＦＥは、フリップフロップ２１８のリセット端子Ｒに加えられる。

すなわち、フリップフロップ２１８には、セット端子Ｓに過電流検出回路２２１から出力される過電流検出信号ＯＣＤが加えられ、リセット端子Ｒにエッジ検出パルスＩＦＥが加えられているので、フリップフロップ２１８は、過電流検出回路２２１でトランジスタ２０を流れる電流Ｉ-Ｈの過電流を検出したタイミングでセットされ、フライホイール電流検出信号ＩＦが基準電圧Ｖ２に対応する値まで低下したタイミングでリセットされる。

また、フリップフロップ２１３には、セット端子Ｓに過電流検出回路２２１から出力される過電流検出信号ＯＣＤが加えられ、リセット端子ＲにクロックパルスＣＫが加えられているので、フリップフロップ２１３は、過電流検出回路２２１でトランジスタ２０を流れる電流Ｉ-Ｈの過電流を検出したタイミングでセットされ、クロックパルスＣＫ、すなわち、ＰＷＭ回路２１０から次に駆動パルスＤＰが立ち上がるタイミングでリセットされる。

そして、ＰＷＭ回路２１０から出力される駆動パルスＤＰは、アンド回路２１４でフリップフロップ２１３がセットされている間禁止され、更に、アンド回路２１５でフリップフロップ２１８がセットされている間禁止されるので、結局、ＰＷＭ回路２１０から出力される駆動パルスＤＰは、過電流検出回路２２１で過電流を検出したタイミングから、フライホイール電流検出信号ＩＦが基準電圧Ｖ２に対応する値まで低下したタイミングまでその出力が禁止される。

したがって、トランジスタ２０は、過電流検出回路２２１で過電流を検出したタイミングから、フライホイール電流検出信号ＩＦが基準電圧Ｖ２に対応する値まで低下したタイミングの次にクロックパルスＣＫが立ち上がるタイミングまでオン動作しない。

図３は、図１および図２に示したスイッチング電源回路の過電流保護動作を説明するタイミングチャートである。

図１および図２に示したスイッチング電源回路において、図３（ｂ）に示すように負荷短絡が生じ、その出力電圧Ｖｏｕｔが零になったとすると、トランジスタ２０を流れる電流Ｉ-Ｈは、図３（ｆ）に示すＰＷＭ回路２１０から出力される駆動パルスＤＰの立ち上がりタイミングから、図３（ａ）に示すように、順次増加して、過電流検出回路２２１の過電流検出値Ｉｏｃｐを越える。

トランジスタ２０を流れる電流Ｉ-Ｈが、過電流検出値Ｉｏｃｐを越えている間、過電流検出回路２２１からはハイレベルの過電流検出信号ＯＣＤが出力される（図３（ｃ）参照）。このとき、過電流検出信号ＯＣＤは、過電流検出値Ｉｏｃｐに達したと同時に出力されるため、過電流の早期検出に有効である。

そして、トランジスタ２０がオフに制御されると、ダイオード４０を経由して、図３（ａ）に点線で示すように、フライホール電流Ｉ-Ｌが流れる。

このフライホール電流Ｉ-Ｌは、電流検出回路２３０で検出され、電流検出回路２３０からは、図３（ｇ）に示すように、フライホイール電流が生じてから零に減衰するまでの間ハイレベルとなるフライホイール電流検出信号ＩＦが生じる。なお、図３においては、図２に示した電流検出回路２３０において、基準電圧Ｖ２を零にした場合を示している。

フライホイール電流検出信号ＩＦは、過電流保護回路２２０のインバータ２１６で反転され、このインバータ２１６の出力の立ち上がりがエッジ検出回路２１７で検出されるので、エッジ検出回路２１７からは、フライホール電流Ｉ-Ｌが零まで減衰したタイミングで、図３（ｈ）に示すように、エッジ検出パルスＩＦＥを出力する。

このエッジ検出パルスＩＦＥは、フリップフロップ２１８のリセット端子Ｒに加えられ、また、このフリップフロップ２１８のセット端子Ｓには、過電流検出回路２２１から出力される過電流検出信号ＯＣＤが加えられているので、フリップフロップ２１８の反転出力端子からは、図３（ｉ）に示すように、過電流検出回路２２１で過電流が検出されてからフライホール電流Ｉ-Ｌが零に減衰するまでの間ローレベルとなるゲート信号ＧＳ２が出力される。

また、フリップフロップ２１３には、セット端子Ｓに過電流検出回路２２１から出力される過電流検出信号ＯＣＤが加えられ、リセット端子ＲにクロックパルスＣＫが加えられているので、フリップフロップ２１３の反転出力端子からは、図３（ｄ）に示すように、過電流検出回路２２１で過電流が検出されてから次のクロックパルスＣＫが立ち上がるまでの間ローレベルとなるゲート信号ＧＳ１が出力される。

このゲート信号ＧＳ１は、他の入力端子にＰＷＭ回路２１０から出力される駆動パルスＤＰ（図３（ｆ）参照）が加えられるアンド回路２１４に加えられ、また、上記ゲート信号ＧＳ２は、他の入力端子にアンド回路２１４の出力が加えられるアンド回路２１５に加えられるので、ＰＷＭ回路２１０から出力される駆動パルスＤＰは、過電流検出回路２２１で過電流が検出されてからフライホール電流Ｉ-Ｌが零に減衰するまでの間マスクされる。

これにより、駆動パルスＤＰ'のオンデュテイ時間が、図３（ｊ）に示すように最小時間Ｔｍｉｎまで小さくなっていたとしても、アンド回路２１５の出力を反転するインバータ２１９からは、図３（ｊ）に示す駆動パルスＤＰ'が出力され、この駆動パルスＤＰ'でトランジスタ２０が制御されるので、これにより、インダクタ３０の飽和電流値に係わらず、インダクタ３０の電流重畳により回路素子が破壊するまで過電流は生じない。

また、この実施の形態のスイッチング電源回路においては、フライホール電流Ｉ-Ｌが零若しくは電流重畳による回路素子が破壊するまで過電流は生じない程度の値まで減少してから次のトランジスタ２０がオン制御されるので、起動時においても起動時間を十分短くすることができ、また、負荷急変に対する応答性も損なわれない。

図４は、この発明に係わるスイッチング電源回路の他の実施の形態を示す回路図である。

この図４に示すスイッチング電源回路は、図１に示したスイッチング電源回路のダイオード４０をＰＷＭ回路２１０の出力によりオンオフ制御されるトランジスタ（電界効果トランジスタ）９１で置き換えた同期整流タイプのスイッチング電源回路を構成しており、コントロール回路２００の電流検出回路は、フライホール電流Ｉ-Ｌをこのトランジスタ（電界効果トランジスタ）９１のオン抵抗を利用して検出している。その他の構成は、図１に示したスイッチング電源回路と同じである。

すなわち、トランジスタ９１は、ＰＷＭ回路２１０の出力によりトランジスタ２０がオフに制御されるとオンになる。そして、フライホール電流Ｉ-Ｌは、このオンとなったトランジスタ９１を経由して流れるが、このとき、トランジスタ９１に生じるオン抵抗を利用してコントロール回路２００の電流検出回路はこのフライホール電流Ｉ-Ｌを検出する。

図５は、図４に示したコントロール回路２００の過電流保護回路２２０および電流検出回路２３０の詳細構成を示す回路図である。

ここで、過電流保護回路２２０および電流検出回路２３０の構成は図２に示した過電流保護回路２２０および電流検出回路２３０と同一であるが、図５に示した電流検出回路２３０においては、オペアンプ２３１のプラス端子にトランジスタ９１のソースが接続されている点が図２のものと異なり、他の構成は、図２のものと同じである。

すなわち、この構成において、オペアンプ２３１には、プラス端子にフライホイール電流Ｉ-Ｌに基づくトランジスタ９１のオン抵抗による電圧降下に対応する電位が入力され、マイナス端子に接地電位から基準電圧Ｖ２を差し引いた電位（ＧＮＤ−Ｖ２）が入力されるので、フライホイール電流Ｉ-Ｌに基づきトランジスタ９１のオン抵抗による降下電圧が電位（ＧＮＤ−Ｖ２）より大きくなると、オペアンプ２３１からはこのときハイレベルとなるフライホイール電流検出信号ＩＦが出力される。

図６は、図５に示した電流検出回路２３０の変形例を示した回路図である。

図５に示した電流検出回路２３０では、トランジスタ９１のソースを直接オペアンプ２３１のプラス端子に入力してフライホール電流Ｉ-Ｌを検出するように構成したが、図６の電流検出回路２３０では、トランジスタ９１とカレントミラー回路を構成するトランジスタ（電界効果トランジスタ）２３３を設けるとともに、このトランジスタ２３３のドレインに抵抗２３４を接続し、この抵抗２３４の電圧降下を利用してフライホール電流Ｉ-Ｌを検出する。その他の構成は図５に示した回路と同じである。

すなわち、この構成において、トランジスタ２３３およびトランジスタ９１のゲートにはＰＷＭ回路２１０の出力が共通に加えられているので、トランジスタ２３３には、トランジスタ９１を流れるフライホイール電流Ｉ-Ｌに対応した電流が流れる。

そして、トランジスタ２３３を流れる電流は、抵抗２３４の電圧降下により検出され、オペアンプ２３１のプラス端子に加えられる。また、オペアンプ２３１のマイナス端子には、接地電位から基準電圧Ｖ２を差し引いた電位（ＧＮＤーＶ２）が入力されているので、フライホイール電流Ｉ-Ｌに基づく抵抗２３４による降下電圧が電位（ＧＮＤ−Ｖ２）より大きくなると、オペアンプ２３１からはこのときハイレベルとなるフライホイール電流検出信号ＩＦが出力される。

上記図４乃至図５の構成によっても、図１および図２に示した構成と同様な過電流保護が実現できる。

また、電流検出回路２３０としては、図７に示したように、プラス電源２３２をオペアンプ２３１のマイナス端子に接続することで、プラス電位を基準電圧Ｖ２（第２の基準値）として使用しても良い。この場合、図２の電流検出回路２３０に例示したようなマイナス電源２３２を別途用意する必要がなくなるため、より簡易に構成できる。

また、図８に示したように、オペアンプ２３１のマイナス端子を接地電位とし、零点を基準電圧Ｖ２として使用しても良い。この場合は、マイナス電源もプラス電源も不要になるため最も簡易に構成できる。

なお、基準電圧Ｖ２としてプラス電位またはマイナス電位を使用する場合は、使用するインダクタの重畳特性に応じて、電流重畳の解消に必要な閾値を電位として設定すれば良い。例えば、電流重畳が生じにくいインダクタを使用する場合は、零電位から離れた値を設定しても良く、電流重畳が生じ易いインダクタを使用する場合は、完全放電に近い零電位付近の値を設定すれば良い。

所定周期のクロックパルスに基づき生成される駆動パルスにより入力電源をオンオフ制御するスイッチング素子を備えたスイッチング電源回路に適用可能である。スイッチング素子を流れる電流とフライホイール電流とをそれぞれ検出し、これら検出結果をそれぞれ第１および第２の基準値と比較することで、電流重畳による回路素子の破壊を効果的に防止する。

この発明に係わるスイッチング電源回路およびその過電流保護方法を適用して構成したスイッチング電源回路の概略構成を示す回路図である。 図１に示したコントロール回路の過電流保護回路および電流検出回路の詳細構成を示す回路図である。 図１および図２に示したスイッチング電源回路の過電流保護動作を説明するタイミングチャートである。 この発明に係わるスイッチング電源回路の他の実施の形態を示す回路図である。 図４に示したコントロール回路の過電流保護回路および電流検出回路の詳細構成を示す回路図である。 図５に示した電流検出回路の変形例を示した回路図である。 図２に示した電流検出回路２３０の変形例を示した回路図である。 図２に示した電流検出回路２３０の変形例を示した回路図である。 従来のスイッチング電源回路の一例を示す回路図である。 図９に示したスイッチング電源回路の過電流保護回路の一例を示す回路図である。 図１０に示した過電流検出回路の一例を示した回路図である。 図９乃至図１１に示した回路の動作を示すタイミングチャートである。 従来の過電流保護回路の不都合を説明するタイミングチャートである。

符号の説明

１０ 入力電源
２０ トランジスタ（電界効果トランジスタ）
３０ インダクタ
４０ ダイオード
５０ 出力端子
６０ コンデンサ
７０ 抵抗
８０ 抵抗
９０ 抵抗
２００ コントロール回路
２１０ ＰＷＭ（パルス幅変調）回路
２２０ 過電流保護回路
２３０ 電流検出回路

Claims (8)

1. 所定周期のクロックパルスに基づき生成される駆動パルスにより入力電源をオンオフ制御するスイッチング素子を有し、該スイッチング素子のオン制御により前記入力電源から負荷に対して電流を流し、該スイッチング素子のオフ制御により前記負荷に対してフライホイール電流を流すスイッチング電源回路において、
   前記スイッチング素子を流れる電流が第１の基準値に達したことを検出する過電流検出手段と、
   前記フライホイール電流が第２の基準値に達したことを検出するフライホイール電流検出手段と、
   前記過電流検出手段の検出出力に基づき前記スイッチング素子をオフ制御する過電流保護動作を行うとともに、該過電流保護動作時には、前記フライホイール電流検出手段により検出された前記フライホイール電流が前記第２の基準値に達した後のクロックパルスのタイミングで前記スイッチング素子をオン制御する過電流保護回路と
   を具備することを特徴とするスイッチング電源回路。
2. 前記フライホイール電流検出手段は、
   フライホイール電流路に設けられた電流検出抵抗の出力に基づき前記フライホイール電流を検出する
   ことを特徴とする請求項１記載のスイッチング電源回路。
3. 前記フライホイール電流検出手段は、
   フライホイール電流路に設けられ、前記スイッチング素子に同期してオンオフ制御される第２のスイッチング素子のオン抵抗を利用して前記フライホイール電流を検出する
   ことを特徴とする請求項１記載のスイッチング電源回路。
4. 前記フライホイール電流検出手段は、
   フライホイール電流路に設けられ、前記スイッチング素子に同期してオンオフ制御される第２のスイッチング素子とカレントミラー回路を構成する第３のスイッチング素子を有し、
   前記第３のスイッチング素子を流れる電流に基づき前記フライホイール電流を検出する
   ことを特徴とする請求項１記載のスイッチング電源回路。
5. 前記第２の基準値が零以上の値に設定されることを特徴とする請求項１記載のスイッチング電源回路。
6. ソース端子、ドレイン端子およびゲート端子を備えたスイッチング素子と、
   前記ソース端子に接続された電力供給源と、
   前記ドレイン端子に接続された負荷と、
   前記ゲート端子に接続されたコントロール回路と、
   前記ドレイン端子から前記負荷までの電流路上に配置されたインダクタと、
   前記ソース端子から前記負荷までの電流路上に配置された第１の電流検出抵抗と、
   前記第１の電流検出抵抗に接続された第１の比較器と、
   前記ドレイン端子から接地端子までの電流路上に配置された第２の電流検出抵抗と、
   前記第２の電流検出抵抗に接続された第２の比較器と
   を具備することを特徴とするスイッチング電源回路。
7. 前記第２の比較器は接地電位またはプラス電位を基準として使用することを特徴とする請求項６記載のスイッチング電源回路。
8. 所定周期のクロックパルスに基づき生成される駆動パルスにより入力電源をオンオフ制御するスイッチング素子を有し、該スイッチング素子のオン制御により前記入力電源から負荷に対して電流を流し、該スイッチング素子のオフ制御により前記負荷に対してフライホイール電流を流すスイッチング電源回路の過電流保護方法において、
   前記スイッチング素子を流れる電流が第１の基準値に達したことを過電流検出手段により検出するとともに、
   前記フライホイール電流が第２の基準値に達したことをフライホイール電流検出手段により検出し、
   前記過電流検出手段の検出出力に基づき前記スイッチング素子をオフ制御する過電流保護動作を行い、
   該過電流保護動作時には、前記フライホイール電流検出手段により検出された前記フライホイール電流が前記第２の基準値に達した後の前記クロックパルスのタイミングで前記スイッチング素子をオン制御する
   ことを特徴とするスイッチング電源回路の過電流保護方法。

Images