JP2009177997A

JP2009177997A - スイッチング電源

Info

Publication number: JP2009177997A
Application number: JP2008016401A
Authority: JP
Inventors: Yoshiyuki Kawase; 義之川瀬; Toru Itabashi; 板橋　　徹; Mitsuhiro Kanayama; 光浩金山
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2008-01-28
Filing date: 2008-01-28
Publication date: 2009-08-06
Anticipated expiration: 2028-01-28
Also published as: US8120339B2; US20090189583A1; DE102009006372A1; DE102009006372B4; JP4479800B2

Abstract

【課題】並列接続された複数のスイッチング回路の構成を簡略化できるスイッチング電源を提供
【解決手段】スイッチング電源１は、入力電圧Ｖｉｎを昇圧して出力する昇圧部２と、昇圧部２を制御するためのデューティ信号を出力する制御部３とから構成される。昇圧部２は、互いに並列に接続された２つのスイッチング回路１１，１２を備える。スイッチング回路１１（１２）は、一端がダイオードＤ１（Ｄ３）を介して直流電源ＶＢに接続され、他端がダイオードＤ２（Ｄ４）を介して出力端子４に接続されたコイルＬ１（Ｌ２）と、ドレインがコイルＬ１（Ｌ２）とダイオードＤ２（Ｄ４）との接続点に接続されるとともにソースが抵抗Ｒ１（Ｒ２）を介して接地され、制御部１３からのデューティ信号がゲートに印加されるＮチャネル型の電界効果トランジスタＳＷ１（ＳＷ２）とを備えている。そして、抵抗Ｒ１の抵抗値は抵抗Ｒ２の抵抗値よりも小さい。
【選択図】図１

Description

本発明は、複数のスイッチング回路が並列に接続されたスイッチング電源に関する。

車両用の電子制御装置には、クランキングなどのバッテリ電圧低下時においても動作電圧を確保するために、昇圧スイッチング電源が備えられている。近年、車両用の電子制御装置は、その大規模化・機能統合化に伴い、動作電流が増加している。このため、スイッチング電源の供給能力を向上させる必要がある。

従来、スイッチング電源の供給能力を向上させるための技術として、複数のスイッチング回路を並列接続し、１つの入力電圧を複数相のスイッチング回路を用いて1つの経路に供給するマルチ構成スイッチング電源（マルチフェーズＤＣ／ＤＣコンバータ）が知られている（例えば、特許文献１を参照）。
特開２００７−６６６９号公報

しかし、上述の特許文献１に記載の技術では、スイッチング回路を複数相構成しているために、スイッチング回路の過電流を検出するための過電流検出回路、及びスイッチング回路に流れる電流を制限してスイッチング回路を保護するための電流制限回路をスイッチング回路数分設ける必要がある。このため、スイッチング電源のコストアップ及び回路規模の増加を招くという問題があった。

本発明は、こうした問題に鑑みなされたものであり、並列接続された複数のスイッチング回路の構成を簡略化できるスイッチング電源を提供することを目的とする。

上記目的を達成するためになされた請求項１に記載のスイッチング電源は、外部電源から供給される供給電圧をスイッチング通電することにより、供給電圧の電圧値とは異なる電圧値を有する電圧を出力する第１スイッチング回路と、第１スイッチング回路に対して並列に接続され、外部電源から供給される供給電圧をスイッチング通電することにより、供給電圧の電圧値とは異なる電圧値を有する電圧を出力する第２スイッチング回路とを備えて、第１スイッチング回路および第２スイッチング回路の出力電圧を合成して出力するスイッチング電源であって、第１スイッチング回路は、第２スイッチング回路よりも高い電流を供給するように構成されることを特徴とする。

このように構成された請求項１に記載のスイッチング電源では、第２スイッチング回路には、第１スイッチング回路に流れる電流よりも高い電流が流れない。このため、第１スイッチング回路に流れる電流（以下、第１スイッチング電流ともいう）の電流値を検出すれば、第２スイッチング回路に流れる電流（以下、第２スイッチング電流ともいう）の電流値を検出しなくても、第２スイッチング電流の電流値は、第１スイッチング電流の電流値よりも小さいということを確認することができる。

したがって、第１スイッチング回路および第２スイッチング回路の過電流を防止するために、第１スイッチング電流の電流値を検出するための回路を第１スイッチング回路に設ければ、第２スイッチング電流の電流値を検出するための回路を第２スイッチング回路に設けることを不要とすることができる。これにより、過電流防止機能を備えたスイッチング電源の構成を簡略化できる。

また請求項１に記載のスイッチング電源において、第１スイッチング回路が第２スイッチング回路よりも高い電流を供給するようにするためには、請求項２に記載のように、第１スイッチング回路に流れる電流を検出するために、第１スイッチング回路の電流経路に設けられる電流検出抵抗と、第２スイッチング回路に流れる電流量を制限するために、第２スイッチング回路の電流経路に設けられる電流制限抵抗とを備え、電流制限抵抗の抵抗値は、電流検出抵抗の抵抗値よりも大きいようにするとよい。

そして請求項２に記載のスイッチング電源では、請求項３に記載のように、電流検出手段が第１スイッチング回路に流れる電流を検出し、電流制限手段が、電流検出回路により検出された電流値である検出電流値が予め設定された電流制限判定値以上である場合に、第１スイッチング回路及び第２スイッチング回路に流れる電流量を同時に制限するようにするとよい。

このように構成されたスイッチング電源によれば、上記の電流制限手段を設けることにより、第１スイッチング回路に流れる電流量を制限する手段と、第２スイッチング回路に流れる電流量を制限する手段とを別々に設ける必要がなくなる。これにより、過電流防止機能を備えたスイッチング電源の構成をさらに簡略化できる。

また請求項３に記載のスイッチング電源において、電流量を制限するために、請求項４に記載のように、電流制限手段は、第１スイッチング回路及び第２スイッチング回路のスイッチがオン状態となる時間であるスイッチオン時間を、検出電流値が電流制限判定値以上になる前よりも短くするようにするとよい。

このように構成されたスイッチング電源によれば、スイッチオン時間を短くすることにより第１及び第２スイッチング電流を減らして第１及び第２スイッチング回路を保護することができる。さらに、スイッチオン時間を「０」に設定しないため、第１及び第２スイッチング回路の動作を継続させることができる。これにより、例えば、スイッチング電源に接続された装置の起動時などに短時間の過電流が流れた場合に、第１及び第２スイッチング回路に流れる電流を制限して第１及び第２スイッチング回路を保護するとともに、当該装置の動作を継続させることができる。

また請求項４に記載のスイッチング電源において、スイッチオン時間を短くするために、請求項５に記載のように、デューティ信号出力手段が、第１スイッチング回路及び第２スイッチング回路のスイッチング動作を制御するためのデューティ信号を出力し、第１スイッチング回路及び第２スイッチング回路は、デューティ信号がオン状態になっている間、スイッチがオン状態となるように構成され、電流制限手段が、デューティ信号のデューティ比を下げるようにデューティ信号出力手段を制御するようにするとよい。

また請求項３〜請求項５の何れかに記載のスイッチング電源では、請求項６に記載のように、スイッチング禁止手段が、検出電流値が電流制限判定値以上である状態が、予め設定された電流停止判定時間継続した場合に、第１スイッチング回路及び第２スイッチング回路がオン状態になることを禁止するようにするとよい。

このように構成されたスイッチング電源によれば、検出電流値が電流制限判定値以上である状態が電流停止判定時間以上になることを防止することができる。このため、電流停止判定時間を適切に設定することによって、第１スイッチング回路及び第２スイッチング回路に過電流が長時間流れることを防止することができる。これにより、第１スイッチング回路及び第２スイッチング回路が破損してしまうことを抑制できる。

また請求項６に記載のスイッチング電源において、オン状態になることを禁止するために、請求項７に記載のように、デューティ信号出力手段が、第１スイッチング回路及び第２スイッチング回路のスイッチング動作を制御するためのデューティ信号を出力し、第１スイッチング回路及び第２スイッチング回路は、デューティ信号がオン状態になっている間、スイッチがオン状態となるように構成され、スイッチング禁止手段が、デューティ信号出力手段にデューティ信号の出力を停止させるようにするとよい。

また請求項３に記載のスイッチング電源において、電流量を制限するために、請求項８に記載のように、電流制限手段は、第１スイッチング回路及び第２スイッチング回路のスイッチがオン状態となる時間であるスイッチオン時間を「０」に設定するようにしてもよい。

このように構成されたスイッチング電源によれば、スイッチオン時間を「０」に設定することにより第１及び第２スイッチング回路に過電流が流れるのを防止して第１及び第２スイッチング回路を保護することができる。

また請求項１に記載のスイッチング電源において、第１スイッチング回路が第２スイッチング回路よりも高い電流を供給するようにするためには、請求項９に記載のように、デューティ信号出力手段が、第１スイッチング回路及び第２スイッチング回路を制御するためのデューティ信号を出力し、第１スイッチング回路及び第２スイッチング回路は、デューティ信号がオン状態になっている間、スイッチがオン状態となるように構成され、デューティ信号出力手段が、第１スイッチング回路を制御するデューティ信号のデューティ比が、第２スイッチング回路を制御するデューティ信号のデューティ比よりも大きくなるように、デューティ信号を出力するようにするとよい。

また請求項９に記載のスイッチング電源では、請求項１０に記載のように、信号出力停止手段が、第１スイッチング回路に流れる電流の電流値が予め設定された出力停止判定値以下である場合に、デューティ信号出力手段に第２スイッチング回路へのデューティ信号の出力を停止させるようにするとよい。

このように構成されたスイッチング電源によれば、第１スイッチング電流の電流値が出力停止判定値以下の場合には第１スイッチング回路を使用するとともに第２スイッチング回路を不使用とし、第１スイッチング電流の電流値が出力停止判定値を超えた場合には第１スイッチング回路と第２スイッチング回路を同時に使用することができる。このため、第２スイッチング回路は第１スイッチング回路よりも使用頻度が少なくなる。したがって、第２スイッチング回路を、第１スイッチング回路を補助するための回路とすることができ、第１スイッチング回路と比較して第２スイッチング回路を小型化することができる。

（第１実施形態）
以下に本発明の第１実施形態について図面をもとに説明する。
図１は、本発明が適用されたスイッチング電源１の構成を示す回路図である。

スイッチング電源１は、車両に搭載され、図１に示すように、直流電源ＶＢから入力電圧Ｖｉｎを入力し、この入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔとして出力端子４に出力する昇圧部２と、昇圧部２を制御するためのデューティ信号を出力する制御部３とから構成される。

そして昇圧部２は、互いに並列に接続された２つのスイッチング回路１１，１２と、一端が出力端子４に接続されるとともに他端が接地された平滑コンデンサＣ０とから構成される。

これらのうちスイッチング回路１１は、一端が電流逆流防止用のダイオードＤ１を介して直流電源ＶＢに接続され、他端が電流逆流防止用のダイオードＤ２を介して出力端子４に接続されたコイルＬ１と、ドレインがコイルＬ１とダイオードＤ２との接続点に接続されるとともにソースが抵抗Ｒ１を介して接地され、制御部３からのデューティ信号がゲートに印加されるＮチャネル型の電界効果トランジスタＳＷ１（以下、スイッチング素子ＳＷ１という）と、スイッチング素子ＳＷ１に過電流が流れるのを防止するためにアノードがスイッチング素子ＳＷ１のソースに接続されるとともにカソードがスイッチング素子ＳＷ１のゲートに接続されたツェナーダイオードＺ１と、一端がダイオードＤ１を介して直流電源ＶＢに接続されるとともに他端が接地された入力コンデンサＣ１とを備えている。

またスイッチング回路１２は、スイッチング回路１１と同様に構成されており、一端が電流逆流防止用のダイオードＤ３を介して直流電源ＶＢ接続され、他端が電流逆流防止用のダイオードＤ４を介して出力端子４に接続されたコイルＬ２と、ドレインがコイルＬ２とダイオードＤ４との接続点に接続されるとともにソースが抵抗Ｒ２を介して接地され、制御部３からのデューティ信号がゲートに印加されるＮチャネル型の電界効果トランジスタＳＷ２（以下、スイッチング素子ＳＷ２という）と、スイッチング素子ＳＷ２に過電流が流れるのを防止するためにアノードがスイッチング素子ＳＷ２のソースに接続されるとともにカソードがスイッチング素子ＳＷ２のゲートに接続されたツェナーダイオードＺ２と、一端がダイオードＤ３を介して直流電源ＶＢに接続されるとともに他端が接地された入力コンデンサＣ２とを備えている。

なお、抵抗Ｒ１の抵抗値は抵抗Ｒ２の抵抗値よりも小さい。例えば、抵抗Ｒ１は０．１Ω、抵抗Ｒ２は０．２Ωに設定される。
このように構成されたスイッチング回路１１（１２）では、スイッチング素子ＳＷ１（ＳＷ２）がオフ状態であれば、出力端子４には、ダイオードＤ１（Ｄ３）を介して直流電源ＶＢの電源電圧が印加されており、出力端子電圧値は電源電圧値と等しくなっている。そしてスイッチング素子ＳＷ１（ＳＷ２）がオン状態になると、コイルＬ１（Ｌ２）へ通電が行われ、コイルＬ１（Ｌ２）にエネルギーが蓄積される。その後、スイッチング素子ＳＷ１（ＳＷ２）がオフ状態になると、コイルＬ１（Ｌ２）に蓄積されたエネルギーがダイオードＤ２（Ｄ４）を介して出力端子４側に放出されることにより、出力端子４に電源電圧より高い電圧を発生させることができる。

つまりスイッチング回路１１（１２）では、制御部３からデューティ信号が出力されると、スイッチング素子ＳＷ１（ＳＷ２）がデューティ信号に従ってオン状態／オフ状態を繰り返すことにより電源電圧の昇圧を行う。

次に制御部３は、スイッチング素子ＳＷ１，ＳＷ２に対してそれぞれデューティ信号ＤＴ１，ＤＴ２を出力するスイッチングコントロール回路２１と、抵抗Ｒ１に流れる電流の電流値を検出する電流検出回路２２とから構成される。

これらのうちスイッチングコントロール回路２１は、デューティ信号ＤＴ１，ＤＴ２をそれぞれ所定の位相で出力する位相コントローラ３１と、ＣＰＵ，ＲＯＭ及びＲＡＭなどを搭載した周知のマイクロコンピュータ（マイコン）を中心に構成されて、位相コントローラ３１により出力されるデューティ信号ＤＴ１，ＤＴ２のオンパルス幅を制御するパルス幅コントローラ３２と、デューティ信号ＤＴ１，ＤＴ２の出力タイミングを規定するための所定周波数の基準クロック信号を生成してパルス幅コントローラ３２へ出力するクロック発振回路３３と、昇圧部２に昇圧を行わせるための基準となる基準電圧Ｖ０（例えば、１．２５Ｖ）を出力する基準電源３４と、出力電圧Ｖｏｕｔの電圧値に比例して電圧値が変化する比較用電圧Ｖｃと基準電圧Ｖ０とを比較して、比較用電圧Ｖｃが基準電圧Ｖ０よりも低い場合にその旨を示す信号をパルス幅コントローラ３２へ出力する比較器３５とを備える。

なお、電流検出回路２２は、検出した電流値（以下、検出電流値という）を示す信号をパルス幅コントローラ３２へ出力する。
このように構成されたスイッチング電源１において、パルス幅コントローラ３２は、出力電圧Ｖｏｕｔをフィードバックして出力電圧Ｖｏｕｔを予め設定した電圧に保持するようにデューティ信号ＤＴ１，ＤＴ２のオンパルス幅を決定する処理と、スイッチング回路１１，１２に流れる電流を制限する電流制限処理を実行する。

ここで、パルス幅コントローラ３２が実行する電流制限処理の手順を、図２を用いて説明する。図２は電流制限処理を示すフローチャートである。
この電流制限処理は、パルス幅コントローラ３２が起動（電源オン）している間に繰り返し実行される処理である。

電流制限処理が実行されると、パルス幅コントローラ３２は、まずＳ１０にて、電流検出回路２２により検出された電流値（検出電流値）が電流制限判定値（例えば、３Ａ）以上であるか否かを判断する。ここで、検出電流値が電流制限判定値未満である場合には（Ｓ１０：ＮＯ）、Ｓ３０に移行する。

一方、検出電流値が電流制限判定値以上である場合には（Ｓ１０：ＹＥＳ）、Ｓ２０にて、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を「０」に設定して、電流制限処理を一旦終了する。これにより、スイッチング回路１１，１２への通電が停止される。

そしてＳ３０に移行すると、出力電圧Ｖｏｕｔが昇圧停止判定電圧（例えば、８．５Ｖ）以上であるか否かを判断する。ここで、出力電圧Ｖｏｕｔが昇圧停止判定電圧未満である場合には（Ｓ３０：ＮＯ）、電流制限処理を一旦終了する。

一方、出力電圧Ｖｏｕｔが昇圧停止判定電圧以上である場合には（Ｓ３０：ＹＥＳ）、Ｓ２０にて、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を「０」に設定して、電流制限処理を一旦終了する。

このように構成されたスイッチング電源１の動作を、図３を用いて説明する。図３はスイッチング電源１の動作を示すタイミングチャートである。
まず、クランキングにより入力電圧Ｖｉｎが低下すると（図３（ａ）の時刻ｔ０を参照）、出力電圧Ｖｏｕｔも低下する（図３（ｇ）の時刻ｔ０を参照）。そして出力電圧Ｖｏｕｔが昇圧開始電圧（本実施形態では８Ｖ）未満になると（図３（ｇ）の時刻ｔ１を参照）、基準クロックの立ち上がりタイミングでスイッチング素子ＳＷ１のデューティ信号ＤＴ１が所定オン期間ＯＰ１オン状態になるとともに（図３（ｃ）の時刻ｔ１，ｔ３，ｔ５を参照）、デューティ信号ＤＴ１の立ち上がりから所定ずれ時間ＴＬ経過後にスイッチング素子ＳＷ２のデューティ信号ＤＴ２が所定オン期間ＯＰ２オン状態になる（図３（ｅ）の時刻ｔ２，ｔ４，ｔ６を参照）。これにより、デューティ信号ＤＴ１（ＤＴ２）がオン状態の間はスイッチング素子ＳＷ１（ＳＷ２）に流れる電流Ｉ１（Ｉ２）が増加し、デューティ信号ＤＴ１（ＤＴ２）がオフ状態の間はスイッチング素子ＳＷ１（ＳＷ２）に流れる電流Ｉ１（Ｉ２）が低下する動作が繰り返され（図３（ｄ），（ｆ）の時刻ｔ１〜ｔ７を参照）、出力電圧Ｖｏｕｔが昇圧開始電圧（８Ｖ）に保持される（図３（ｇ）の時刻ｔ１〜ｔ７を参照）。

その後、クランキング復帰により入力電圧Ｖｉｎが上昇すると（図３（ａ）の時刻ｔ７を参照）、スイッチング素子ＳＷ１に流れる電流Ｉ１（以下、スイッチング電流Ｉ１ともいう）及びスイッチング素子ＳＷ２に流れる電流Ｉ２（以下、スイッチング電流Ｉ２ともいう）が急激に増加し（図３（ｄ），（ｆ）の時刻ｔ７〜ｔ８を参照）、スイッチング電流Ｉ１が電流制限判定値（図３（ｄ）の閾値Ｉｔｈを参照）以上になると（図３（ｄ）の時刻ｔ８を参照）、スイッチング素子ＳＷ１，ＳＷ２がオフ状態となる（図３（ｃ），（ｅ）の時刻ｔ８を参照）。これにより、スイッチング回路１１，１２への通電が停止される。

なお、スイッチング電流Ｉ１が電流制限判定値以上になる前に出力電圧Ｖｏｕｔが昇圧停止判定電圧（図３（ｇ）の閾値Ｖｔｈを参照）になった場合（図３（ｇ）の時刻ｔ９を参照）にも、スイッチング素子ＳＷ１，ＳＷ２がオフ状態となる。

このように構成されたスイッチング電源１では、抵抗Ｒ１の抵抗値は抵抗Ｒ２の抵抗値よりも小さい。このため、スイッチング回路１２には、スイッチング回路１１に流れる電流よりも高い電流が流れない。これにより、スイッチング回路１１に流れる電流（以下、第１スイッチング電流ともいう）の電流値を検出すれば、スイッチング回路１２に流れる電流（以下、第２スイッチング電流ともいう）の電流値を検出しなくても、第２スイッチング電流の電流値は、第１スイッチング電流の電流値よりも小さいということを確認することができる。

したがって、スイッチング回路１１およびスイッチング回路１２の過電流を防止するために、第１スイッチング電流の電流値を検出するための回路をスイッチング回路１１に設ければ、第２スイッチング電流の電流値を検出するための回路をスイッチング回路１２に設けることを不要とすることができる。これにより、過電流防止機能を備えたスイッチング電源１の構成を簡略化できる。

また、電流検出回路２２がスイッチング回路１１に流れる電流を検出し、電流検出回路２２により検出された電流値（検出電流値）が電流制限判定値である場合に（Ｓ１０：ＹＥＳ）、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を「０」に設定する（Ｓ２０）。これにより、スイッチング回路１１，１２に過電流が流れるのを防止してスイッチング回路１１，１２を保護することができる。さらに、スイッチング回路１１に流れる電流量を制限する手段と、スイッチング回路１２に流れる電流量を制限する手段とを別々に設ける必要がなくなる。これにより、過電流防止機能を備えたスイッチング電源の構成をさらに簡略化できる。

以上説明した実施形態において、スイッチング回路１１は本発明における第１スイッチング回路、スイッチング回路１２は本発明における第２スイッチング回路、抵抗Ｒ１は本発明における電流検出抵抗、抵抗Ｒ２は本発明における電流制限抵抗、電流検出回路２２は本発明における電流検出手段、Ｓ１０及びＳ２０の処理は本発明における電流制限手段である。

（第２実施形態）
以下に本発明の第２実施形態について図面とともに説明する。尚、第２実施形態では、第１実施形態と異なる部分のみを説明する。

第２実施形態におけるスイッチング電源１は、電流制限処理が変更された点以外は第１実施形態と同じである。
次に、第２実施形態の電流制限処理手順を図４を用いて説明する。図４は第２実施形態の電流制限処理を示すフローチャートである。

電流制限処理が実行されると、パルス幅コントローラ３２は、まずＳ１１０にて、電流検出回路２２により検出された電流値（検出電流値）が、電流制限判定値（例えば、３Ａ）以上であるか否かを判断する。ここで、検出電流値が電流制限判定値未満である場合には（Ｓ１１０：ＮＯ）、電流制限処理を一旦終了する。

一方、検出電流値が電流制限判定値以上である場合には（Ｓ１１０：ＹＥＳ）、Ｓ１２０にて、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を、検出電流値が電流制限判定値以上になる前よりも短くして、Ｓ１３０に移行する。これにより、スイッチング回路１１，１２に流れる電流が制限される。

そしてＳ１３０にて、Ｓ１２０の処理による電流制限が継続している時間（以下、制限継続時間という）を計測する。その後Ｓ１４０にて、Ｓ１３０にて計測された制限継続時間が電流停止判定時間（例えば、１０秒）以上であるか否かを判断する。ここで、制限継続時間が電流停止判定時間未満である場合には（Ｓ１４０：ＮＯ）、電流制限処理を一旦終了する。

一方、制限継続時間が電流停止判定時間以上である場合には（Ｓ１４０：ＹＥＳ）、Ｓ１５０にて、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を「０」に設定し、電流制限処理を一旦終了する。これにより、デューティ信号ＤＴ１，ＤＴ２はオフ状態が保持される。即ち、スイッチング素子ＳＷ１，ＳＷ２がオフ状態となり、スイッチング回路１１，１２への通電が停止される。

このように構成されたスイッチング電源１では、電流検出回路２２により検出された電流値（検出電流値）が電流制限判定値以上である場合に（Ｓ１１０：ＹＥＳ）、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を、検出電流値が電流制限判定値以上になる前よりも短くする（Ｓ１２０）。これにより、スイッチング回路１１に流れる電流とスイッチング回路１２に流れる電流を減らしてスイッチング回路１１，１２を保護することができる。さらに、オンパルス幅を「０」に設定しないため、スイッチング回路１１，１２の動作を継続させることができる。

また、電流制限が継続している時間（制限継続時間）が電流停止判定時間以上である場合に（Ｓ１４０：ＹＥＳ）、デューティ信号ＤＴ１，ＤＴ２のオンパルス幅を「０」に設定する（Ｓ１５０）。このため、スイッチング回路１１，１２に過電流が長時間流れることを防止することができる。これにより、スイッチング回路１１，１２が破損してしまうことを抑制できる。

以上説明した実施形態において、Ｓ１１０及びＳ１２０の処理は本発明における電流制限手段、Ｓ１４０及びＳ１５０の処理は本発明におけるスイッチング禁止手段、位相コントローラ３１は本発明におけるデューティ信号出力手段、デューティ信号ＤＴ１，ＤＴ２の１周期に占めるオンパルス幅の割合は本発明におけるデューティ比である。

（第３実施形態）
以下に本発明の第３実施形態について図面とともに説明する。尚、第３実施形態では、第１実施形態と異なる部分のみを説明する。

第３実施形態におけるスイッチング電源１は、抵抗Ｒ１の抵抗値が抵抗Ｒ２の抵抗値と同じである点と、パルス幅コントローラ３２がデューティ信号ＤＴ２のオンパルス幅をデューティ信号ＤＴ１のオンパルス幅よりも短く（本実施形態では、デューティ信号ＤＴ１の０．５倍）設定する点と、パルス幅コントローラ３２がデューティ信号ＤＴ１とデューティ信号ＤＴ２の立ち上がりタイミングを同じにする点以外は第１実施形態と同じである。

このように構成された第３実施形態のスイッチング電源１の動作を、図５を用いて説明する。図５は第３実施形態のスイッチング電源１の動作を示すタイミングチャートである。

基準クロックの立ち上がりタイミングで（図５（ａ）の時刻ｔ１，ｔ２，ｔ３を参照）、スイッチング素子ＳＷ１のデューティ信号ＤＴ１が所定オン期間ＯＰ１１オン状態になるとともに（図５（ｂ）の時刻ｔ１，ｔ２，ｔ３を参照）、スイッチング素子ＳＷ２のデューティ信号ＤＴ２が所定オン期間ＯＰ１２オン状態になる（図５（ｄ）の時刻ｔ１，ｔ２，ｔ３を参照）。なお、所定オン期間ＯＰ１２は所定オン期間ＯＰ１１の０．５倍の長さである。

これにより、デューティ信号ＤＴ１（ＤＴ２）がオン状態の間はスイッチング素子ＳＷ１（ＳＷ２）に流れる電流Ｉ１（Ｉ２）が増加し、デューティ信号ＤＴ１（ＤＴ２）がオフ状態の間はスイッチング素子ＳＷ１（ＳＷ２）に流れる電流Ｉ１（Ｉ２）が低下する動作が繰り返される（図５（ｃ），（ｅ）を参照）。

なお、抵抗Ｒ１の抵抗値が抵抗Ｒ２の抵抗値と同じであり、かつ所定オン期間ＯＰ１２は所定オン期間ＯＰ１１の０．５倍の長さである。このため、スイッチング電流Ｉ２のピーク時の電流値ＩＨ２は、スイッチング電流Ｉ１のピーク時の電流値ＩＨ１の０．５倍となる。

このように構成されたスイッチング電源１では、抵抗Ｒ１の抵抗値が抵抗Ｒ２の抵抗値と同じであり、かつデューティ信号ＤＴ１の所定オン期間ＯＰ１１がデューティ信号ＤＴ２の所定オン期間ＯＰ１２よりも長い。このため、スイッチング回路１２には、スイッチング回路１１に流れる電流よりも高い電流が流れない。このため、スイッチング回路１１に流れる電流（以下、第１スイッチング電流ともいう）の電流値を検出すれば、スイッチング回路１２に流れる電流（以下、第２スイッチング電流ともいう）の電流値を検出しなくても、第２スイッチング電流の電流値は、第１スイッチング電流の電流値よりも小さいということを確認することができる。

以上説明した実施形態において、デューティ信号ＤＴ１，ＤＴ２の１周期に占める所定オン期間ＯＰ１１，ＯＰ１２の割合は本発明におけるデューティ比である。
（第４実施形態）
以下に本発明の第４実施形態について図面とともに説明する。尚、第４実施形態では、第３実施形態と異なる部分のみを説明する。

第４実施形態におけるスイッチング電源１は、電流制限処理が変更された点以外は第３実施形態と同じである。
次に、第４実施形態の電流制限処理手順を図６を用いて説明する。図６は第４実施形態の電流制限処理を示すフローチャートである。

電流制限処理が実行されると、パルス幅コントローラ３２は、まずＳ２１０にて、電流検出回路２２により検出された電流値（検出電流値）が、出力停止判定値（例えば、２．５Ａ）以下であるか否かを判断する。ここで、検出電流値が出力停止判定値以下である場合には（Ｓ２１０：ＹＥＳ）、Ｓ２２０にて、デューティ信号ＤＴ２のオンパルス幅を「０」に設定して、電流制限処理を一旦終了する。これにより、スイッチング回路１２への通電が停止される。

一方、検出電流値が出力停止判定値を超えた場合には（Ｓ２１０：ＮＯ）、Ｓ２３０にて、Ｓ２２０の処理におけるデューティ信号ＤＴ２のオンパルス幅の「０」設定を解除し、電流制限処理を一旦終了する。これによりパルス幅コントローラ３２は、出力電圧Ｖｏｕｔを予め設定した電圧に保持するように、デューティ信号ＤＴ２のオンパルス幅を設定する。

このように構成されたスイッチング電源１では、スイッチング回路１１に流れる電流（第１スイッチング電流）の電流値が出力停止判定値以下である場合に（Ｓ２１０：ＹＥＳ）、デューティ信号ＤＴ２のオンパルス幅を「０」に設定することにより、スイッチング回路１２へのデューティ信号ＤＴ２の出力を停止させる。このため、第１スイッチング電流の電流値が出力停止判定値以下の場合にはスイッチング回路１１を使用するとともにスイッチング回路１２を不使用とし、第１スイッチング電流の電流値が出力停止判定値を超えた場合にはスイッチング回路１１とスイッチング回路１２を同時に使用することができる。このため、スイッチング回路１２はスイッチング回路１１よりも使用頻度が少なくなる。したがって、スイッチング回路１２を、スイッチング回路１１を補助するための回路とすることができ、スイッチング回路１１と比較してスイッチング回路１２を小型化することができる。

以上説明した実施形態において、Ｓ２１０及びＳ２２０の処理は本発明における信号出力停止手段である。
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。

例えば上記実施形態においては、入力電圧を昇圧するスイッチング電源を示したが、入力電圧を降圧するスイッチング電源であってもよい。
また上記実施形態においては、パルス幅コントローラ３２がＣＰＵ，ＲＯＭ及びＲＡＭなどを搭載したマイコンにより構成されたものを示したが、パルス幅コントローラ３２がロジック回路により構成されたものであってもよい。

また上記第４実施形態においては、検出電流値が出力停止判定値以下である場合にデューティ信号ＤＴ２のオンパルス幅を「０」に設定するものを示したが、スイッチング素子ＳＷ１のデューティ信号ＤＴ１の所定オン期間ＯＰ１１が出力停止判定期間（例えば、デューティ比８０％に相当する期間）以下である場合にデューティ信号ＤＴ２のオンパルス幅を「０」に設定するようにしてもよい。

スイッチング電源１の構成を示す回路図である。第１実施形態の電流制限処理を示すフローチャートである。第１実施形態のスイッチング電源１の動作を示すタイミングチャートである。第２実施形態の電流制限処理を示すフローチャートである。第３実施形態のスイッチング電源１の動作を示すタイミングチャートである。第４実施形態の電流制限処理を示すフローチャートである。

符号の説明

１…スイッチング電源、２…昇圧部、３…制御部、４…出力端子、１１…スイッチング回路、１２…スイッチング回路、１３…制御部、２１…スイッチングコントロール回路、２２…電流検出回路、３１…位相コントローラ、３２…パルス幅コントローラ、３３…クロック発振回路、３４…基準電源、３５…比較器、Ｃ０…平滑コンデンサ、Ｃ１，Ｃ２…入力コンデンサ、Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、ＤＴ１，ＤＴ２…デューティ信号、Ｌ１，Ｌ２…コイル、Ｒ１，Ｒ２…抵抗、ＳＷ１，ＳＷ２…スイッチング素子、Ｚ１，Ｚ２…ツェナーダイオード

Claims

外部電源から供給される供給電圧をスイッチング通電することにより、該供給電圧の電圧値とは異なる電圧値を有する電圧を出力する第１スイッチング回路と、
前記第１スイッチング回路に対して並列に接続され、前記外部電源から供給される供給電圧をスイッチング通電することにより、該供給電圧の電圧値とは異なる電圧値を有する電圧を出力する第２スイッチング回路と
を備えて、前記第１スイッチング回路および前記第２スイッチング回路の出力電圧を合成して出力するスイッチング電源であって、
前記第１スイッチング回路は、前記第２スイッチング回路よりも高い電流を供給するように構成される
ことを特徴とするスイッチング電源。
前記第１スイッチング回路に流れる電流を検出するために、前記第１スイッチング回路の電流経路に設けられる電流検出抵抗と、
前記第２スイッチング回路に流れる電流量を制限するために、前記第２スイッチング回路の電流経路に設けられる電流制限抵抗と
を備え、
前記電流制限抵抗の抵抗値は、前記電流検出抵抗の抵抗値よりも大きい
ことを特徴とする請求項１に記載のスイッチング電源。
前記第１スイッチング回路に流れる電流を検出する電流検出手段と、
前記電流検出回路により検出された電流値である検出電流値が予め設定された電流制限判定値以上である場合に、前記第１スイッチング回路及び前記第２スイッチング回路に流れる電流量を同時に制限する電流制限手段と
を備えることを特徴とする請求項１または請求項２に記載のスイッチング電源。
前記電流制限手段は、
前記第１スイッチング回路及び前記第２スイッチング回路のスイッチがオン状態となる時間であるスイッチオン時間を、前記検出電流値が前記電流制限判定値以上になる前よりも短くすることにより、前記電流量を制限する
ことを特徴とする請求項３に記載のスイッチング電源。
前記第１スイッチング回路及び前記第２スイッチング回路のスイッチング動作を制御するためのデューティ信号を出力するデューティ信号出力手段を備え、
前記第１スイッチング回路及び前記第２スイッチング回路は、前記デューティ信号がオン状態になっている間、スイッチがオン状態となるように構成され、
前記電流制限手段は、
前記デューティ信号のデューティ比を下げるように前記デューティ信号出力手段を制御することにより、前記スイッチオン時間を短くする
ことを特徴とする請求項４に記載のスイッチング電源。
前記検出電流値が前記電流制限判定値以上である状態が、予め設定された電流停止判定時間継続した場合に、前記第１スイッチング回路及び前記第２スイッチング回路がオン状態になることを禁止するスイッチング禁止手段を備える
ことを特徴とする請求項３〜請求項５の何れかに記載のスイッチング電源。
前記第１スイッチング回路及び前記第２スイッチング回路のスイッチング動作を制御するためのデューティ信号を出力するデューティ信号出力手段を備え、
前記第１スイッチング回路及び前記第２スイッチング回路は、前記デューティ信号がオン状態になっている間、スイッチがオン状態となるように構成され、
前記スイッチング禁止手段は、
前記デューティ信号出力手段に前記デューティ信号の出力を停止させることにより、前記第１スイッチング回路及び前記第２スイッチング回路がオン状態になることを禁止する
ことを特徴とする請求項６に記載のスイッチング電源。
前記電流制限手段は、
前記第１スイッチング回路及び前記第２スイッチング回路のスイッチがオン状態となる時間であるスイッチオン時間を「０」に設定することにより、前記電流量を制限する
ことを特徴とする請求項３に記載のスイッチング電源。
前記第１スイッチング回路及び前記第２スイッチング回路を制御するためのデューティ信号を出力するデューティ信号出力手段を備え、
前記第１スイッチング回路及び前記第２スイッチング回路は、前記デューティ信号がオン状態になっている間、スイッチがオン状態となるように構成され、
前記デューティ信号出力手段は、
前記第１スイッチング回路を制御する前記デューティ信号のデューティ比が、前記第２スイッチング回路を制御する前記デューティ信号のデューティ比よりも大きくなるように、前記デューティ信号を出力する
ことを特徴とする請求項１に記載のスイッチング電源。
前記第１スイッチング回路に流れる電流の電流値が予め設定された出力停止判定値以下である場合に、前記デューティ信号出力手段に前記第２スイッチング回路への前記デューティ信号の出力を停止させる信号出力停止手段と
を備えることを特徴とする請求項９に記載のスイッチング電源。