KR100909317B1

KR100909317B1 - Ｐｆｍ 제어용 스위칭 레귤레이터 제어 회로

Info

Publication number: KR100909317B1
Application number: KR1020030024063A
Authority: KR
Inventors: 웨이 장
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2002-04-16
Filing date: 2003-04-16
Publication date: 2009-07-24
Also published as: US20030193321A1; TWI277277B; KR20030082468A; CN1452307A; JP2003309966A; JP3892333B2; US6798262B2; TW200306696A

Abstract

항상 일정한 출력 트랜지스터 온 시간을 확보하여 안정한 듀티를 출력하는 PFM 제어용 스위칭 레귤레이터 제어 회로가 제공된다. 출력 트랜지스터를 온시키는 신호가 피드백되어, 상기 피드백된 신호와 출력 전압 제어 비교기의 출력 신호와의 논리 신호가 발진 개시 신호로서 발진 회로에 입력된다. 따라서, 출력 전압이 설정 전압에 상당히 근접할 때 발생하는 경향이 있는 비교기 출력 신호의 빈번한 변동이 생기더라도, 출력 트랜지스터의 온 시간이 확보된다.

기준 전압 회로, PFM 제어 스위칭 레귤레이터, 전압 분할 저항

Description

ＰＦＭ 제어용 스위칭 레귤레이터 제어 회로{SWITCHING REGULATOR CONTROL CIRCUIT FOR A PFM CONTROL}

도 1은 본 발명의 실시예 1을 도시하는 블록도,

도 2는 종래의 PFM 제어용 스위칭 레귤레이터 제어 회로를 도시하는 블록도,

도 3은 종래의 PFM 제어용 스위칭 레귤레이터 제어 회로의 예를 도시하는 블록도,

도 4는 본 발명의 실시예 2를 도시하는 블록도,

도 5a는 PFM 제어용 스위칭 레귤레이터 제어 회로를 적용한 승압형 DC-DC 변환기의 예를 도시하는 블록도이고, 도 5b는 승압형 DC-DC 변환기의 동작 파형도이다.

* 도면의 주요부분에 대한 부호의 설명 *

1,11,21,31 : 기준 전압 회로

10 : PFM 제어 스위칭 레귤레이터

2,3,12,13,22,23,32,33 : 전압 분할 회로

4,14,24,34 : 출력 전압 제어 비교기

5,15,25,35 : 링 발진기 발진기 회로

6,36 : 논리 0R 회로

본 발명은, 출력 전압이 설정 전압에 상당히 근접할 때, 안정한 듀티와 내잡음성을 가지는 PFM 제어용 스위칭 레귤레이터 제어 회로에 관한 것이다.

스위칭 레귤레이터 제어 회로에 따른 기본 동작은 다음과 같다. 출력 전압을 피드백하여, 출력 전압 제어 비교기로 기준 전압과 비교한다. 출력 전압이 설정 전압보다 작게 되면, 비교기가 동작하여 발진 개시 신호를 발진 회로에 보낸다. 그 후, 발진 회로는 스위칭 펄스를 출력시켜, 출력 트랜지스터가 온 또는 오프되어 출력 전압을 조정한다.

여기서, 도 5a와 도 5b는 PFM 제어 스위칭 레귤레이터가 적용된 승압형 DC-DC 변환기의 일례를 도시한다.

PFM 제어 스위칭 레귤레이터에서, 출력 트랜지스터의 온 시간은 항상 일정하다. 따라서, 오프 시간이 조정되어, 출력 전압을 일정한 값으로 안정하게 유지시킨다.

도 2는 종래의 PFM 제어용 스위칭 레귤레이터 제어 회로를 도시한다. 도 2에 도시된 바와 같이, 기준 전압 회로(11)의 출력과 전압 분할 회로들(12, 13)의 출력은 출력 전압 제어 비교기(14)의 입력과 접속된다. 출력 전압 제어 비교기(14)의 출력은 링 발진기 발진 회로(15)의 입력과 접속된다. 링 발진기 발진 회로(15)는 DC-DC 변환기의 출력 전압을 제어하는 트랜지스터를 제어하기 위한 신호를 출력한다.

PFM 제어 스위칭 레귤레이터(10)에 대하여, 도 2에 도시된 바와 같은 PFM 제어용 스위칭 레귤레이터 제어 회로들이 널리 사용되고 있다. 링 발진기 발진 회로(15)로부터 출력된 스위칭 펄스는 상기 출력 전압 제어 비교기(14)의 출력 신호를 제어함으로써 출력된다.

도 2에서, 상기 비교기의 출력 신호, Vosc_EN 신호가 "H"일 때, 링 발진기 발진 회로(15)의 발진 회로가 동작되어, 스위칭 펄스가 EXT로 출력된다. 반면, Vosc_EN 신호가 "L"일 때, 링 발진기 발진 회로(15)는 정지되어, EXT는 "L"이 된다.

Vosc_EN 신호가 "L"에서 "H"로 변할 때, EXT는 즉시 "L"에서 "H"로 된다. 그 후, 발진이 지속된다. Vosc_EN 신호가 "H"에서 "L"로 변할 때, EXT는 즉시 "L"이 된다.

그러나, 출력 전압이 설정 전압으로 상당히 근접할 때, 상기 비교기의 Vosc_EN 출력 신호의 채터링이 노이즈의 영향으로 인하여 빈번히 유발된다. 따라서, 일반적인 스위칭 온 시간보다 짧은 온 시간이 채터링에 따라 연속적으로 발생되는 이상 듀티 문제점과 같은 문제점이 발생할 수도 있다.

이상 듀티가 발생될 때, 출력 온 시간이 짧아짐에 따라서, 오프 시간도 더 짧아진다. 따라서, 스위칭 레귤레이터 제어 회로의 소비 전류가 증가하여, 경 부하시 효율이 크게 영향을 받는다.

상술된 문제점을 해결하기 위하여, 출력 전압 제어 비교기(14)의 후단에 히스테리시스를 제공하여, 비교기(14)의 출력 신호의 채터링을 억제하는 방법이 또한 제공되었다. 그러나, 이러한 방법에서, 집적 회로 제조상의 변동에 의한 수율 감소와 같은 이유로 새로운 문제점이 발생하였다. 그러므로, 보다 단순화되고 효과적인 해결 방법이 필요하다.

따라서, 본 발명의 목적은 상술된 종래의 문제점을 해결하기 위하여 안출된 간단한 논리 구성을 이용하여, 종래의 히스테리시스 회로 시스템에 비교하여 집적 회로 제조시 어려움을 없애고, 단순하고 효과적인 회로 구성을 가지는, 안정한 듀티와 내잡음성을 가지는 PFM 제어용 스위칭 레귤레이터 제어 회로를 제공하는 것이다.

본 발명에 따르면, 간단한 논리 구성을 사용하여, 출력 트랜지스터를 온하기 위한 신호를 피드백하여, 상기 신호와 출력 전압 제어 비교기의 출력 신호간의 논리 신호를 링 발진기 발진 회로에 입력시킨다. 따라서, 출력 전압이 설정 전압에 상당히 근접할 때 발생하는 경향이 있는 비교기의 출력 신호의 빈번한 변화가 생기더라도, 링 발진기 발진 회로에 출력 트랜지스터에 대한 결정된 온 시간이 확보됨으로써, 상기 문제점들을 해결한다.

도 5a 및 도 5b에서, 종래의 경우와 유사하지만, 본 발명의 PFM 제어용 스위칭 레귤레이터 제어 회로가 적용된 예로서, 승압형 DC-DC 변환기의 블록도와 그 동작 특성이 각각 도시되어 있다. 도 5a에서, 입력 전압(Vin)보다 높은 출력 전압(Vout)을 획득하기 위하여, Vin의 전원과 코일(L)이 직렬로 부가되어 구성된다.

구체적인 동작을 설명한다. 우선, 트랜지스터(Tr)는 PFM 제어 스위칭 레귤레이터(10)에 의하여 온되어, 충전 전류(i_on)를 흐르게 하여, 코일(L)에 에너지가 축적된다. 다음에, PFM 제어 스위칭 레귤레이터(10)에 의해 트랜지스터(Tr)가 오프될 때, 축적된 에너지에 의해 코일(L)에 기전력이 발생된다. 전압이 Vin 이상일 때, 방전 전류(i_off)가 출력으로 흘러 전압(Vout)을 상승시킨다. 또한, PFM 제어 스위칭 레귤레이터(10)에 의하여 Tr의 온 시간 동안 축적된 에너지가 조절되어 Vout을 안정화시킨다. 본 발명에 따른 PFM 제어용 스위칭 레귤레이터 제어 회로가 적용된 PFM 제어 스위칭 레귤레이터는, 승압형 DC-DC 변환기에만 한하지 않고, 강압형 DC-DC 변환기, 반전형 DC-DC 변환기 등에도 적용가능하다.

도 1은 본 발명의 실시예 1로서, 본 발명에 따른 PFM 제어용 스위칭 레귤레이터 제어 회로의 기본 논리 구성을 도시한다. 기준 전압 회로(1)의 출력과 전압 분할 회로들(2, 3)의 출력은 출력 전압 제어 비교기(4)의 입력과 접속된다. 링 발진기 발진 회로(5)는 DC-DC 변환기의 출력 전압을 제어하는 트랜지스터를 제어하는 신호를 출력한다. 링 발진기 발진 회로(5)의 출력과 출력 전압 제어 비교기(4)의 출력은 논리 OR 회로(6)에 입력된다. 논리 OR 회로(6)의 출력은 링 발진기 발진 회로(5)의 입력과 접속된다.

다양한 논리 회로들이 이러한 기본 논리 구성을 기초하여 조합될 때, 본 발 명에 따라 안출된 듀티 보증 발진 회로가 구현될 수 있다. 여기서, 본 발명의 실시예는 도면을 참조하여 설명될 것이다.

도 1에 도시한 바와 같이, 출력 트랜지스터를 온 시키는 EXT 신호가 피드백되어, 출력 전압 제어 비교기(4)의 출력 신호로서 피드백 신호와 Vosc_EN 신호가 OR 되어, 결과적인 신호 New_Vosc_EN이 발진 개시 제어 신호로서 링 발진기 발진 회로(5)에 리턴된다.

출력 트랜지스터가 온되어 있을 때, EXT는 "H"이다. EXT가 "H"인 시간 동안, Vosc_EN 신호의 변화는 무시된다.

출력 트랜지스터가 오프되어 있을 때, EXT는 "L"이 된다. 따라서, New_Vosc_EN = Vosc_EN 이다. 이 때, Vosc_EN 신호가 "H"이면, 발진이 개시되고, 스위칭 펄스가 출력된다. 펄스의 온 시간은 링 발진기 발진 회로(5)의 시정수로 결정된다. Vosc_EN 신호가 "L"이면, 발진이 중지되고, 출력 트랜지스터가 연속하여 오프된다. 다시 말하면, 링 발진기 발진 회로(5)의 출력을 제어하기 위한 Vosc_EN 신호는 출력 트랜지스터가 온으로 되는 시간동안 무시된다.

도 3은 널리 사용되는 종래의 PFM 제어용 스위칭 레귤레이터 제어 회로의 예를 도시한다.

도 3에서, 기준 전압 회로(21)의 출력과 전압 분할 회로들(22,23)의 출력이 출력 전압 제어 비교기(24)의 입력과 접속된다. 출력 전압 제어 비교기(24)의 출력은 링 발진기 발진 회로(25)의 입력과 접속된다. 링 발진기 발진 회로(25)는 DC-DC 변환기의 출력 전압을 제어하는 트랜지스터를 제어하는 신호를 출력한다. 발진 회로에서 출력된 직사각파 펄스 Vosc 신호와 출력 전압 제어 비교기(24)로부터 출력된 발진 개시 신호 Vosc_EN 가 AND 된다. 결과적인 신호는 2개의 루트로 분할된다. 하나의 루트에 대하여, 신호는 발진 회로로 리턴되어 링 발진기 발진 회로를 구성한다. 다른 하나의 루트에 대하여, 신호는 출력 트랜지스터를 제어하는 EXT 신호로서 출력된다. 논리식은 다음과 같다.

(식 1)

Vosc_EN 신호가 "H" 일 때, EXT = Vosc 이다. 따라서, 발진 회로가 발진을 시작하여, 스위칭 펄스가 출력된다. 펄스의 온 시간은 발진 회로의 시간 상수인 것으로 판정된다.

한편, Vosc_EN 신호가 "L" 일 때, EXT = L이다. 따라서, 발진 회로가 발진을 정지한다. 이러한 회로에서, 상술된 비교기(24)의 출력 신호 Vosc_EN의 채터링이 유발될 때, 발진 회로에 의하여 판단된 온 시간보다 짧은 온 시간을 가지는 협폭의 펄스가, EXT 에 출력되는 스위칭 펄스로서 연속적으로 발생되는 불편함이 있다.

도 4는 본 발명의 실시예 2를 도시한다. 기준 전압 회로(31)의 출력과 전압 분할 회로들(32,33)의 출력은 출력 전압 제어 비교기(34)의 입력과 접속된다. 링 발진기 발진 회로(35)는 DC-DC 변환기의 출력 전압을 제어하는 트랜지스터를 제어하는 신호를 출력한다. 링 발진기 발진 회로(35)의 출력과 출력 전압 제어 비교기(34)의 출력은 논리 OR 회로(36)에 입력된다. 논리 OR 회로(36)의 출력은 링 발진기 발진 회로(35)의 입력과 접속된다.

출력 트랜지스터를 온하기 위한 EXT 신호가 피드백되어, 피드백 신호와 출력 전압 제어 비교기의 출력 신호 Vosc_EN이 OR 된다. 결과적인 신호 New_Vosc_EN이 발진 개시 신호로서 사용되어, 결과적인 신호와 발진 회로로부터 출력된 직사각파 펄스 Vosc 신호가 AND 된다. 그 후, 결과적인 신호는 2개의 루트로 분할된다. 하나의 루트에 대하여, 신호는 발진 회로로 리턴됨으로써 링 발진기 발진 회로(35)를 구성한다. 다른 하나의 루트에 대하여, 신호는 출력 트랜지스터를 제어하기 위한 EXT 신호로서 출력된다. 논리식은 다음과 같다.

(식 2)

식 2에서 기호 EXT_next는 EXT 의 다음 단계를 나타낸다. 다시 말하면, EXT는 EXT 단자의 현재 상태를 나타내고, EXT_next는 EXT 단자의 다음 상태를 나타낸다. EXT 단자의 현재 상태 EXT가 피드백되어, EXT 단자의 다음 상태 EXT_next가 영향을 받는다. 출력 트랜지스터가 온되고 있을 때, EXT는 "H" 이고, 따라서 EXT_next = Vosc 이다. 다시 말하면, EXT가 "H"인 시간 동안, Vosc_EN 신호의 변화는 무시된다.

한편, 출력 트랜지스터가 오프되고 있을 때, EXT 는 "L"이다. 따라서, EXT_next = Vosc * Vosc_EN 이다(이것은 식 1과 동일하다). 이 때, Vosc_EN 신호가 "H"이면, EXT_next = Vosc 이어서, 발진이 개시되고, 스위칭 펄스가 출력된다. 펄스 의 온 시간은 발진 회로의 시정수로 결정된다. Vosc_EN 신호가 "L"이면, EXT_next = L 이므로, 발진이 중지되고, 출력 트랜지스터가 연속적으로 오프된다. 다시 말하면, 발진 회로의 출력을 제어하기 위한 Vosc_EN 신호는 출력 트랜지스터가 온되고 있는 시간 동안 무시된다.

발진 정지 상태가 발진 개시 상태로 전환될 때, EXT 는 "L"이고, Vosc_EN 신호는 "H"이다. 식 2에 따라, EXT_next = Vosc 이다. 따라서, 본 발명에 따라 안출된 듀티 보증 회로가 부가될 때, 원래의 발진 회로의 초기화가 영향을 받지 않는다.

상술된 바와 같이, 본 발명에 따르면, 논리상의 간단 유효한 회로가 사용되어, 출력 트랜지스터의 결정된 온 시간이, PEM 제어 스위칭 레귤레이터에 대하여 경부하시 출력 전압이 설정 전압에 상당히 접근할 때 발생하는 경향이 있는 출력 전압 제어 비교기의 출력 신호의 빈번한 변동이 생기더라고, 발진 회로에서 보증된다. 따라서, 안정한 듀티가 보증되고, 내잡음성을 가지는 스위칭 레귤레이터가 구현될 수 있다. 집적 회로의 제조시 어려움을 종래의 히스테리시스 회로 시스템에 의하여 제거하여, 회로 동작이 보증된다. 부가하여, 회로 규모도 작고, 따라서 본 발명은 코스트 면에서도 효과적이다. 상술된 바와 같이, 본 회로 시스템은 PFM 제어용 스위칭 레귤레이터 제어 회로에 대하여 가장 적합하다.

Claims

DC-DC 변환기의 출력전압을 제어하기 위한 PFM 제어용 스위칭 레귤레이터 제어 회로로서,

기준 전압 회로;

전압 분할 회로;

상기 기준 전압 회로의 출력과 상기 전압 분할 회로의 출력이 입력되는 출력 전압 제어 비교기;

상기 DC-DC 변환기의 출력 전압을 제어하는 트랜지스터를 제어하는 신호를 출력하는 링 발진기 발진 회로; 및

링 발진기 발진 회로의 출력과 출력 전압 제어 비교기의 출력이 입력되는 논리 OR 회로를 구비하고,

상기 논리 OR 회로의 출력이 상기 링 발진기 발진 회로의 입력과 접속되어 있는 것을 특징으로 하는 PFM 제어용 스위칭 레귤레이터 제어 회로.
제 1 항에 있어서, 상기 링 발진기 발진 회로는 발진 회로와 논리 AND 회로를 구비하고, 상기 발진 회로의 입력은 상기 논리 AND 회로의 출력에 접속되고, 상기 AND 회로의 입력은 상기 발진 회로의 출력과 상기 논리 OR 회로의 출력에 접속되고, 상기 AND 회로의 출력은 상기 링 발진기 발진 회로의 출력인 것을 특징으로 하는 PFM 제어용 스위칭 레귤레이터 제어 회로.