JP2012139023A - スイッチング電源装置 - Google Patents

Abstract

【課題】 固定オン時間または固定オフ時間の駆動方式のスイッチング電源装置において、負荷が急に変化した場合にも高速に応答できるようにする。
【解決手段】 インダクタに流れる電流をスイッチング制御して入力電圧と異なる電位の電圧を出力するスイッチング電源装置において、駆動用スイッチング素子をオンさせるタイミングを与える信号を生成し出力するトリガ信号生成回路と、駆動用スイッチング素子の固定オン時間を計時する第１タイマと、駆動用スイッチング素子のオフ時間を計時する第２タイマと、負荷の急激な変化を検出する負荷急変検出回路と、トリガ信号生成回路と第１タイマと第２タイマの出力に基づいて駆動パルスを生成し出力する駆動パルス生成回路とを設け、負荷急変検出回路が負荷の急激な変化を検出した場合に第１タイマから出力されるオン時間の終了を示す信号を禁止するようにした。
【選択図】 図１

Description

本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに関し、特にＰＦＭ（パルス周波数変調）方式で出力を制御するスイッチング電源装置に関する。

直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。

従来、上記スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧に比例した電圧をＰＦＭ（パルス周波数変調）制御用のコンパレータまたはＰＷＭ（パルス幅変調）制御用のコンパレータにフィードバックして、出力電圧が下がると駆動用スイッチング素子のオン時間を長くするように周波数またはパルス幅を制御し、出力電圧が上がると駆動用スイッチング素子のオン時間を短くするように周波数またはパルス幅の制御が行われている。

図７にＰＦＭ制御方式のＤＣ−ＤＣコンバータの概略構成を示す。ＰＦＭ制御では、出力電圧と所定の参照電圧ＶrefとをコンパレータＣＭＰで比較し、出力電圧が参照電圧Ｖrefよりも下がるとコンパレータＣＭＰの出力が変化してフリップフロップＦＦがセットされ、出力Ｑがハイレベルに変化してハイ側の駆動用スイッチング素子Ｍ１をオンさせ、ロウ側のスイッチング素子Ｍ２をオフさせる。また、ＦＦの出力Ｑによりオン時間を規定するタイマＴＭＲ１が起動され、所定時間後にタイマの出力が変化してフリップフロップＦＦがリセットされ、Ｍ１をオンさせ、Ｍ２をオフさせる。このような構成を有することにより、パルス幅すなわち駆動用スイッチング素子のオン時間を固定し、負荷が軽くなるとスイッチング周波数を下げ、負荷が重くなるとスイッチングの周波数を上げる制御が行われる。

ところで、図７のようなＰＦＭ制御方式のＤＣ−ＤＣコンバータにおいては、スイッチング素子Ｍ１がオフするタイミングで発生するノイズによってコンパレータＣＭＰが誤動作してオフした直後に再びオン状態にされてしまうことがあり、正確な出力制御が行えない。そこで、図８に示すように、最小オフ時間を規定するタイマＴＭＲ２と、該タイマの出力とコンパレータＣＭＰの出力との論理積をとるＡＮＤゲートＧ２を設け、駆動用スイッチング素子Ｍ１がオフされている最小時間を保障してノイズによる誤動作を防止するようにしたものもある。

特開２００９−１４８１５７号公報

しかしながら、最小オフ時間保障付きの固定オン時間駆動方式のＰＦＭ制御ＤＣ−ＤＣコンバータにあっては、負荷が急に重くなったような場合、駆動パルスの周波数が上昇してインダクタＬ１に流す電流ＩＬを増加させるように制御系が動作する。このときのインダクタ電流ＩＬの増加速度は、駆動パルスのオンデューティに依存しており、オフ時間が最も短い最小オフ時間で動作する場合が最大オンデューティであり、最も速くインダクタ電流ＩＬが上昇することとなる。

ここで、スイッチング周波数を高周波化した場合や入出力電圧比が大きい場合には、固定オン時間が短く設定されるため、最大オンデューティが小さくなる。そして、最大オンデューティが小さくなると、図９に示すように、負荷が急に重くなった場合に、インダクタ電流ＩＬの上昇が追いつかなくなるという不具合がある。また、ＰＦＭ制御方式のＤＣ−ＤＣコンバータには、固定オフ時間駆動方式のものもあり、かかる方式では負荷が急に軽くなった場合に、インダクタ電流ＩＬの下降が追いつかなくなるという不具合がある。なお、固定オン時間駆動方式のものにおいては、負荷が急激に軽くなった場合には、負荷急変検出回路２２が働かなくても、スイッチング素子Ｍ１を連続してオフ状態とすることができ、それにより負荷の急激な減少に高速に応答することができる。

そこで、第１と第２の固定オン時間を用意し、切り替えることで最大オンデューティサイクルを高めるようにした発明が提案されている（例えば特許文献１）。しかし、このような構成のＤＣ−ＤＣコンバータにおいては、複数のタイマが必要であり回路規模が増大するとともに、場合によって高い方のオンデューティサイクルであってもインダクタ電流の上昇が追いつかなくなることもある。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、固定オン時間または固定オフ時間の駆動方式のスイッチング電源装置において、負荷が急に変化した場合にも高速に応答できるようにする技術を提供することにある。

本発明は、上記目的を達成するため、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、出力側からのフィードバック電圧に応じて周波数が変化する一定パルス幅の駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御するとともに前記駆動用スイッチング素子のオフ時間またはオン時間が所定時間以下とならないように規定する制御回路とを備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置において、
前記制御回路は、
前記駆動用スイッチング素子をオンまたはオフさせるタイミングを与える信号を生成し出力するトリガ信号生成回路と、
前記駆動用スイッチング素子の駆動パルスのパルス幅を規定する固定オン時間または固定オフ時間を計時する第１計時手段と、
前記駆動用スイッチング素子の最小オフ時間または最小オン時間を計時する第２計時手段と、
前記負荷の急激な変化を検出する負荷急変検出回路と、
を備え、前記トリガ信号生成回路の出力と前記第１計時手段の出力と前記第２計時手段の出力に基づいて前記駆動パルスを生成し、前記負荷急変検出回路が前記負荷の急激な変化を検出した場合に、前記駆動パルスのパルス幅を延長するようにした。

ここで、「一定パルス幅」には、オン時間に相当するレベルのパルス幅が一定の場合と、オフ時間に相当するレベルのパルス幅が一定の場合とが含まれる。
上記のような手段によれば、負荷急変検出回路が負荷の急激な変化を検出した場合には、駆動パルスのパルス幅が延長されることとなるため、固定オン時間制御する場合にスイッチング素子が比較的長い時間オン状態とされ、インダクタにエネルギーが蓄積される時間が長くされ、負荷の急激な増加に高速に応答することができる。また、固定オフ時間制御する場合にスイッチング素子が比較的長い時間オフ状態とされ、インダクタからエネルギーが放出される時間が長くされ、負荷の急激な減少に高速に応答することができる。

ここで、望ましくは、前記制御回路は、前記トリガ信号生成回路と前記第１計時手段と前記第２計時手段の出力に基づいて前記駆動パルスを生成し出力する駆動パルス生成回路を備え、前記負荷急変検出回路が前記負荷の急激な変化を検出した場合に、前記第１計時手段から出力されるオン時間またはオフ時間の終了を示す信号が前記駆動パルス生成回路へ供給されるのを禁止して、前記駆動パルスのパルス幅を延長するように構成する。

これにより、負荷急変検出回路が負荷の急激な変化を検出した場合に、第１計時手段から出力されるオン時間またはオフ時間の終了を示す信号が禁止され、前記駆動パルスのパルス幅が延長されることとなるため、負荷の急激な増加に高速に応答することができる。

また、望ましくは、前記トリガ信号生成回路は、前記フィードバック電圧と所定の第１参照電圧とを比較する第１コンパレータを備え、前記負荷急変検出回路は、前記フィードバック電圧と前記第１参照電圧よりも低いまたは高い第２参照電圧とを比較する第２コンパレータを備えるようにする。
これにより、比較的簡単な回路によってトリガ信号生成回路および負荷急変検出回路を構成することができ、回路規模の大幅な増加を回避しつつ負荷の急激な変化に高速に応答可能なスイッチング電源装置を実現することができる。

さらに、望ましくは、前記第１コンパレータの機能と前記第２コンパレータの機能を有するコンパレータを備え、該コンパレータが前記トリガ信号生成回路および負荷急変検出回路として動作するように構成する。
これにより、制御回路の回路構成を簡単にすることができ、回路の占有面積の低減を図ることができる。

また、本出願の他の発明は、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、出力側からのフィードバック電圧に応じて周波数が変化する一定パルス幅の駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御するとともに前記駆動用スイッチング素子のオフ時間またはオン時間が所定時間以下とならないように規定する制御回路とを備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
前記制御回路は、
前記フィードバック電圧と所定の参照電圧とを比較して、前記駆動用スイッチング素子をオンまたはオフさせるタイミングを与える信号を出力するコンパレータと、
前記駆動用スイッチング素子の駆動パルスのパルス幅を規定する固定オン時間または固定オフ時間を計時する第１計時手段と、
前記駆動用スイッチング素子の最小オフ時間または最小オン時間を計時する第２計時手段と、
前記コンパレータの出力と前記第１計時手段の出力と前記第２計時手段の出力に基づいて前記駆動パルスを生成し出力する駆動パルス生成回路と、
を備え、前記駆動パルス生成回路は、負荷が急激に変化した場合に前記コンパレータの出力により前記第１計時手段の出力を無効とすることで前記駆動パルスのパルス幅を延長するように構成したものである。

上記のような手段によれば、負荷の急激な変化を検出した場合には、駆動パルスのパルス幅が延長されることとなるため、負荷の急激な変化に高速に応答することができるとともに、駆動用スイッチング素子をオンまたはオフさせるタイミングを与える信号を生成し出力する回路をコンパレータ１つで構成することができるため、回路を簡略化することができる。

本発明に従うと、固定オン時間または固定オフ時間の駆動方式のスイッチング電源装置において、負荷が急に変化した場合にも高速に応答することができるという効果がある。

本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。 実施形態のＤＣ−ＤＣコンバータにおける負荷電流およびインダクタ電流の変化、出力電圧の変化、トリガ信号生成回路の出力の変化、固定オン時間タイマ回路の出力の変化、スイッチング素子の駆動パルスの変化を示すタイミングチャートである。 実施形態のＤＣ−ＤＣコンバータを構成するスイッチング制御回路のより具体的な構成例を示す回路構成図である。 図１の実施形態のＤＣ−ＤＣコンバータの変形例を示す回路構成図である。 本発明に係るＤＣ−ＤＣコンバータを構成するスイッチング制御回路の第２の実施例を示す回路構成図である。 本発明に係るＤＣ−ＤＣコンバータを構成するスイッチング制御回路の第３の実施例を示す回路構成図である。 固定オン時間、最小オフ時間による制御を行う従来のＤＣ−ＤＣコンバータの構成例を示す回路構成図である。 固定オン時間、最小オフ時間による制御を行う従来のＤＣ−ＤＣコンバータの他の構成例を示す回路構成図である。 従来のＤＣ−ＤＣコンバータにおける負荷急変時の動作を示すタイミングチャートである。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むハイ側の駆動用スイッチング素子Ｍ１、コイルＬ１の一方の端子と接地点の間に接続されたロウ側の整流用スイッチング素子Ｍ２を備える。駆動用スイッチング素子Ｍ１はＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）もしくはＮチャネルＭＯＳＦＥＴから、また整流用スイッチング素子Ｍ２はＮチャネルＭＯＳＦＥＴから構成することができる。

また、本実施形態のＤＣ−ＤＣコンバータは、上記スイッチング素子Ｍ１，Ｍ２をオン、オフ駆動するスイッチング制御回路２０、上記コイルＬ１の他方の端子（出力端子ＯＵＴ）と接地点との間に接続された平滑用コンデンサＣ１を備える。
ここで、特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する回路および素子のうち、スイッチング制御回路２０およびスイッチング素子Ｍ１，Ｍ２は半導体チップ上に形成して半導体集積回路（電源制御用ＩＣ）として構成し、コイルＬ１とコンデンサＣ１はこのＩＣに設けられている外部端子に外付け素子として接続するように構成することができる。

この実施形態のＤＣ−ＤＣコンバータにおいては、スイッチング素子Ｍ１とＭ２を相補的にオン、オフさせるような駆動パルスＧＰ１，ＧＰ２がスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用スイッチング素子Ｍ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子ＯＵＴへ向かう電流が流されて平滑用コンデンサＣ１が充電される。

また、駆動用スイッチング素子Ｍ１がオフされると代わって整流用スイッチング素子Ｍ２がオンされ、このオンされた整流用スイッチング素子Ｍ２を通してコイルＬ１に電流が流される。そして、スイッチング素子Ｍ１の制御端子（ゲート端子）に入力される駆動パルスＧＰ１のパルス幅を一定にして、スイッチング周波数を出力電圧に応じて制御することで、直流入力電圧Ｖｉｎを降圧した所定電位の直流出力電圧Ｖoutが発生される。

スイッチング制御回路２０は、出力電圧Ｖoutと所定の参照電圧Ｖref1とを入力とし出力電圧Ｖoutが所定の電位まで下がった時にトリガパルスを出力するトリガ信号生成回路２１と、出力電圧Ｖoutを監視して負荷が急変したことを検出する負荷急変検出回路２２、固定オン時間を計時するタイマ回路２３、最小オフ時間を計時するタイマ回路２４、スイッチング素子Ｍ１とＭ２をオン、オフさせる駆動パルスＧＰ１，ＧＰ２を生成する駆動パルス生成回路としてのＲＳフリップフロップ２５を備える。タイマ回路２３および２４は、スイッチング周波数よりも高い所定の周波数のクロック信号を計数するタイマカウンタあるいは定電流源とコンデンサおよびコンパレータからなるアナログ式のタイマ回路により構成することができる。

さらに、スイッチング制御回路２０は、上記負荷急変検出回路２２と固定オン時間タイマ回路２３の出力を入力とするＡＮＤゲートＧ１、上記トリガ信号生成回路２１と最小オフ時間タイマ回路２４の出力を入力とするＡＮＤゲートＧ２を備え、ＡＮＤゲートＧ１の出力によってＲＳフリップフロップ２５がリセットされ、ＡＮＤゲートＧ２の出力によってＲＳフリップフロップ２５がセットされるように構成されている。なお、図１の実施例においては、ＲＳフリップフロップ２５の出力信号で直接スイッチング素子Ｍ１とＭ２をオン、オフさせる構成が示されているが、実際の回路では、ＲＳフリップフロップ２５の後段にドライバ回路を設けて、ドライバの出力でＭ１、Ｍ２を駆動する形式とされることが多い。

次に、上記のように構成されたスイッチング制御回路２０を有する本実施形態のＤＣ−ＤＣコンバータの動作を、図２のタイミングチャートを用いて説明する。なお、ここでは、負荷が軽い状態すなわち負荷に流れる電流が少ない状態から急に負荷電流が増加した場合について説明する。

まず、負荷が軽い状態（図２の期間Ｔ１）では、負荷急変検出回路２２の出力はロウレベルであり、ＡＮＤゲートＧ１は固定オン時間タイマ回路２３の出力パルスを通過させ、フリップフロップ２５へ入力可能とする。上記トリガ生成回路２１は出力電圧Ｖoutが参照電圧Ｖref1まで下がった時点で出力ＴＰがハイレベルに変化し、それによってフリップフロップ２５がセット状態とされる。すると、フリップフロップの出力Ｑすなわち駆動パルスＧＰ１がハイレベルに立ち上がり、スイッチング素子Ｍ１がオン状態、Ｍ２がオフ状態とされる（図２のタイミングｔ１，ｔ３……）。なお、スイッチング素子Ｍ１がオンになると出力電圧Ｖoutが上昇するためトリガ信号生成回路２１の出力はロウレベルに変化するので、通常はトリガ信号生成回路２１の出力はパルスとなる。

また、スイッチング素子Ｍ１がオンにされるとき、同時に固定オン時間タイマ回路２３が起動される。そして、予め規定された所定の固定オン時間を経過してタイマ回路２３がタイムアップすると、固定オン時間タイマ回路２３からワンショットパルスＰ１が出力され、開いているＡＮＤゲートＧ１を通ってフリップフロップ２５へ入力され、リセット状態にさせる。これにより、フリップフロップ２５の出力Ｑすなわち駆動パルスＧＰ１がロウレベルに立ち下がり、スイッチング素子Ｍ１がオフ状態、Ｍ２がオン状態とされる（図２のタイミングｔ２，ｔ４……）。負荷が徐々に変化して出力電圧Ｖoutが緩やかに変化しているときには、駆動パルスＧＰ１の周期Ｔ０が負荷の大きさに応じて変化することで出力電圧Ｖoutがほぼ一定に保持される。

なお、フリップフロップ２５の出力Ｑがロウレベルに立ち下がると、反転出力／Ｑがハイレベルに立ち上がり、最小オフ時間タイマ回路２４が起動され、その出力がロウレベルに変化する。そのため、ＡＮＤゲートＧ２が遮断され、負荷が重くなってトリガ信号生成回路２１の出力が比較的に早い時期にハイレベルに変化したとしても、フリップフロップ２５がセットされることがない。つまり、最小オフ時間タイマ回路２４の計時時間の間、スイッチング素子Ｍ１がオフ状態とされ、最小オフ時間が保障される。また、最小オフ時間タイマ回路２４が起動された後予め規定された所定の最小オフ時間が経過すると、タイマ回路２４の出力がハイレベルに変化してＡＮＤゲートＧ２が開かれて、トリガ信号生成回路２１の出力を通過させてフリップフロップ２５をセットさせることができるようになる。

一方、図２の期間Ｔ２のように、負荷が急に重くなったとする。すると、負荷急変検出回路２２がこれを検出して、負荷急変検出回路２２の出力がハイレベルに変化して、ＡＮＤゲートＧ１を閉じ、固定オン時間タイマ回路２３の出力パルスを遮断し、フリップフロップ２５への入力を禁止する。従って、フリップフロップ２５は固定オン時間タイマ回路２３の出力パルスによってリセットされないようになる。従って、最小オフ時間タイマ回路２４も起動されない。つまり、最小オフ時間タイマ回路２４の出力はハイレベルのままとなる。また、負荷が急に重くなった場合、スイッチング素子Ｍ１がオンになっても出力電圧Ｖoutがすぐには上昇しないため、トリガ信号生成回路２１の出力は、出力電圧Ｖoutが回復するまでの間ハイレベルとなる（図２の期間Ｔ３）。

そのため、フリップフロップ２５はセット状態のままとされ、スイッチング素子Ｍ１が比較的長い時間オン状態（Ｍ２はオフ状態）とされ、コイル（インダクタ）Ｌ１にエネルギーが蓄積される時間が長くされ、負荷の急激な増加に応答することができる。しかも、図９と比較すると明らかなように、従来のＤＣ−ＤＣコンバータに比べて、より高速に負荷の増加に応答することができる。
そして、出力電圧Ｖoutが回復すると、負荷急変検出回路２２の出力がロウレベルに変化して、ＡＮＤゲートＧ１を開き、固定オン時間タイマ回路２３の出力パルスをフリップフロップ２５へ入力可能とする。その結果、再び期間Ｔ１と同様な固定オン時間タイマと最小オフ時間タイマに規定された駆動パルスによるスイッチング制御が行われるようになる。

図３には、図１のスイッチング制御回路２０のより具体的な実施例が示されている。
本実施例のスイッチング制御回路２０は、トリガ信号生成回路２１として出力のフィードバック電圧ＶFBと所定の参照電圧Ｖref1とを比較して大小に応じた電圧を出力するコンパレータＣＭＰ１を、また、負荷急変検出回路２２としてフィードバック電圧ＶFBと所定の参照電圧Ｖref2とを比較して大小に応じた電圧を出力するコンパレータＣＭＰ２を用いたものである。ここで、Ｖref2はＶref1よりも低い電圧、すなわちＶref1＞Ｖref2である。

なお、図３の実施例では、出力電圧Ｖoutをフィードバック電圧ＶFBとして直接コンパレータＣＭＰ１，ＣＭＰ２へ入力しているが、出力端子ＯＵＴと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧する直列形態の抵抗を設け、該抵抗によって分圧された電圧をフィードバック電圧ＶFBとしてコンパレータＣＭＰ１，ＣＭＰ２へ入力するように構成しても良い。

図４には、上記実施例のスイッチング制御回路２０の変形例を示す。
図４に示すスイッチング制御回路２０は、フィードバック電圧ＶFBと参照電圧Ｖrefを比較するコンパレータＣＭＰの出力を直接ＡＮＤゲートＧ１に入力することによって、このコンパレータＣＭＰに、図１や図３におけるトリガ信号生成回路２１と負荷急変検出回路２２の両方の機能を持たせるようにしたものである。
他の構成および動作は図１のスイッチング制御回路２０と同様であり、タイミングチャートも、図２の出力電圧Ｖｏｕｔを示す波形（Ｂ）においてＶref1とＶref2が一致する点を除き同一であるので、詳しい構成および動作の説明は省略する。

本変形例は、トリガ信号生成回路２１としてコンパレータを使用した場合に、負荷が緩やかに変化する場合と急激に変化する場合とで、コンパレータの出力がハイレベルに変化している時間の長さが異なる（急激に変化した場合の方が長い）という現象を利用したものである。つまり、この変形例の場合、トリガ信号生成回路２１としてのコンパレータＣＭＰが負荷急変検出回路として機能することとなる。

図５には、スイッチング制御回路２０の第２の実施例を示す。
本実施例は、電流モード制御方式のＤＣ−ＤＣコンバータに本発明を適用したもので、スイッチング制御回路２０を構成するトリガ信号生成回路２１として、コイル（インダクタ）Ｌ１に流れる電流を検出するインダクタ電流検出回路ＩＣＤと、出力のフィードバック電圧ＶFBと基準となる電圧Ｖref1との電位差に比例した電圧を出力する誤差アンプＡＭＰと、上記インダクタ電流検出回路ＩＣＤの出力電圧と誤差アンプＡＭＰの出力電圧とを比較するコンパレータＣＭＰ１とにより構成された回路を使用したものである。

上記インダクタ電流検出回路ＩＣＤは、例えばコイルＬ１と直列に接続した抵抗（センス抵抗）を設け、該センス抵抗の端子間電圧（電圧降下量）から電流値を検出し、電流値に比例した電圧を出力するように構成される。
他の構成および動作は図１のスイッチング制御回路２０と同様であるので、説明を省略する。本実施例においても、負荷が急に重くなった場合にはスイッチング素子Ｍ１が比較的長い時間オン状態（Ｍ２はオフ状態）とされ、コイル（インダクタ）Ｌ１にエネルギーが蓄積される時間が長くされ、負荷の急激な増加に応答することができる。

図６には、スイッチング制御回路２０の第３の実施例を示す。
本実施例は、スイッチング制御回路２０を構成するトリガ信号生成回路２１として、出力のフィードバック電圧ＶFBと基準となる電圧Ｖref1との電位差に比例した電圧を生成する誤差アンプＡＭＰと、該誤差アンプＡＭＰの出力電圧に応じて発振周波数が変化する電圧制御発振器ＶＣＯとにより構成された回路を使用したものである。

本実施例のトリガ信号生成回路２１は、出力電圧Ｖｏｕｔが高くなると誤差アンプＡＭＰの出力電圧が下がって電圧制御発振器ＶＣＯの発振周波数が低くされ、出力電圧Ｖｏｕｔが低くなると誤差アンプＡＭＰの出力電圧が上がって電圧制御発振器ＶＣＯの発振周波数が高くされるように動作する。これにより、出力電圧Ｖｏｕｔが一定に保持されるようなフィードバック制御が行われる。
他の構成および動作は図１のスイッチング制御回路２０と同様であるので、説明を省略する。本実施例においても、負荷が急に重くなった場合にはスイッチング素子Ｍ１が比較的長い時間オン状態（Ｍ２はオフ状態）とされ、コイル（インダクタ）Ｌ１にエネルギーが蓄積される時間が長くされ、負荷の急激な増加に応答することができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、固定オン時間、最小オフ時間による制御を行うＤＣ−ＤＣコンバータについて説明したが、本発明は、固定オフ時間、最小オン時間による制御を行うＤＣ−ＤＣコンバータにも適用することができる。それによって、負荷が急激に軽くなった場合に高速に応答可能なＤＣ−ＤＣコンバータを実現することができる。

また、前記実施形態の負荷急変検出回路２２は、負荷が急激に変化したことを出力電圧Ｖoutの変化から検出するようにしているが、負荷電流の大きさを検出する手段を設けて負荷電流の変化から負荷の急変を検出するようにしても良い。
また、前記実施形態では、負荷急変検出回路２２が負荷の急激な変化を検出した場合に、固定オン時間タイマ回路２３の出力のフリップフロップ２５への供給を許可したり遮断したりするＡＮＤゲートＧ１を設けているが、このようなＡＮＤゲートＧ１を設ける代わりに、負荷急変検出回路２２の出力を固定オン時間タイマ回路２３へ直接供給してタイマを動作させないようにしたり、タイマがタイムアップしても出力を変化させないように構成しても良い。

さらに、前記実施形態では、コイルＬ１の始端と接地点との間に接続されるロウ側の素子としてＭＯＳトランジスタなどからなるスイッチング素子Ｍ２を使用しているが、スイッチング素子Ｍ２の代わりにダイオードを使用するＤＣ−ＤＣコンバータも可能であり、その場合にも本発明を適用することができる。
また、以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型あるいは負電圧を発生する反転型のＤＣ−ＤＣコンバータなどにも適用することができる。

２０ スイッチング制御回路
２１ トリガ信号生成回路
２２ 負荷急変検出回路
２３ 固定オン時間タイマ回路（第１計時手段）
２４ 最小オフ時間タイマ回路（第２計時手段）
２５ ＲＳフリップフロップ（駆動パルス生成回路）
Ｌ１ コイル（インダクタ）
Ｃ１ 平滑用コンデンサ
Ｍ１ 駆動用スイッチング素子
Ｍ２ 同期整流用スイッチング素子

Claims (7)

1. 直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、出力側からのフィードバック電圧に応じて周波数が変化する一定パルス幅の駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御するとともに前記駆動用スイッチング素子のオフ時間またはオン時間が所定時間以下とならないように規定する制御回路とを備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
   前記制御回路は、
   前記駆動用スイッチング素子をオンまたはオフさせるタイミングを与える信号を生成し出力するトリガ信号生成回路と、
   前記駆動用スイッチング素子の駆動パルスのパルス幅を規定する固定オン時間または固定オフ時間を計時する第１計時手段と、
   前記駆動用スイッチング素子の最小オフ時間または最小オン時間を計時する第２計時手段と、
   前記負荷の急激な変化を検出する負荷急変検出回路と、
   を備え、前記トリガ信号生成回路の出力と前記第１計時手段の出力と前記第２計時手段の出力に基づいて前記駆動パルスを生成し、前記負荷急変検出回路が前記負荷の急激な変化を検出した場合に、前記駆動パルスのパルス幅を延長するように構成されていることを特徴とするスイッチング電源装置。
2. 前記制御回路は、前記トリガ信号生成回路と前記第１計時手段と前記第２計時手段の出力に基づいて前記駆動パルスを生成し出力する駆動パルス生成回路を備え、前記負荷急変検出回路が前記負荷の急激な変化を検出した場合に、前記第１計時手段から出力されるオン時間またはオフ時間の終了を示す信号が前記駆動パルス生成回路へ供給されるのを禁止して、前記駆動パルスのパルス幅を延長するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記トリガ信号生成回路は、前記フィードバック電圧と所定の第１参照電圧とを比較する第１コンパレータを備え、
   前記負荷急変検出回路は、前記フィードバック電圧と前記第１参照電圧よりも低いまたは高い第２参照電圧とを比較する第２コンパレータを備えることを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記第１コンパレータの機能と前記第２コンパレータの機能を有するコンパレータを備え、該コンパレータが前記トリガ信号生成回路および負荷急変検出回路として動作するように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
5. 前記トリガ信号生成回路は、前記フィードバック電圧と所定の第１参照電圧との電位差に比例した電圧を生成する誤差アンプと、前記誤差アンプの出力とインダクタ電流に比例した信号とを比較する第１コンパレータと、を備え、
   前記負荷急変検出回路は、前記フィードバック電圧と前記第１参照電圧よりも低いまたは高い第２参照電圧とを比較する第２コンパレータを備えることを特徴とする請求項２に記載のスイッチング電源装置。
6. 前記トリガ信号生成回路は、前記フィードバック電圧と所定の第１参照電圧との電位差に比例した電圧を生成する誤差アンプと、前記誤差アンプの出力に応じて周波数が変化する発振信号を生成する電圧制御発振器と、を備え、前記発振信号を、前記駆動用スイッチング素子をオンまたはオフさせるタイミングを与える信号として出力し、
   前記負荷急変検出回路は、前記フィードバック電圧と前記第１参照電圧よりも低いまたは高い第２参照電圧とを比較するコンパレータを備えることを特徴とする請求項２に記載のスイッチング電源装置。
7. 直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、出力側からのフィードバック電圧に応じて周波数が変化する一定パルス幅の駆動パルスを生成して前記駆動用スイッチング素子をオン、オフ制御するとともに前記駆動用スイッチング素子のオフ時間またはオン時間が所定時間以下とならないように規定する制御回路とを備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
   前記制御回路は、
   前記フィードバック電圧と所定の参照電圧とを比較して、前記駆動用スイッチング素子をオンまたはオフさせるタイミングを与える信号を出力するコンパレータと、
   前記駆動用スイッチング素子の駆動パルスのパルス幅を規定する固定オン時間または固定オフ時間を計時する第１計時手段と、
   前記駆動用スイッチング素子の最小オフ時間または最小オン時間を計時する第２計時手段と、
   前記コンパレータの出力と前記第１計時手段の出力と前記第２計時手段の出力に基づいて前記駆動パルスを生成し出力する駆動パルス生成回路と、
   を備え、前記駆動パルス生成回路は、負荷が急激に変化した場合に前記コンパレータの出力により前記第１計時手段の出力を無効とすることで前記駆動パルスのパルス幅を延長するように構成されていることを特徴とするスイッチング電源装置。

Images