CN109088620B - 一种基于数据控制的pfm调制电路 - Google Patents

Abstract

本发明提供了一种基于数据控制的PFM调制电路，外部控制单元可以通过数据接口，将数据传输到在逻辑控制器，然后在逻辑控制器的控制下将数据准确的分配到第五寄存器与第二寄存器中，最后通过在逻辑控制器的控制下，第一计数器、第二计数器开始计数，将第五寄存器与第二寄存器中的数据转换成相应的状态电平信号，通过锁存器完成脉冲调制，最终输出占空比为50％的互补脉冲。本发明省去了CPLD和FPGA芯片，只需ARM芯片+该发明的PFM调制电路即可实现，可以整合集成化构成一个单元电路，也可以集成化大量生产，有效将低成本。

Description

一种基于数据控制的PFM调制电路

技术领域

本发明涉及AC-DC、DC-DC电路，特别涉及由数字可编程芯片主控制的数字开关电源的PFM调制电路。

背景技术

自数字开关电源诞生以来，数字开关电源以其独特的优越性，在各个领域都得到了广泛应用，如错峰用电系统中的充电和逆变电源与太阳能及风力发电领域，其主要特点就是控制系统复杂，装机容量超大。数字开关电源在这些领域具有不可替代的优点，具有数字电源技术的逆变电源可以实时跟踪电网相位，减小了切换供电时造成的电网冲击，实现更安全的供电切换。太阳能及风力发电站的充电系统运用数字电源技术可以实时精准调整充电功率，实现更高效的储能。另外数字电源还具有控制方式灵活、升级维护方便、控制精度高、便于检测管理的主要特点。

但是自数字开关电源诞生多年来，其主要方案依然是以DSP、ARM+CPLD、 ARM+FPGA这些典型方案为主，除以上主要方案之外，几乎没有其他数字电源方案。

DSP方案比较成熟，成本尚可接受，由于其独特的软件开发环境与复杂的寄存器配置，一定程度上限制了其普及。另外由于方案的单一性，久而久之必然导致DSP方案的数字开关电源，从成本、性能及核心技术角度变的同质化，并且高度依赖于DSP芯片。

ARM+CPLD、ARM+FPGA方案成为近几年中大功率数字电源系统中的主流方案，但是CPLD和FPGA芯片采购成本都非常高，甚至超过了主控芯片(ARM)。 CPLD和FPGA芯片与DSP芯片同样有独特的软件开发环境与复杂的寄存器配置，工程软件需要分成两部分，加上软件开发环境各版本之间的兼容性比较差，导致工程软件的更新与维护困难。

发明内容

有鉴于此，本发明提供一种全新的基于数据控制的PFM调制电路，对可编程数字芯片(ARM)的输出信号进行调制，可以满足控制LLC拓扑等大功率拓扑。解决上述在大功率数字电源方案的突出问题。省去了CPLD和FPGA芯片，只需 ARM芯片+该发明的PFM调制电路即可实现。

随着新世纪以来电子技术与半导体工艺的高速发展，可编程数字芯片(ARM) 不仅数据处理能力加强，其成本也大大降低。

但是通用型可编程数字芯片(ARM)，内部往往不会集成完整的PWM调制单元，然而通讯接口却十分完备，而且性能卓越。

本发明内容就是充分利用这些通用型可编程数字芯片(ARM)的通讯接口，发明一种单元电路通过接收通用型可编程数字芯片(ARM)的通讯接口发出的数据，在外围环节完成对电源拓扑的功能控制，同时不会影响通用型可编程数字芯片(ARM)完成其他的任务，只要定时向外围的脉冲调制单元电路发送相应的数据就可以了。

本发明是通过以下技术方案实现的：

一种基于数据控制的PFM调制电路，包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二、数据通道三、数据通道四、第一门电路、第二门电路；

第一寄存器通过数据通道一接收外部电路的数据信号，并通过数据通道二与逻辑控制器连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过数据通道三与第二寄存器连接，逻辑控制器通过数据通道四与第五寄存器，逻辑控制器通过控制信号分别与第一寄存器、第二寄存器、第五寄存器、第一计数器和第二计数器连接，逻辑控制器的脉冲1输出端与第一寄存器的脉冲1输入端连接；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接；第一计数器与第三寄存器连接，第二计数器与第四寄存器连接；第一计数器的输出端与锁存器的R端连接，第二计数器的输出端与锁存器的S端连接，第二计数器与第一计数器通过计数复位信号连接；锁存器的同相输出端(Q)与第一门电路的第一输入端连接，锁存器的反相输出端

与第二门电路的第一输入端连接，第一门电路的第二输入端和第二门电路的第二输入端连接外部的保护电元电路的输出端，第一门电路的第三输入端和第二门电路的第三输入端连接外部的电流采样比较电路的输出端；第一门电路的输出端和第二门电路的输出端输出调制信号给后级电路。

优选的，所述的第二寄存器作为第三寄存器的备份寄存器，所述的第五寄存器作为第四寄存器的备份寄存器。

优选的，所述的PFM调制电路还包括第六寄存器、第七寄存器、第八寄存器、第三计数器、第四计数器、第三门电路、第四门电路、第五门电路和第六门电路；

所述的第六寄存器通过控制信号连接到逻辑控制器；第六寄存器的脉冲输入端、第七寄存器的脉冲输入端、第八寄存器的脉冲输入端连接振荡器的脉冲输出端；第三计数器与第七寄存器连接，第四计数器与第八寄存器连接；第二计数器通过计数复位信号一分别与第一计数器和第四计数器连接，第一计数器通过计数复位信号二与第三计数器连接；第四门电路的第一输入端连接锁存器的同相输出端(Q)，第三门电路的第一输入端连接锁存器的反相输出端

第三门电路的第二输入端和第四门电路的第二输入端通过脉冲输入连接振荡器的脉冲输出；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器；第一门电路的输出端与第五门电路的第一输入端连接，第二门电路的输出端与第六门电路的第一输入端连接；第三计数器输出端与第五门电路的第二输入端连接，第四计数器输出端与第六门电路的第二输入端连接，第五门电路的输出端和第六门电路的输出端输出调制信号给后级电路。

优选的，第六寄存器作为第七寄存器和第八寄存器的备份寄存器。

优选的，逻辑控制器中包含一个乘法器、第一暂存器、第二暂存器，在逻辑控制器的控制下第二寄存器通过数据通道三读取第一暂存器数据；在逻辑控制器的控制下第五寄存器通过数据通道四读取第二暂存器数据。

优选的，所述的乘法器为2倍乘法器。

本发明内容也可以与可编程数字芯片(ARM)核心电路整合，集成封装成一个整体，本发明内容作为一个外设单元使用。

还可将本发明内容中的第一寄存器映射到可编程数字芯片(ARM)RAM的特定区域，以免去通讯环节，使数据传输更高效。

综上所述：本发明内容可以整合集成化构成一个单元电路，可以集成化大量生产，这样可以有效将低成本。使用本发明内容不会对可编程数字芯片(ARM) 类型与型号做限制，有相应的通讯功能、能满足实际控制要求就可以，不涉及客户的核心技术及其他数据安全与可编程数字芯片(ARM)自由选择权。

附图说明

图1为本发明第一实施例原理框图；

图2为本发明第二实施例原理框图；

图3为本发明第一实施例工作波形示图；

图4为本发明第二实施例工作波形示图。

具体实施方式

第一实施例

图1为本发明第一实施例原理框图，为了方便描述本发明的工作原理，也绘制出了本发明在应用时与之相连接的外部电路。本发明第一实施例的PFM调制电路包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二、数据通道三、数据通道四、第一门电路、第二门电路，与本发明相连接的外部电路包括数据接口、保护单元电路、电流采样比较、供电电路。

连接关系为：(1)第一寄存器通过数据通道二与逻辑控制器连接，(2)逻辑控制器通过数据通道三与第二寄存器连接，(3)逻辑控制器通过数据通道四与第五寄存器连接，(4)第一寄存器通过数据通道一与外围数据接口连接，(5)逻辑控制器通过控制信号与第一寄存器连接，(6)逻辑控制器通过控制信号与第二寄存器连接，(7)逻辑控制器通过控制信号与第五寄存器连接，(8)逻辑控制器通过控制信号分别与第一计数器、第二计数器连接，(9)第一寄存器通过标志输出和标志输入与逻辑控制器连接，(10)振荡器通过脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接，(11)逻辑控制器通过脉冲1输出端与脉冲1输入端连接第一寄存器，(12)第一计数器与第三寄存器连接，(13)第二计数器与第四寄存器连接，(14)第一计数器的输出端与锁存器的R端连接，(15)第二计数器的输出端与锁存器的S端连接，(16)第二计数器与第一计数器通过计数复位信号连接，(17)锁存器的同相输出端(Q)与第一门电路的第一输入端连接，锁存器的反相输出端

与第二门电路的第一输入端连接，第一门电路的第二输入端和第二门电路的第二输入端连接外部的保护电元电路的输出端，第一门电路的第三输入端和第二门电路的第三输入端连接外部的电流采样比较电路的输出端；第一门电路的输出端和第二门电路的输出端输出调制信号给后级电路。

(18)第二寄存器作为第三寄存器的备份寄存器，(19)第五寄存器作为第四寄存器的备份寄存器。

数据传输工作原理为：

(1)振荡器产生脉冲信号，并且通过脉冲输出、脉冲输入端为本发明内容中的逻辑控制器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器提供同步脉冲信号。

(2)外部控制单元通过接口引脚1、接口引脚2与数据接口连接，通过数据通道一向第一寄存器传输数据，

(3)当第一寄存器数据接收完成后，会通过标志输出、标志输入端向逻辑控制器输入标志输出的状态信号。

(4)逻辑控制器接收到标志输出的状态信号后，通过控制信号，控制第一寄存器将第一寄存器的脉冲信号切换到脉冲1输入端。然后逻辑控制器再通过脉冲1输出端与脉冲1输入端向第一寄存器输入脉冲信号，在第一寄存器与逻辑控制器之间建立一种脉冲同步状态关系，最后逻辑控制器通过数据通道二读取第一寄存器的数据，并且暂存。然后逻辑控制器通过控制信号控制第一寄存器结束，第一寄存器与逻辑控制器之间脉冲同步状态关系，以便为后续传输数据做准备。

(5)当逻辑控制器读取完第一寄存器的数据后，从数据中解析出相对应的控制信号与脉冲宽度信号，将脉冲宽度信号，暂存在逻辑控制器的第一暂存器，第二暂存器的数据为第一暂存器的数据乘以2倍。

(6)然后通过控制信号控制第五寄存器通过数据通道四从逻辑控制器的第二暂存器读取数据，同理逻辑控制器可以控制第二寄存器通过数据通道三从逻辑控制器的第一暂存器读取数据，

(7)第五寄存器与第二寄存器分别获得脉冲宽度数据后，即完成了数据传输。

脉冲调制工作原理为：

(1)第二寄存器作为第三寄存器的备份寄存器，第五寄存器作为第四寄存器的备份寄存器。第一计数器与第二计数器在计数完成后可以分别控制第三寄存器和第四寄存器，读取第二寄存器、第五寄存器中的数据。第一计数器和第二计数器可以分别对第三寄存器、第四寄存器减法计数比较，输出脉冲电平状态。

(2)逻辑控制器可以依据外部控制单元发送的开始信号数据，控制第一计数器和第二计数开始计数，第一计数器计数完成后控制第三寄存器读取第二寄存器中的数据，但是不能自动复位，第二计数器计数完成后可以自动复位，第二计数器计数完成后可以控制第四寄存器读取第五寄存器中的数据，第一计数器需要等第二计数器计数完成后发送计数复位信号后，才能再次复位开始计数。这样可以保证只有在一个周期结束后才能更新一次数据。

(3)锁存器的输出端(Q)与

为互补输出端，并且受锁存器的输入端R 与S输入电平状态控制，而锁存器的输入端R与S输入电平状态受第一计数器和第二计数器输出电平状态的控制，由于第四寄存器的数据值为第三寄存器数据值的2倍，所以锁存器的输出端(Q)与

会输出占空比为50％的互补脉冲波形。

(4)第一门电路与第二门电路为与门电路，只有第一门电路与第二门电路的三个输入端都为高电平输入时(此处不讨论保护单元电路和电流采样比较的状况)，第一门电路与第二门电路才能控制图1中PWM输出A、PWM输出B端输出互补脉冲，因为第一门电路与第二门电路受锁存器的输出端(Q)与

会输出控制，所以图1中PWM输出A、PWM输出B端也会输出占空比为50％的互补脉冲波形。

其特征在于：外部控制单元可以通过数据接口，将数据传输到在逻辑控制器，然后在逻辑控制器的控制下将数据准确的分配到第五寄存器与第二寄存器中，最后通过在逻辑控制器的控制下，第一计数器、第二计数器开始计数，将第五寄存器与第二寄存器中的数据转换成相应的状态电平信号，通过锁存器完成脉冲调制，最终通过图1中PWM输出A、PWM输出B端输出占空比为50％的互补脉冲。

第二实施例

图2为本发明第二实施例原理框图，在第一实施例的基础上增加内容为：第六寄存器、第七寄存器、第八寄存器、第三计数器、第四计数器、第三门电路、第四门电路、第五门电路、第六门电路。

连接关系为：(1)第一寄存器通过数据通道二与逻辑控制器、第六寄存器连接，(2)逻辑控制器通过数据通道三与第二寄存器连接，(3)逻辑控制器通过数据通道四与第五寄存器连接，(4)第一寄存器通过数据通道一与外围数据接口连接，(5)逻辑控制器通过控制信号与第一寄存器连接，(6)逻辑控制器通过控制信号与第二寄存器连接，(7)逻辑控制器通过控制信号与第五寄存器和第六寄存器连接，(8)逻辑控制器通过控制信号分别与第一计数器、第二计数器连接，(9) 第一寄存器通过标志输出和标志输入与逻辑控制器连接，(10)振荡器通过脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第六寄存器的脉冲输入端、第七寄存器的脉冲输入端、第八寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接，(11)逻辑控制器通过脉冲 1输出端与第一寄存器的脉冲1输入端连接，(12)第一计数器与第三寄存器连接，第二计数器与第四寄存器连接，(13)第三计数器与第七寄存器连接，第四计数器与第八寄存器连接，(14)第一计数器的输出端与锁存器的R端连接，(15) 第二计数器的输出端与锁存器的S端连接，(16)第二计数器通过计数复位信号一分别与第一计数器和第四计数器连接，第一计数器通过计数复位信号二与第三计数器连接，(17)锁存器的同相输出端(Q)与第一门电路的第一输入端、第四门电路的第一输入端连接，锁存器的反相输出端

与第二门电路的第一输入端、第三门电路的第一输入端连接，第一门电路的第二输入端和第二门电路的第二输入端连接外部的保护电元电路的输出端，第二门电路的第三输入端和第二门电路的第三输入端连接外部的电流采样比较电路的输出端；第三门电路的第二输入端和第四门电路的第二输入端通过脉冲输入端连接振荡器的脉冲输出端；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器；(18) 第一门电路的输出端与第五门电路的第一输入端连接，第二门电路的输出端与第六门电路的第一输入端连接，(19)第三计数器输出端与第五门电路的第二输入端连接，第四计数器输出端与第六门电路的第二输入端连接，第五门电路的输出端和第六门电路的输出端输出调制信号给后级电路。(20)第二寄存器作为第三寄存器的备份寄存器，第五寄存器作为第四寄存器的备份寄存器，第六寄存器作为第七寄存器、第八寄存器的备份寄存器。

数据传输工作原理为：

(1)振荡器产生脉冲信号，并且通过脉冲输出、脉冲输入端为本发明内容中的逻辑控制器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第六寄存器、第七寄存器、第八寄存器、第一计数器、第二计数器提供同步脉冲信号。

(2)外部控制单元通过接口引脚1、接口引脚2与数据接口连接，通过数据通道一向第一寄存器传输数据，

(3)当第一寄存器数据接收完成后，会通过标志输出、标志输入端向逻辑控制器输入标志输出的状态信号。

(4)逻辑控制器接收到标志输出的状态信号后，通过控制信号，控制第一寄存器将第一寄存器的脉冲信号切换到脉冲1输入端。然后逻辑控制器再通过脉冲1输出与、脉冲1输入端向第一寄存器输入脉冲信号，在第一寄存器与逻辑控制器之间建立一种脉冲同步状态关系，最后逻辑控制器通过数据通道二读取第一寄存器的数据，并且暂存。然后逻辑控制器通过控制信号控制第一寄存器结束，第一寄存器与逻辑控制器之间脉冲同步状态关系，以便为后续传输数据做准备。

(5)当逻辑控制器读取完第一寄存器的数据后，从数据中解析出相对应的控制信号与脉冲宽度信号，将脉冲宽度信号，暂存在逻辑控制器的第一暂存器，第二暂存器的数据为第一暂存器的数据乘以2倍。

(6)逻辑控制器通过控制信号控制第五寄存器通过数据通道四从逻辑控制器的第二暂存器读取数据，同理逻辑控制器可以控制第二寄存器通过数据通道三从逻辑控制器的第一暂存器读取数据，

(7)外部控制单元通过接口引脚1、接口引脚2与数据接口连接，通过数据通道一向第一寄存器传输设置死区的数据，逻辑控制器读取完第一寄存器的数据后，从数据中解析出相对应的控制信号，然后通过控制信号控制第六寄存器读取第一寄存器中死区宽度数据。

(8)第五寄存器与第二寄存器、第六寄存器分别获得脉冲宽度数据和设死区宽度据，即完成了数据传输。

脉冲调制工作原理为：

(1)第二寄存器作为第三寄存器的备份寄存器，第五寄存器作为第四寄存器的备份寄存器，第六寄存器作为第七寄存器、第八寄存器的备份寄存器。第一计数器与第二计数器在计数完成后可以分别控制第三寄存器和第四寄存器，读取第二寄存器、第五寄存器中的数据，第三计数器与第四计数器在计数完成后可以分别控制第七寄存器和第八寄存器，读取第六寄存器中的数据。第一计数器和第二计数器可以分别对第三寄存器、第四寄存器减法计数比较，输出脉冲电平状态，第三计数器和第四计数器可以分别对第七寄存器、第八寄存器减法计数比较，输出脉冲电平状态。

(2)逻辑控制器可以依据外部控制单元发送的开始信号数据，控制第一计数器和第二计数开始计数，第一计数器、第三计数器、第四计数器计数完成后分别控制第三寄存器读取第二寄存器中的数据、第七寄存器读取第六寄存器中的数据、第八寄存器读取第六寄存器中的数据，但是不能自动复位，第二计数器计数完成后可以自动复位，第二计数器计数完成后可以控制第四寄存器读取第五寄存器中的数据，第一计数器、第四计数器需要等待第二计数器计数完成后发送计数复位信号一后，才能再次复位开始计数。第三计数器需要等待第一计数器计数完成后发送计数复位信号二后，才能再次复位开始计数。这样可以保证只有在一个周期结束后才能更新一次数据。

(3)由于第三门电路、第四门电路为与门电路，所以当锁存器的输出端(Q) 为高电平时，振荡器才能通过脉冲输出端与脉冲输入端和第四门电路向第三计数器输入脉冲信号，第三计数器才能正常计数，当锁存器的输出端与

为高电平时，振荡器才能通过脉冲输出与脉冲输入和第三门电路向第四计数器输入脉冲信号，第四计数器才能正常计数。

(4)锁存器的输出端(Q)与

为互补输出端，并且受锁存器的输入端R 与S输入电平状态控制，而锁存器的输入端R与S输入电平状态受第一计数器和第二计数器输出电平状态的控制，由于第四寄存器的数据值为第三寄存器数据值的2倍，所以锁存器的输出端(Q)与

会输出占空比为50％的互补脉冲波形。

(5)第一门电路与第二门电路为与门电路，只有第一门电路与第二门电路的三个输入端都为高电平输入时(此处不讨论保护单元电路和电流采样比较的状况)，才能正常输出状态电平信号，第五门电路与第六门电路为与门电路，只有第五门电路与第六门电路的2个输入端都为高电平输入时控制图1中PWM输出 A、PWM输出B端输出互补脉冲，因为第一门电路与第二门电路会受锁存器的输出端(Q)与

输出控制，第五门电路与第六门电路分别受第一门电路、第三计数器与第二门电路、第四计数器的控制，所以锁存器的输出端(Q)输出高电平状态时，还要等待第三计数器计数后，图1中PWM输出A。才能输出高电平，同理，锁存器的输出端

输出高电平状态时，还要等待第四计数器计数，图1中PWM输出B，才能输出高电平。

(6)通过(3)～(5)描述，锁存器的输出端(Q)与

会输出占空比为 50％的互补脉冲波形，由于图1中PWM输出A、PWM输出B端输出还受第三计数器与第四计数器的控制，会产生一个死区，死区时间长度为第三计数器与第四计数器的计时长度。所以图2中PWM输出A、PWM输出B端输出会输出占空比小于50％的互补脉冲波形。

其特征在于：外部控制单元可以通过数据接口，将数据传输到在逻辑控制器，然后在逻辑控制器的控制下将数据准确的分配到第五寄存器与第二寄存器、第六寄存器中，最后通过第一计数器、第二计数器、第三计数器、第四计数器，将第五寄存器与第二寄存器、第六寄存器中的数据转换成相应的状态电平信号，通过锁存器完成脉冲调制，最终通过图1中PWM输出A、PWM输出B端输出占空比小于50％，带死区的互补脉冲。

第三实施例

本发明第三实施例与第二实施例不同的是控制方法不同。

连接关系为：与第二实施例相同。

数据传输工作原理为：与第二实施例相同。

脉冲调制工作原理为：与第二实施例相同。

脉冲调制工作原理为：：通过数据传输工作原理、脉冲调制工作原理的描述，本发明内容可以产生输出占空比小于50％，带死区的互补脉冲，脉冲周期受外部控制单元发送的数据控制。

本发明还可以通过图2中的振荡器设置、同步脉冲输入引脚向内部振荡输入同步脉冲信号，当第二寄存器、第五寄存器、第六寄存器获得数据后，外部控制单元将不再向第二寄存器、第五寄存器、第六寄存器发送新的数，若此后振荡器的振荡频率不改变，图2中PWM输出A、PWM输出B端输出周期固定、占空比小于50％，带死区的互补脉冲。如果此时外部控制单元通过图2中的同步脉冲输入引脚向内部振荡输入频率变化的脉冲信号，因为此时第二寄存器、第五寄存器、第六寄存器的数据值没有发生改变，所以第一计数器、第二计数器、第三计数器、第四计数器的计数时长(时间长度)会跟随外部控制单元通过图2中的同步脉冲输入引脚向内部振荡输入的脉冲信号频率变化而变化。

跟据以上的描述，图2中PWM输出A、PWM输出B端可以输出占空比小于50％，带死区的互补脉冲，并且频率跟随外部控制单元通过图2中的同步脉冲输入引脚向内部振荡输入的脉冲信号频率变化而变化。

其特征在于：可以通过外部控制单元向图2中的同步脉冲输入引脚向内部振荡输入的频率变化脉冲信号，而改变图2中PWM输出A、PWM输出B端输出频率变化、占空比小于50％、带死区的互补脉冲。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围，这里不再用实例赘述，本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种基于数据控制的PFM调制电路，其特征在于：包括逻辑控制器、振荡器、锁存器、第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第一计数器、第二计数器、数据通道一、数据通道二、数据通道三、数据通道四、第一门电路、第二门电路；

第一寄存器通过数据通道一接收外部电路的数据信号，并通过数据通道二与逻辑控制器连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过数据通道三与第二寄存器连接，逻辑控制器通过数据通道四与第五寄存器，逻辑控制器通过控制信号分别与第一寄存器、第二寄存器、第五寄存器、第一计数器和第二计数器连接，逻辑控制器的脉冲1输出端与第一寄存器的脉冲1输入端连接；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第四寄存器的脉冲输入端、第五寄存器的脉冲输入端、第一计数器的脉冲输入端、第二计数器的脉冲输入端连接；第一计数器与第三寄存器连接，第二计数器与第四寄存器连接；第一计数器的输出端与锁存器的R端连接，第二计数器的输出端与锁存器的S端连接，第二计数器与第一计数器通过计数复位信号连接；锁存器的同相输出端(Q)与第一门电路的第一输入端连接，锁存器的反相输出端

与第二门电路的第一输入端连接，第一门电路的第二输入端和第二门电路的第二输入端连接外部的保护电元电路的输出端，第一门电路的第三输入端和第二门电路的第三输入端连接外部的电流采样比较电路的输出端；第一门电路的输出端和第二门电路的输出端输出调制信号给后级电路。

2.根据权利要求1所述的基于数据控制的PFM调制电路，其特征在于：所述的第二寄存器作为第三寄存器的备份寄存器，所述的第五寄存器作为第四寄存器的备份寄存器。

3.根据权利要求1所述的基于数据控制的PFM调制电路，其特征在于：所述的PFM调制电路还包括第六寄存器、第七寄存器、第八寄存器、第三计数器、第四计数器、第三门电路、第四门电路、第五门电路和第六门电路；

所述的第六寄存器通过控制信号连接到逻辑控制器；第六寄存器的脉冲输入端、第七寄存器的脉冲输入端、第八寄存器的脉冲输入端连接振荡器的脉冲输出端；第三计数器与第七寄存器连接，第四计数器与第八寄存器连接；第二计数器通过计数复位信号一分别与第一计数器和第四计数器连接，第一计数器通过计数复位信号二与第三计数器连接；第四门电路的第一输入端连接锁存器的同相输出端(Q)，第三门电路的第一输入端连接锁存器的反相输出端

第三门电路的第二输入端和第四门电路的第二输入端通过脉冲输入连接振荡器的脉冲输出；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器；第一门电路的输出端与第五门电路的第一输入端连接，第二门电路的输出端与第六门电路的第一输入端连接；第三计数器输出端与第五门电路的第二输入端连接，第四计数器输出端与第六门电路的第二输入端连接，第五门电路的输出端和第六门电路的输出端输出调制信号给后级电路。

4.根据权利要求3所述的基于数据控制的PFM调制电路，其特征在于：第六寄存器作为第七寄存器和第八寄存器的备份寄存器。

5.根据权利要求1至4中任意一项所述的基于数据控制的PFM调制电路，其特征在于：逻辑控制器中包含一个乘法器、第一暂存器、第二暂存器，在逻辑控制器的控制下第二寄存器通过数据通道三读取第一暂存器数据；在逻辑控制器的控制下第五寄存器通过数据通道四读取第二暂存器数据。

6.根据权利要求5所述的基于数据控制的PFM调制电路，其特征在于：所述的乘法器为2倍乘法器。

Images