CN203368439U - 脉宽自适应单总线接收器 - Google Patents
脉宽自适应单总线接收器 Download PDFInfo
- Publication number
- CN203368439U CN203368439U CN 201320487565 CN201320487565U CN203368439U CN 203368439 U CN203368439 U CN 203368439U CN 201320487565 CN201320487565 CN 201320487565 CN 201320487565 U CN201320487565 U CN 201320487565U CN 203368439 U CN203368439 U CN 203368439U
- Authority
- CN
- China
- Prior art keywords
- module
- pulse width
- pulsewidth
- monobus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本实用新型公开了脉宽自适应单总线接收器，包括边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块，所述边沿识别模块接入单总线信号，用于识别数据码串的上下边沿，使能脉宽测量模块；所述脉宽测量模块利用高速本地时钟信号在边沿识别模块的控制下计数测量脉宽长度，并把结果导出给时序发生模块；所述时钟发生模块用于导入脉宽测量计数，并将此计数分频与预先设定帧位数，输出预先设定好的片选时钟信号、位时钟信号和其他辅助信号；所述帧时序控制器输出控制其余模块的使能信号和复位时序。本实用新型取得的技术效果是：不需要预先设置脉宽就能自动测量第一个数据位的脉宽，同步产生相应的采样时钟，准确的获得传输数据。
Description
技术领域
本实用新型涉及电子领域，具体涉及一种脉宽自适应接收器。
技术背景
随着集成电路和电子技术的发展，电子电路结构也逐渐向着高集成性、低耗能、实用性方向发展，现有接收器在接收数码串前都有预先设定脉冲脉宽参数，帮助接收电路产生时钟信号来采样获得数据，如果通信脉宽变化了，或者通信双方的时钟频率偏差很大时，则会因为接收采样时钟采样点发生偏差而无法获得准确的数据信息。
实用新型内容
针对现有技术的不足，本实用新型要解决的技术问题是提供一种不需要预先设置脉宽、自动测量第一个数据位的脉宽、同步产生相应的采样时钟、准确获得数据传输的脉宽自适应单总线接收器。
本实用新型为解决上述技术问题，采用的技术方案是脉宽自适应单总线接收器，包括边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块，所述边沿识别模块接入单总线信号，用于识别数据码串的上下边沿，使能脉宽测量模块；所述脉宽测量模块利用本地高速时钟信号在边沿识别模块的控制下计数测量脉宽长度，并把结果导出给时序发生模块；所述时钟发生模块用于导入脉宽测量计数，并将此计数分频与预先设定帧位数结合，输出预先设定好的片选时钟信号、位时钟信号和其他辅助信号；所述帧时序控制器输出控制其余模块的使能信号和复位时序。
作为优选方案，所述接收器包括串并转换模块，所述串并转换模块与帧时序控制器和时钟发生模块相连接，用于将SPI信号转换成并口信号输出。
作为优选方案，所述接收器包括串并转换模块，所述串并转换模块分别与边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块相连接，用于将SPI信号转换成并口信号输出。
作为优选方案，所述边沿识别模块为具有复位功能的边沿触发器、RS触发器、高速采样表决触发器。
作为优选方案，所述边沿识别模块为具有复位功能的可编程逻辑芯片。
作为优选方案，所述脉宽测量模块为具有使能和清零功能的计数器。
作为优选方案，所述脉宽测量模块为具有使能和清零功能的可编程逻辑芯片。
实用新型设计用于自动适应脉宽的接收高速数据码串（比如：单总线）数据的完整逻辑机制。接收的数据可以转换成标准SPI格式数据或者并行数据输出的。本实用新型取得的技术效果是：不需要预先设置脉宽就能自动测量第一个数据位的脉宽，同步产生相应的采样时钟，准确的获得传输数据。
附图说明
图1是本实用新型脉宽自适应单总线接收器原理图
图2是本实用新型脉宽自适应单总线接收器另一原理图
图3是本实用新型脉宽自适应单总线接收器时序图
图4是本实用新型脉宽自适应单总线接收器工作流程图
具体实施方式
下面结合附图和具体实施方式对本实用新型进一步详细描述。
如图1所示，脉宽自适应单总线接收器包括边沿识别模块、脉宽测量模块、帧时序控制器、时钟发生模块和串并联转换模块，单总线信号输入到边沿识别模块，单总线识别模块可以是具有复位功能的边缘触发器，RS触发器，高速采样表决触发器，或者具有类似功能的可编程逻辑，单总线识别模块识别数据码串的上下边沿并使能脉宽测量模块，脉宽测量模块可以是具有使能和清零功能的计数器，或者具有类似功能的可编程逻辑芯片，将导入的脉宽进行测量计数，并以此计数分频与预先设定帧位数，输出预先设定好的片选时钟信号，位时钟信号和其他辅助信号；时钟发生模块为具有使能和清零功能的计数器，或者具有类似功能的可编程逻辑，本模块的功能是导入脉宽测量计数，并以此计数分频与预先设定帧位数结合，输出预先设定好的片选时钟信号，位时钟信号和其他辅助信号。帧时序控制器是输出控制其余模块的使能信号和复位时序，实现整体机制的合理运行。图1中串并转换模块分别与边沿识别模块、脉宽测量模块、帧时序控制器、时钟发生模块相连接，图2中串并转换模块分别与帧时序控制器、时钟发生模块相连接，串并转换模块可以实现将SPI信号转换成并口信号用于以后的后续输出，串并转换模块在不需要SPI信号转换为并口信号的应用中可以不进行添加。图3是本实用新型获得的脉宽自适应时序图，data_in为单总线输入信号；Pulsewidth为脉宽测量使能信号；count1为测量脉宽计时器1；count2为脉宽分频计数器2；clk_bit为输出SPI位时钟信号；clk_cs为输出SPI片选时钟信号；Frame_rst为内部全局帧复位信号。
如图4是本实用新型脉宽自适应单总线接收器工作流程图，如图所示，包括系统上电复位后等待接收起始码，边沿识别模块触发置位，启动时钟发生模块时钟工作，脉宽测量模块测量起始码脉宽，产生片选信号，然后根据脉宽定点产生位时钟，最后帧结束复位，一个帧结束复位后进行循环等待接收起始码，完成下一帧结束复位，从而完成脉宽自适应功能。
以上具体实施例仅描述了本方案的主要特征和创新点。本领域的技术人员应该了解，本方案不受上述实施例的限制。在不脱离本创新点和保护范围的前提下，本方案还会有各种变化，这些变化和改进都将落入本方案要求保护的范围内。本方案要求保护的范围由所附的权利要求书及其等效物限定。
应当注意，上述实施例是为了说明而不是限制本实用新型，那些本领域技术人员将能够在不背离所附权利要求的范围的条件下设计许多可选实施例。词语“包含”不排除那些与权利要求中列出的元件或步骤不同的元件或步骤的存在。元件前的词语“一”或“一个”不排除多个这种元件的存在，在列举几种电路权利要求中，这些装置中的几个可以由一个来表现，硬件项也是同样，仅仅因为某些方法是在不同的从属权利要求中描述的，并不说明这些方法的组合不能用来获利。
需要说明的是，在本文中，诸如第一和第二等的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，而且，术语“包含”、“包括”或者任何其他变体意在涵盖非排他性的包含，从而使得包含一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括那些明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素，术语“相连”、“连接”、“连接到”或者其他变体，不仅仅包括将两个实体直接相连接，也包括通过具有有益改善效果的其他实体间接相连接。
Claims (7)
1.脉宽自适应单总线接收器，其特征在于：包括边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块，所述边沿识别模块接入单总线信号，用于识别数据码串的上下边沿，使能脉宽测量模块；所述脉宽测量模块利用高速本地时钟信号在边沿识别模块的控制下计数测量脉宽长度，并把结果导出给时序发生模块；所述时钟发生模块用于导入脉宽测量计数，并将此计数分频与预先设定帧位数结合，输出预先设定好的片选时钟信号、位时钟信号和其他辅助信号；所述帧时序控制器输出控制其余模块的使能信号和复位时序。
2.根据权利要求1所述的脉宽自适应单总线接收器，其特征在于：包括串并转换模块，所述串并转换模块与帧时序控制器和时钟发生模块相连接，用于将SPI信号转换成并口信号输出。
3.根据权利要求1所述的脉宽自适应单总线接收器，其特征在于：包括串并转换模块，所述串并转换模块分别与边沿识别模块、脉宽测量模块、帧时序控制器和时钟发生模块相连接，用于将SPI信号转换成并口信号输出。
4.根据权利要求1所述的脉宽自适应单总线接收器，其特征在于：所述边沿识别模块为具有复位功能的边沿触发器、RS触发器、高速表决触发器。
5.根据权利要求1所述的脉宽自适应单总线接收器，其特征在于：所述边沿识别模块为具有复位功能的可编程逻辑芯片。
6.根据权利要求1所述的脉宽自适应单总线接收器，其特征在于：所述脉宽测量模块为具有使能和清零功能的计数器。
7.根据权利要求1所述的脉宽自适应单总线接收器，其特征在于：所述脉宽测量模块为具有使能和清零功能的可编程逻辑芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320487565 CN203368439U (zh) | 2013-08-09 | 2013-08-09 | 脉宽自适应单总线接收器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201320487565 CN203368439U (zh) | 2013-08-09 | 2013-08-09 | 脉宽自适应单总线接收器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203368439U true CN203368439U (zh) | 2013-12-25 |
Family
ID=49816151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201320487565 Withdrawn - After Issue CN203368439U (zh) | 2013-08-09 | 2013-08-09 | 脉宽自适应单总线接收器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203368439U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104348468A (zh) * | 2013-08-09 | 2015-02-11 | 上海龙诚自动化系统有限公司 | 一种脉宽自适应单总线接收器 |
| CN107707244A (zh) * | 2016-08-08 | 2018-02-16 | 横河电机株式会社 | 信号传输电路、现场仪器以及车间控制系统 |
-
2013
- 2013-08-09 CN CN 201320487565 patent/CN203368439U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104348468A (zh) * | 2013-08-09 | 2015-02-11 | 上海龙诚自动化系统有限公司 | 一种脉宽自适应单总线接收器 |
| CN107707244A (zh) * | 2016-08-08 | 2018-02-16 | 横河电机株式会社 | 信号传输电路、现场仪器以及车间控制系统 |
| CN107707244B (zh) * | 2016-08-08 | 2021-09-03 | 横河电机株式会社 | 信号传输电路、现场仪器以及车间控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103186097B (zh) | 基于fpga的高分辨率时间间隔测量装置 | |
| CN103618569B (zh) | 一种矢量网络分析仪的中频处理系统及中频处理方法 | |
| CN203368439U (zh) | 脉宽自适应单总线接收器 | |
| CN102968513B (zh) | 一种基于fpga的高速数字信号采集与分析方法 | |
| CN110955179B (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
| CN104283561B (zh) | 一种异步时钟并串转换半周期输出电路 | |
| CN104348468A (zh) | 一种脉宽自适应单总线接收器 | |
| CN204180093U (zh) | 一种基于fpga的pps系统补偿装置 | |
| CN105306058A (zh) | 一种基于时钟调相的高速数字信号采集系统 | |
| CN104361373A (zh) | 一种射频信号的采集与处理方法 | |
| CN203720258U (zh) | 一种电压电流暂态信号高速同步数据采样装置 | |
| CN104333431B (zh) | 基于fm调频广播的低功耗高精度网络时间同步电路 | |
| CN105245235A (zh) | 一种基于时钟调相的串并转换电路 | |
| CN103684473A (zh) | 基于fpga的高速串并转换电路 | |
| CN106385253B (zh) | 基于参数处理模块和锁相环级联的数字时间转换系统 | |
| CN205015669U (zh) | 一种延时线电路 | |
| CN109088620B (zh) | 一种基于数据控制的pfm调制电路 | |
| CN203376748U (zh) | 单总线接收逻辑结构 | |
| CN109359010B (zh) | 获取存储模块内部传输延时的方法及系统 | |
| CN207557713U (zh) | 基于dsp处理器的数据信号采集系统 | |
| CN204480671U (zh) | 一种抗噪声的延迟计数器 | |
| CN205450869U (zh) | 一种多模组之间时钟同步电路 | |
| CN209182487U (zh) | 一种电子式互感器角差标准装置 | |
| CN104346314B (zh) | 一种单总线接收逻辑结构 | |
| CN204305043U (zh) | 一种基于fm调频广播的低功耗高精度网络时间同步电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20131225 Effective date of abandoning: 20180306 |
|
| AV01 | Patent right actively abandoned |