CN109194311B - 一种基于数据控制的脉冲移相电路 - Google Patents

Abstract

本发明提供一种基于数据控制的脉冲移相电路，通过两个控制电路，分别产生分别产生死区可调、占空比小于50％互补脉冲信号，并且第二控制电路产生的互补脉冲信号，在第一计数器的控制下与第一控制电路产生的互补脉冲信号产生相移。本发明对可编程数字芯片(ARM)的输出信号进行调制，省去了CPLD和FPGA芯片，只需ARM芯片+该发明的调制电路即可实现，可以满足控制移相全桥拓扑等大功率拓扑。

Description

一种基于数据控制的脉冲移相电路

技术领域

本发明涉及AC-DC、DC-DC电路，特别涉及由数字可编程芯片主控制的数字开关电源的脉冲移相电路。

背景技术

自数字开关电源诞生以来，数字开关电源以其独特的优越性，在各个领域都得到了广泛应用，如错峰用电系统中的充电和逆变电源与太阳能及风力发电领域，其主要特点就是控制系统复杂，装机容量超大。数字开关电源在这些领域具有不可替代的优点，具有数字电源技术的逆变电源可以实时跟踪电网相位，减小了切换供电时造成的电网冲击，实现更安全的供电切换。太阳能及风力发电站的充电系统运用数字电源技术可以实时精准调整充电功率，实现更高效的储能。另外数字电源还具有控制方式灵活、升级维护方便、控制精度高、便于监测管理的主要特点。

但是自数字开关电源诞生多年来，其主要方案依然是以DSP、ARM+CPLD、ARM+FPGA这些典型方案为主，除以上主要方案之外，几乎没有其他数字电源方案。

DSP方案比较成熟，成本尚可接受，由于其独特的软件开发环境与复杂的寄存器配置，一定程度上限制了其普及。另外由于方案的单一性，久而久之必然导致DSP方案的数字开关电源，从成本、性能及核心技术角度变的同质化，并且高度依赖于DSP芯片。

ARM+CPLD、ARM+FPGA方案成为近几年中大功率数字电源系统中的主流方案，但是CPLD和FPGA芯片采购成本都非常高，甚至超过了主控芯片(ARM)。CPLD和FPGA芯片与DSP芯片同样有独特的软件开发环境与复杂的寄存器配置，工程软件需要分成两部分，加上软件开发环境各版本之间的兼容性比较差，导致工程软件的更新与维护困难。

发明内容

有鉴于此，本发明提供一种基于数据控制的脉冲移相电路，对可编程数字芯片(ARM)的输出信号进行调制，省去了CPLD和FPGA芯片，只需ARM芯片+该发明的调制电路即可实现，可以满足控制移相全桥拓扑等大功率拓扑。解决上述在大功率数字电源方案的突出问题。

随着新世纪以来电子技术与半导体工艺的高速发展，可编程数字芯片(ARM)不仅数据处理能力加强，其成本也大大降低。

但是通用型可编程数字芯片(ARM)，内部往往不会集成完整的PWM调制单元，然而通讯接口却十分完备，而且性能卓越。

本发明内容就是充分利用这些通用型可编程数字芯片(ARM)的通讯接口，发明一种单元电路通过接收通用型可编程数字芯片(ARM)的通讯接口发出的数据，在外围环节完成对电源拓扑的功能控制，同时不会影响通用型可编程数字芯片(ARM)完成其他的任务，只要定时向外围的脉冲调制单元电路发送相应的数据就可以了。

本发明是通过以下技术方案实现的：一种基于数据控制的脉冲移相电路，包括逻辑控制器、振荡器、第一寄存器、第二寄存器、第三寄存器、第一计数器、第一数据通道、第二数据通道、第三数据通道、第四数据通道、第五数据通道、第一门电路、第一控制电路、第二控制电路，第一控制电路包括第一寄存器单元和第一计数器单元，第二控制电路包括第二寄存器单元和第二计数器单元；

第一寄存器通过第一数据通道接收外部电路的数据信号，并通过第二数据通道与逻辑控制器连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过第三数据通道与第一寄存器单元连接，逻辑控制器通过第四数据通道与第二寄存器单元连接，逻辑控制器通过第五数据通道与第二寄存器连接，逻辑控制器通过控制信号分别与第一寄存器、第一寄存器单元、第一计数器单元、第二寄存器单元、第二计数器单元和第二寄存器连接，(5)第一寄存器通过第一数据通道与外围数据接口连接，逻辑控制器的脉冲1输出端连接第一寄存器的脉冲1输入端；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第一寄存器单元的脉冲输入端、第二寄存器单元的脉冲输入端、第一计数器单元的脉冲输入端、第一计数器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第一门电路的一个输入端连接；第二寄存器作为第三寄存器的备份寄存器，第一控制电路通过计数复位信号与第一计数器连接，第一控制单元通过相位保护信号与第二控制单元连接，第一计数器的输出端与第一门电路的另一个输入端连接，第一门电路输出端与第二计数器单元连接。

作为对上述方案的进一步改进，所述的基于数据控制的脉冲移相电路，还包括同步信号输入电路，同步信号输入电路的输入端连接外部的同步脉冲输入信号，同步信号输入电路的输出端输出同步脉冲信号给第一计数器；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第一寄存器单元的脉冲输入端、第二寄存器单元的脉冲输入端、第一计数器单元的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第一门电路输入端连接。

优选的，逻辑控制器中包含暂存器，逻辑控制器将脉冲数据、相位数据信号暂存在暂存器中，在逻辑控制器的控制下第二寄存器可以通过第五数据通道读取暂存器数据，在逻辑控制器的控制下第一寄存器单元可以通过第三数据通道读取暂存器数据，在逻辑控制器的控制下第二寄存器单元可以通过第四数据通道读取暂存器数据。

优选的，第一控制电路和第二控制电路分别产生死区可调、占空比小于50％互补脉冲信号，并且第二控制电路产生的互补脉冲信号与第一控制电路产生的互补脉冲信号产生相移。

所述的第一控制电路包括由第四寄存器、第五寄存器、第六寄存器、第七寄存器、第八寄存器、第九寄存器和第十寄存器组成的第一寄存器单元、由第二计数器、第三计数器、第四计数器和第五计数器组成的第一计数器单元、锁存器、第二门电路、第三门电路、第四门电路、第五门电路、第六门电路和第七门电路；

第五寄存器、第六寄存器和第九寄存器通过数据通道三连接到逻辑控制器，第九寄存器、第五计数器、第二计数器、第五寄存器和第六寄存器连接控制信号，第九寄存器、第十寄存器、第五计数器、第二计数器、第四寄存器、第五寄存器、第七寄存器和第八寄存器连接振荡器的脉冲输出端；第五计数器与第十寄存器连接，第二计数器与第四寄存器连接，第三计数器与第七寄存器连接，第四计数器与第八寄存器连接，第五计数器与锁存器的R端连接，第二计数器与锁存器的S端连接，第二计数器与第四计数器通过计数复位信号一连接，第五计数器与第三计数器通过计数复位信号二连接，锁存器的同相输出端(Q)与第七门电路的一个输入端、第四门电路的一个输入端连接，锁存器的反相输出端

与第二门电路的一个输入端、第三门电路的一个输入端连接；第七门电路的第二输入端和第二门电路的第二输入端连接外部的保护信号，第七门电路的第三输入端和第二门电路的第三输入端连接外部的电路采样比较信号；第七门电路的输出端与第五门电路的一个输入端连接，第二门电路的输出端与第六门电路的一个输入端连接，第三计数器输出端与第五门电路的另一个输入端连接，第四计数器输出端与第六门电路的另一个输入端连接，第五门电路的输出端和第六门电路的输出端作为控制电路的输出端；第三门电路的另一个输入端和第四门电路的另一个输入端连接振荡器的脉冲输出端；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器；

第九寄存器做为第十寄存器的备份寄存器，第五寄存器做为第四寄存器的备份寄存器，第六寄存器做为第七寄存器和第八寄存器的备份寄存器。

优选的，所述的第二控制电路与第一控制电路具有相同结构。

本发明内容也可以与可编程数字芯片(ARM)核心电路整合，集成封装成一个整体，本发明内容作为一个外设单元使用。

还可将本发明内容中的第一寄存器映射到可编程数字芯片(ARM)RAM的特定区域，以免去通讯环节，使数据传输更高效。

综上所述：本发明内容可以整合集成化构成一个单元电路，可以集成化大量生产，这样可以有效将低成本。使用本发明内容不会对可编程数字芯片(ARM)类型与型号做限制，有相应的通讯功能、能满足实际控制要求就可以，不涉及客户的核心技术及其他数据安全与可编程数字芯片(ARM)自由选择权。

附图说明

图1为本发明第一实施例原理框图；

图2为本发明第二实施例原理框图；

图3为本发明第一实施例电路工作波形示意图；

图4为本发明第一控制电路的电路原理图。

具体实施方式

第一实施例

图1为本发明内容第一实施例原理框图，本发明内容包括逻辑控制器、振荡器、第一寄存器、第二寄存器、第三寄存器、第一计数器、第一数据通道、第二数据通道、第三数据通道、第四数据通道、第五数据通道、第一门电路、第一控制电路、第二控制电路，第一控制电路包括第一寄存器单元、第一计数器单元，第二控制电路包括第二寄存器单元、第二计数器单元。

连接关系为：(1)第一寄存器通过第二数据通道与逻辑控制器连接，(2)逻辑控制器通过第三数据通道与第一寄存器单元连接，(3)逻辑控制器通过第四数据通道与第二寄存器单元连接，(4)逻辑控制器通过第五数据通道与第二寄存器连接，(5)第一寄存器通过第一数据通道与外围数据接口连接，(6)逻辑控制器通过控制信号分别与第一寄存器、第一寄存器单元、第一计数器单元连接，(7)逻辑控制器通过控制信号分别与第二寄存器单元、第二寄存器、第二计数器单元连接，(8)第一寄存器通过标志输出和标志输入与逻辑控制器连接，(9)振荡器通过脉冲输出和脉冲输入分别与逻辑控制器、第一寄存器单元、第二寄存器单元、第一计数器单元、第一计数器、第二寄存器、第三寄存器、第一门电路的一个输入端连接，(10)逻辑控制器通过脉冲1输出和脉冲1输入连接第一寄存器，(11)第二寄存器作为第三寄存器的备份寄存器，(12)第一控制电路通过计数复位信号与第一计数器连接，(13)第一控制电路通过相位保护信号与第二控制电路连接，(14)第一计数器与第一门电路的另一个输入端连接，(15)第一门电路输出端通过脉冲2输入与第二计数单元连接。

第一控制电路与第二控制电路的元器件、连接关系和工作原理均同理，如图4所示，为第一控制电路或第二控制电路的电路原理图，除了包括由第四寄存器、第五寄存器、第六寄存器、第七寄存器、第八寄存器、第九寄存器和第十寄存器组成的寄存器单元，由第二计数器、第三计数器、第四计数器和第五计数器组成的计数器单元以外，还包括锁存器、第二门电路、第三门电路、第四门电路、第五门电路、第六门电路和第七门电路；

第五寄存器、第六寄存器和第九寄存器通过数据通道三连接到逻辑控制器，第九寄存器、第五计数器、第二计数器、第五寄存器和第六寄存器连接控制信号，第九寄存器、第十寄存器、第五计数器、第二计数器、第四寄存器、第五寄存器、第七寄存器和第八寄存器连接振荡器的脉冲输出端；第五计数器与第十寄存器连接，第二计数器与第四寄存器连接，第三计数器与第七寄存器连接，第四计数器与第八寄存器连接，第五计数器与锁存器的R端连接，第二计数器与锁存器的S端连接，第二计数器与第四计数器通过计数复位信号一连接，第五计数器与第三计数器通过计数复位信号二连接，锁存器的同相输出端(Q)与第七门电路的一个输入端、第四门电路的一个输入端连接，锁存器的反相输出端

与第二门电路的一个输入端、第三门电路的一个输入端连接；第七门电路的第二输入端和第二门电路的第二输入端连接外部的保护信号，第七门电路的第三输入端和第二门电路的第三输入端连接外部的电路采样比较信号；第七门电路的输出端与第五门电路的一个输入端连接，第二门电路的输出端与第六门电路的一个输入端连接，第三计数器输出端与第五门电路的另一个输入端连接，第四计数器输出端与第六门电路的另一个输入端连接，第五门电路的输出端和第六门电路的输出端作为控制电路的输出端；第三门电路的另一个输入端和第四门电路的另一个输入端连接振荡器的脉冲输出端；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器。

第九寄存器做为第十寄存器的备份寄存器，第五寄存器做为第四寄存器的备份寄存器，第六寄存器做为第七寄存器和第八寄存器的备份寄存器。

优选的，第一控制电路包括由第四寄存器、第五寄存器、第六寄存器、第七寄存器、第八寄存器、第九寄存器和第十寄存器组成的第一寄存器单元、由第二计数器、第三计数器、第四计数器和第五计数器组成的第一计数器单元、锁存器、第二门电路、第三门电路、第四门电路、第五门电路、第六门电路和第七门电路；

第五寄存器、第六寄存器和第九寄存器通过数据通道三连接到逻辑控制器，第九寄存器、第五计数器、第二计数器、第五寄存器和第六寄存器连接控制信号，第九寄存器、第十寄存器、第五计数器、第二计数器、第四寄存器、第五寄存器和第七寄存器连接振荡器的脉冲输出端；第五计数器与第十寄存器连接，第二计数器与第四寄存器连接，第三计数器与第七寄存器连接，第四计数器与第八寄存器连接，第五计数器与锁存器的R端连接，第二计数器与锁存器的S端连接，第二计数器与第四计数器通过计数复位信号一连接，第五计数器与第三计数器通过计数复位信号二连接，锁存器的同相输出端(Q)与第七门电路的一个输入端、第四门电路的一个输入端连接，锁存器的反相输出端

与第二门电路的一个输入端、第三门电路的一个输入端连接；第七门电路的第二输入端和第二门电路的第二输入端连接外部的保护信号，第七门电路的第三输入端和第二门电路的第三输入端连接外部的电路采样比较信号；第七门电路的输出端与第五门电路的一个输入端连接，第二门电路的输出端与第六门电路的一个输入端连接，第三计数器输出端与第五门电路的另一个输入端连接，第四计数器输出端与第六门电路的另一个输入端连接，第五门电路的输出端和第六门电路的输出端作为控制电路的输出端；第三门电路的另一个输入端和第四门电路的另一个输入端连接振荡器的脉冲输出端；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器；

第九寄存器做为第十寄存器的备份寄存器，第五寄存器做为第四寄存器的备份寄存器，第六寄存器做为第七寄存器和第八寄存器的备份寄存器。

优选的，所述的第二控制电路与第一控制电路同理。

数据传输工作原理为：

(1)振荡器产生脉冲信号，并且通过脉冲输出、脉冲输入端为本发明内容中的逻辑控制器、第一寄存器单元、第二寄存器单元、第一计数器单元、第二寄存器、第三寄存器、第一门电路输入端提供同步脉冲信号。

(2)外部控制单元通过接口引脚1、接口引脚2与数据接口连接，通过第一数据通道向第一寄存器传输数据，

(3)当第一寄存器数据接收完成后，会通过标志输出、标志输入端向逻辑控制器输入标志输出的状态信号。

(4)逻辑控制器接收到标志输出的状态信号后，通过控制信号，控制第一寄存器将第一寄存器的脉冲信号切换到脉冲1输入端。然后逻辑控制器再通过脉冲1输出与、脉冲1输入端向第一寄存器输入脉冲信号，在第一寄存器与逻辑控制器之间建立一种脉冲同步状态关系，最后逻辑控制器通过数据通道二读取第一寄存器的数据，并且暂存。然后逻辑控制器通过控制信号控制第一寄存器结束，第一寄存器与逻辑控制器之间脉冲同步状态关系，以便为后续传输数据做准备。

(5)当逻辑控制器读取完第一寄存器的数据后，从数据中解析出相对应的控制信号与脉冲宽度数据，将脉冲宽度数据、相位数据信号，暂存在逻辑控制器的暂存器。

(6)然后通过控制信号控制第一寄存器单元通过第三数据通道从逻辑控制器的暂存器读取数据，同理逻辑控制器可以控制第二寄存器单元通过第四数据通道从逻辑控制器的暂存器读取数据，逻辑控制器可以控制第二寄存器通过第五数据通道从逻辑控制器的暂存器读取数据。

(7)第一寄存器单元、第二寄存器单元与第二寄存器分别获得脉冲数据和相位数据信号后，即完成了数据传输。

移相工作原理为：

(1)第一控制电路中的第一计数器单元对第一寄存器单元中相应的数据计数比较，可以将第一寄存器单元中的数据转换成状态电平信号，使第一控制电路可以分别产生死区可调、占空比小于50％互补脉冲，并且第二控制电路产生死区可调、占空比小于50％互补脉冲。

(2)第一控制电路对第一计数器发出计数复位信号后，第一计数器开始对第三寄存器中的数据计数比较，当第一计数器计数结束后，向第一门电路输入端输出高电平。

(3)由于第一门电路为与门电路，所以此时第一门电路的输出端完全由振荡器通过脉冲输出和脉冲输入发出的振荡脉冲信号控制，并且由第一门电路的输出端通过脉冲2输入端，向第二计数器单元输入振荡脉冲信号。

(4)当第二计数器单元被输入振荡脉冲信号后开始计数，对第二控制电路中的第二寄存器单元中相应的数据计数比较，将第二寄存器单元中的数据转换成状态电平信号，使第二控制电路可以分别产生死区可调、占空比小于50％互补脉冲，并且第二控制电路产生死区可调、占空比小于50％互补脉冲。

(5)通过(1)～(4)的描述，只有第一控制电路对第一计数器发出计数复位信号后，这样可以保证第一计数器每个周期内，只能进行一次计数。只有当第一计数器计数结束后，第二控制电路中的第二计数器单元，才能开始对第二寄存器单元中相应的数据计数比较，这样会使第一控制电路产生死区可调、占空比小于50％互补脉冲与第二控制电路产生死区可调、占空比小于50％互补脉冲之间有一个时间差，时长为第一计数器的计数时长，同时第一控制电路产生死区可调、占空比小于50％互补脉冲与第二控制电路产生死区可调、占空比小于50％互补脉冲之间的时间差还受第一控制电路发送的相位保护信号限制，第一计数器的计数时长超过周期保证最大移相相位。

(6)通过图1可知，第二控制电路还受到保护单元电路和电流采样比较的控制，因为保护单元电路和电流采样比较不在本发明内容之内，故暂不赘述保护单元电路和电流采样比较对本发明内容的影响。

(7)通过(5)的描述，第一控制电路产生死区可调、占空比小于50％互补脉冲与第二控制电路产生死区可调、占空比小于50％互补脉冲之间有一个时间差，图1中的第一控制电路与第二控制电路可以分别驱动第一输出电路与第二输出电路，使图1中的PWM输出A、PWM输出B产生死区可调、占空比小于50％互补脉冲与PWM输出C、PWM输出D产生死区可调、占空比小于50％互补脉冲之间也有一个时间差，即图1中的PWM输出C、PWM输出D相对PWM输出A、PWM输出B在波形上发生了相移(移相)。

其特征在于：外部控制单元可以通过数据接口，将数据传输到在逻辑控制器，然后在逻辑控制器的控制下将数据准确的分配到第一寄存器单元与第二寄存器单元、第二寄存器中，最后通过在逻辑控制器的控制下，第一计数器单元将第一寄存器单元中的数据转换成相应的状态电平信号，在第一控制电路和第一计数器的控制下第二计数器单元将第二寄存器单元中的数据转换成相应的状态电平信号，使图1中的PWM输出A、PWM输出B产生死区可调、占空比小于50％互补脉冲与PWM输出C、PWM输出D产生死区可调、占空比小于50％互补脉冲之间有一个时间差，使图1中的PWM输出C、PWM输出D相对PWM输出A、PWM输出B在波形上发生了相移(移相)，并且相移的多少受外部控制单元传输到在逻辑控制器的数据值控制。

第二实施例

图2为本发明内容第二实施例原理框图，在第一实施例的基础上增加了同步信号输入电路。

连接关系为：(1)振荡器通过脉冲输出和脉冲输入分别与逻辑控制器、第一寄存器单元、第二寄存器单元、第一计数器单元、第二寄存器、第三寄存器、第一门电路输入端连接；(2)同步信号输入电路通过同步脉冲与第一计数连接。

数据传输工作原理为：与第一实施例相同，故不再赘述。

移相工作原理为：

(1)通过第一实施例的描述，第一控制电路产生死区可调、占空比小于50％互补脉冲与第二控制电路产生死区可调、占空比小于50％互补脉冲之间有一个时间差，时长为第一计数器的计数时长，图2中的第一控制电路与第二控制电路可以分别驱动第一输出电路与第二输出电路，使图2中的PWM输出A、PWM输出B产生死区可调、占空比小于50％互补脉冲与PWM输出C、PWM输出D产生死区可调、占空比小于50％互补脉冲之间也有一个时间差，即图2中的PWM输出C、PWM输出D相对PWM输出A、PWM输出B在波形上发生了相移(移相)。

(2)通过第二实施例连接关系的描述，第一计数器的脉冲信号由外部控制单元通过图2中的同步脉冲输入引脚、同步信号输入电路向第一计数器输入计数脉冲信号，此后若第二寄存器中的数据不再被更新或改变时，那么第一计数器的计数时长，将跟随外部控制单元向第一计数器发送的脉冲频率的变化而变化，即第一控制电路产生死区可调、占空比小于50％互补脉冲与第二控制电路产生死区可调、占空比小于50％互补脉冲之间的时间差，跟随外部控制单元向第一计数器发送的脉冲频率的变化而变化。

(3)通过(2)的描述，若第一寄存器单元、第二寄存器单元、第二寄存器中的数据不再被更新或者变化后，外部控制单元就可以通过向第一计数器发送的脉冲频率变化的脉冲信号，控制图2中的PWM输出C、PWM输出D相对PWM输出A、PWM输出B在波形上的相移(移相)。

其特征在于：外部控制单元可以通过向第一计数器发送的脉冲频率变化的脉冲信号，控制图2中的PWM输出C、PWM输出D相对PWM输出A、PWM输出B在波形上的相移(移相)。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围，这里不再用实例赘述，本发明的保护范围应当以权力要求所限定的范围为准。

Claims (8)

1.一种基于数据控制的脉冲移相电路，其特征在于：包括逻辑控制器、振荡器、第一寄存器、第二寄存器、第三寄存器、第一计数器、第一数据通道、第二数据通道、第三数据通道、第四数据通道、第五数据通道、第一门电路、第一控制电路、第二控制电路，第一控制电路包括第一寄存器单元和第一计数器单元，第二控制电路包括第二寄存器单元和第二计数器单元；

第一寄存器通过第一数据通道接收外部电路的数据信号，并通过第二数据通道与逻辑控制器连接，第一寄存器的标志输出端连接逻辑控制器的标志输入端；逻辑控制器通过第三数据通道与第一寄存器单元连接，逻辑控制器通过第四数据通道与第二寄存器单元连接，逻辑控制器通过第五数据通道与第二寄存器连接，逻辑控制器通过控制信号分别与第一寄存器、第一寄存器单元、第一计数器单元、第二寄存器单元、第二计数器单元和第二寄存器连接，第一寄存器通过第一数据通道与外围数据接口连接，逻辑控制器的脉冲1输出端连接第一寄存器的脉冲1输入端；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第一寄存器单元的脉冲输入端、第二寄存器单元的脉冲输入端、第一计数器单元的脉冲输入端、第一计数器的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第一门电路的一个输入端连接；第一控制电路通过计数复位信号与第一计数器连接，第一控制单元通过相位保护信号与第二控制单元连接，第一计数器的输出端与第一门电路的另一个输入端连接，第一门电路输出端与第二计数器单元连接。

2.根据权利要求1所述的基于数据控制的脉冲移相电路，其特征在于：还包括同步信号输入电路，同步信号输入电路的输入端连接外部的同步脉冲输入信号，同步信号输入电路的输出端输出同步脉冲信号给第一计数器；振荡器的脉冲输出端分别与逻辑控制器的脉冲输入端、第一寄存器单元的脉冲输入端、第二寄存器单元的脉冲输入端、第一计数器单元的脉冲输入端、第二寄存器的脉冲输入端、第三寄存器的脉冲输入端、第一门电路输入端连接。

3.根据权利要求1或2所述的基于数据控制的脉冲移相电路，其特征在于：逻辑控制器中包含暂存器，逻辑控制器将脉冲数据、相位数据信号暂存在暂存器中，在逻辑控制器的控制下第二寄存器可以通过第五数据通道读取暂存器数据，在逻辑控制器的控制下第一寄存器单元可以通过第三数据通道读取暂存器数据，在逻辑控制器的控制下第二寄存器单元可以通过第四数据通道读取暂存器数据。

4.根据权利要求3所述的基于数据控制的脉冲移相电路，其特征在于：第一控制电路和第二控制电路分别产生死区可调、占空比小于50％互补脉冲信号，并且第二控制电路产生的互补脉冲信号与第一控制电路产生的互补脉冲信号产生相移。

5.根据权利要求4所述的基于数据控制的脉冲移相电路，其特征在于：所述的第一控制电路包括由第四寄存器、第五寄存器、第六寄存器、第七寄存器、第八寄存器、第九寄存器和第十寄存器组成的第一寄存器单元、由第二计数器、第三计数器、第四计数器和第五计数器组成的第一计数器单元、锁存器、第二门电路、第三门电路、第四门电路、第五门电路、第六门电路和第七门电路；

第五寄存器、第六寄存器和第九寄存器通过数据通道三连接到逻辑控制器，第九寄存器、第五计数器、第二计数器、第五寄存器和第六寄存器连接控制信号，第九寄存器、第十寄存器、第五计数器、第二计数器、第四寄存器、第五寄存器、第七寄存器和第八寄存器连接振荡器的脉冲输出端；第五计数器与第十寄存器连接，第二计数器与第四寄存器连接，第三计数器与第七寄存器连接，第四计数器与第八寄存器连接，第五计数器与锁存器的R端连接，第二计数器与锁存器的S端连接，第二计数器与第四计数器通过计数复位信号一连接，第五计数器与第三计数器通过计数复位信号二连接，锁存器的同相输出端(Q)与第七门电路的一个输入端、第四门电路的一个输入端连接，锁存器的反相输出端

与第二门电路的一个输入端、第三门电路的一个输入端连接；第七门电路的第二输入端和第二门电路的第二输入端连接外部的保护信号，第七门电路的第三输入端和第二门电路的第三输入端连接外部的电路采样比较信号；第七门电路的输出端与第五门电路的一个输入端连接，第二门电路的输出端与第六门电路的一个输入端连接，第三计数器输出端与第五门电路的另一个输入端连接，第四计数器输出端与第六门电路的另一个输入端连接，第五门电路的输出端和第六门电路的输出端作为控制电路的输出端；第三门电路的另一个输入端和第四门电路的另一个输入端连接振荡器的脉冲输出端；第三门电路的输出端连接第四计数器，第四门电路的输出端连接第三计数器。

6.根据权利要求5所述的基于数据控制的脉冲移相电路，其特征在于：所述的第二控制电路与第一控制电路具有相同结构。

7.根据权利要求1所述的基于数据控制的脉冲移相电路，其特征在于：所述的第二寄存器作为第三寄存器的备份寄存器。

8.根据权利要求5所述的基于数据控制的脉冲移相电路，其特征在于：第九寄存器做为第十寄存器的备份寄存器，第五寄存器做为第四寄存器的备份寄存器，第六寄存器做为第七寄存器和第八寄存器的备份寄存器。

Images