CN218728775U - 一种双时钟速率源同步主从串行通信系统 - Google Patents

Abstract

本发明公开了一种双时钟速率源同步主从串行通信系统。其中，该系统包括主控制器以及从控制器，所述主控制器包括AD采样模块、主控制器FPGA芯片、DSP芯片和外接端口；所述主控制器FPGA芯片用于FPGA高速通信和FPGA数据转换，所述FPGA高速通信为与功率模块的高速通信，包括5路高速RS232、5路高速RS485；FPGA数据转换包括模拟输入信号采样、模拟信号输出、数字信号的开入开出、与DSP进行数据通信、与ARM通信管理板卡进行指令交互、遥信遥测以及遥控遥调。具有通信延时小、可靠性、成本低的优点。

Description

一种双时钟速率源同步主从串行通信系统

技术领域

本发明涉及主从控制器技术领域，并且更具体地，涉及一种双时钟速率源同步主从串行通信系统。

背景技术

随着现代社会对于绿色、低碳的能源需求日益增加，但传统功率变换器存在转换效率低、适用范围小、功耗大的缺陷，所以如何提高功率变换器的转换效率、扩大适用范围是现在电力电子器件的重要研究方向。提高功率开关器件的开关频率可以有效提高功率变换器的转换效率，尤其是采用宽禁带功率半导体器件时，简化了变换电路的拓扑结构，扩展了功率器件在高压、高频环境下的应用范围，起到了降低损耗、提升装置整体效率的重要作用。

然而传统的功率开关器件的开关频率仅在3-5kHz范围内，但高频化的功率开关器件的工作开关频率在50kHz左右，甚至更高。开关频率达到 50kHz后，一个控制周期仅为20μs，其中子模块控制器要向主控制器传输至少16位的采样数据，主控制器要向子模块控制器传输至少8位移相占空比数据(1位方向位，7位数据位)，对主控制器FPGA与子模块控制FPGA间的异步通信要求严格。控制器均使用5Mbit/s的光纤收发接口，实际使用中无法保证在算法在控制周期内执行完成，必须降低控制频率来保证传输的可靠性。但是降低控制频率会进一步增加通信时延，致使一个控制周期内通信时延占比很大，导致控制系统性能下降等问题。为进一步降低异步通信产生的时延，可采用高速光纤收发器，但会加大系统成本，并降低系统可靠性。

发明内容

根据本发明，提供了一种双时钟速率源同步主从串行通信系统，以解决传统的功率开关器件的开关频率存在的技术问题。

根据本发明，提供了一种双时钟速率源同步主从串行通信系统，

所述系统包括主控制器以及从控制器，所述主控制器包括AD采样模块、主控制器FPGA芯片、DSP芯片和外接端口；

所述主控制器FPGA芯片用于FPGA高速通信和FPGA数据转换，所述 FPGA高速通信为与功率模块的高速通信，包括5路高速RS232、5路高速 RS485；FPGA数据转换包括模拟输入信号采样、模拟信号输出、数字信号的开入开出、与DSP进行数据通信、与ARM通信管理板卡进行指令交互、遥信遥测以及遥控遥调。

可选地，所述AD采样模块用于将采集获得的连续的模拟信号转换成离散的数字信号，将数字信号传输到主控制器FPGA芯片中。

可选地，所述DSP芯片用于调节算法，包括并离网切换判断、VSG/ 功率控制/VF控制/下垂控制/功率因数控制/电能质量主动治理。

可选地，所述外接端口用于连接DSP芯片与不同类型存储器。

可选地，所述主控制器FPGA芯片包括时序控制模块、主控制器FPGA 的AD启动与读取模块、

所述时序控制模块用于为操作指令执行提供操作定时信号；

所述主控制器FPGA的AD启动与读取模块用于将模拟信号转换成数字信号传输给所述主控制器FPGA，或将所述主控制器FPGA输出的数字信号转换为模拟信号输出，下发给从控制器FPGA。

可选地，所述主控制器FPGA芯片还包括主控制器FPGA的XINTF通信模块；

所述主控制器FPGA的XINTF通信模块用于与DSP间的数据交互，上传AD采样模块获得的数据，并接受DSP发出的遥测、遥信和控制指令。

可选地，所述主控制器FPGA芯片还包括主控制器FPGA的异步通信发送模块、主控制器FPGA的异步通信接收模块以及变换器驱动模块；

所述主控制器FPGA的异步通信发送模块用于将主控制器FPGA数据发送给从控制器FPGA的异步通信接受模块；

所述主控制器FPGA的异步通信接受模块用于接收从控制器FPGA上传的数据和AD转换模块上传的数据；

所述变换器驱动模块用于将PWM驱动信号下发给变压器的功率开关管。

可选地，所述从控制器包括子模块控制器FPGA芯片；

所述子模块控制器FPGA芯片包括三角波生成模块、驱动信号模块；

所述三角波生成模块用于接收主控制器发出的同步信号，生成与主控制器统一的时序信号，为所述从控制器FPGA的AD启动与读取模块、所述从控制器FPGA的异步通信发送模块、所述从控制器FPGA的异步通信接收模块以及驱动信号模块提供时序信号。

可选地，所述子模块控制器FPGA芯片还包括从控制器FPGA的AD 启动与读取模块；

所述从控制器FPGA的AD启动与读取模块用于将模拟信号转换成数字信号传输给子模块控制器FPGA芯片或将子模块控制器FPGA芯片输出的数字信号转换为模拟信号输出。

可选地，所述子模块控制器FPGA芯片还包括从控制器FPGA的异步通信发送模块、从控制器FPGA的异步通信接收模块以及驱动信号模块；

所述从控制器FPGA的异步通信发送模块用于将从控制器FPGA的信号发送给主控制器FPGA的异步通信接受模块；

所述从控制器FPGA的异步通信接受模块用于接收来自主控制器FPGA 发送的数据和AD转换模块上传的数据；

所述驱动信号模块用于将PWM驱动信号下发给变压器的功率开关管。

从而，在主从控制器间的通信采用双倍数据速率传输模式，并引入同步通信线，在同步时钟的上升与下降沿同时读取数据。理论上传输速率可以到达以前传输速率的2倍，具有通信延时小、可靠性、成本低的优点。

附图说明

通过参考下面的附图，可以更为完整地理解本发明的示例性实施方式：

图1为根据本实施方式所述的主控制器的FPGA程序结构的示意图；

图2为本实施方式所述的从控制器的FPGA程序结构的示意图；

图3为本实施方式所述的算法执行时间分布示意图；

图4为本实施方式所述的主控制器与子模块控制器间的连接图；

图5为本实施方式所述的子模块控制器与所在DAB模块间的连接图。

具体实施方式

现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。

除非另有说明，此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。

根据本发明，提供了一种双时钟速率源同步主从串行通信系统，

所述系统包括主控制器以及从控制器，所述主控制器包括AD采样模块、主控制器FPGA芯片、DSP芯片和外接端口；

所述主控制器FPGA芯片用于FPGA高速通信和FPGA数据转换，所述FPGA高速通信为与功率模块的高速通信，包括5路高速RS232、5路高速RS485；FPGA数据转换包括模拟输入信号采样、模拟信号输出、数字信号的开入开出、与DSP进行数据通信、与ARM通信管理板卡进行指令交互、遥信遥测以及遥控遥调。

具体地，主控制器主要包含AD采样模块、FPGA芯片、DSP芯片和其他外接端口组成。其中，AD采样模块将采集获得的连续的模拟信号转换成离散的数字信号，将数字信号传输到FPGA中。FPGA主要实现高速通信和数据转换功能，FPGA高速通信功能主要实现与功率模块的高速通信，包括5路高速RS232、5路高速RS485功能；FPGA数据转换功能主要包括模拟输入信号采样、模拟信号输出；数字信号的开入开出；与DSP 进行数据通信；与ARM通信管理板卡进行指令交互、遥信遥测、遥控遥调等。DSP主要是实现调节算法，如并离网切换判断、VSG/功率控制/VF 控制/下垂控制/功率因数控制/电能质量主动治理等外环控制算法。功率模块控制指令下发，接收模块信息、电网状态进行保护逻辑，及启停控制。外部存储器接口(EMIF)，可实现DSP与不同类型存储器(SRAM、Flash RAM、DDR-RAM等)的连接。

在控制结构中，主控制器的FPGA程序包括时序控制模块、AD启动与读取模块、XINTF通信模块、异步通信发送模块、异步通信接收模块、变换器启停模块，如图1所示。子模块控制器FPGA程序包括三角波生成模块、驱动信号模块、AD启动与读取模块、异步通信发送模块、异步通信接收模块，如图2。

本发明在主、从控制器间通信采用双倍数据速率传输模式，并引入同步通信线，在同步时钟的上升与下降沿同时读取数据。通过上述方法，理论传输速度可达单速率传输模式的两倍，可在3μs内完成24位数据的传输。在一个控制周期内，算法执行时间分布图如图3所示。

例如，一种ISOP型DAB系统有高达50kHz的开关频率，一个控制周期仅为20μs，其中子模块控制器要向主控制器传输至少16位的采样数据，主控制器要向子模块控制器传输至少8位移相占空比数据(1位方向位，7 位数据位)，对主控制器FPGA与子模块控制FPGA间的通信。

使用ISOP型DAB拓扑结构，需要同时控制输入输出电压，为实现上述控制功能，控制回路内必须由1个主控制器，n个子模块控制器构成，如图4。主控制器用于汇总输入输出电压的采样值并计算,不直接为每台 DAB模块提供驱动信号，而是将计算得到的移相占空比数据分别传输给各个子模块控制器，由子模块控制器产生并发送驱动信号,如图5。使用n台独立供电的子模块控制器负责每台DAB模块输入电压采样，通过光纤将采样数据汇总到主控制器。

控制器均使用5Mbit/s的光纤收发接口，实际使用中无法保证在算法在控制周期内执行完成，用双倍数据速率传输模式，并引入同步通信线，在同步时钟的上升与下降沿同时读取数据.理论传输速度可达10Mbit/s，实际工作速度为8.3Mbit/s，可在3μs内完成24位数据的传输。

从而，在主从控制器间的通信采用双倍数据速率传输模式，并引入同步通信线，在同步时钟的上升与下降沿同时读取数据。理论上传输速率可以到达以前传输速率的2倍，具有通信延时小、可靠性、成本低的优点。

可选地，所述AD采样模块用于将采集获得的连续的模拟信号转换成离散的数字信号，将数字信号传输到主控制器FPGA芯片中。

可选地，所述DSP芯片用于调节算法，包括并离网切换判断、VSG/ 功率控制/VF控制/下垂控制/功率因数控制/电能质量主动治理。

可选地，所述外接端口用于连接DSP芯片与不同类型存储器。

可选地，所述主控制器FPGA芯片包括时序控制模块、主控制器FPGA 的AD启动与读取模块、

所述时序控制模块用于为操作指令执行提供操作定时信号；

所述主控制器FPGA的AD启动与读取模块用于将模拟信号转换成数字信号传输给所述主控制器FPGA，或将所述主控制器FPGA输出的数字信号转换为模拟信号输出，下发给从控制器FPGA。

可选地，所述主控制器FPGA芯片还包括主控制器FPGA的XINTF通信模块；

所述主控制器FPGA的XINTF通信模块用于与DSP间的数据交互，上传AD采样模块获得的数据，并接受DSP发出的遥测、遥信和控制指令。

可选地，所述主控制器FPGA芯片还包括主控制器FPGA的异步通信发送模块、主控制器FPGA的异步通信接收模块以及变换器驱动模块；

所述主控制器FPGA的异步通信发送模块用于将主控制器FPGA数据发送给从控制器FPGA的异步通信接受模块；

所述主控制器FPGA的异步通信接受模块用于接收从控制器FPGA上传的数据和AD转换模块上传的数据；

所述变换器驱动模块用于将PWM驱动信号下发给变压器的功率开关管。

可选地，所述从控制器包括子模块控制器FPGA芯片；

所述子模块控制器FPGA芯片包括三角波生成模块、驱动信号模块；

所述三角波生成模块用于接收主控制器发出的同步信号，生成与主控制器统一的时序信号，为所述从控制器FPGA的AD启动与读取模块、所述从控制器FPGA的异步通信发送模块、所述从控制器FPGA的异步通信接收模块以及驱动信号模块提供时序信号。

可选地，所述子模块控制器FPGA芯片还包括从控制器FPGA的AD启动与读取模块；

所述从控制器FPGA的AD启动与读取模块用于将模拟信号转换成数字信号传输给子模块控制器FPGA芯片或将子模块控制器FPGA芯片输出的数字信号转换为模拟信号输出。

可选地，所述子模块控制器FPGA芯片还包括从控制器FPGA的异步通信发送模块、从控制器FPGA的异步通信接收模块以及驱动信号模块；

所述从控制器FPGA的异步通信发送模块用于将从控制器FPGA的信号发送给主控制器FPGA的异步通信接受模块；

所述从控制器FPGA的异步通信接受模块用于接收来自主控制器 FPGA发送的数据和AD转换模块上传的数据；

所述驱动信号模块用于将PWM驱动信号下发给变压器的功率开关管。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种双时钟速率源同步主从串行通信系统，其特征在于，

所述系统包括主控制器以及从控制器，所述主控制器包括AD采样模块、主控制器FPGA芯片、DSP芯片和外接端口；

所述主控制器FPGA芯片用于FPGA高速通信和FPGA数据转换，所述FPGA高速通信为与功率模块的高速通信，包括5路高速RS232、5路高速RS485；FPGA数据转换包括模拟输入信号采样、模拟信号输出、数字信号的开入开出、与DSP进行数据通信、与ARM通信管理板卡进行指令交互、遥信遥测以及遥控遥调。

2.根据权利要求1所述的系统，其特征在于，

所述AD采样模块用于将采集获得的连续的模拟信号转换成离散的数字信号，将数字信号传输到主控制器FPGA芯片中。

3.根据权利要求1所述的系统，其特征在于，

所述外接端口用于连接DSP芯片与不同类型存储器。

4.根据权利要求1所述的系统，其特征在于，

所述主控制器FPGA芯片包括时序控制模块、主控制器FPGA的AD启动与读取模块、

所述时序控制模块用于为操作指令执行提供操作定时信号；

所述主控制器FPGA的AD启动与读取模块用于将模拟信号转换成数字信号传输给所述主控制器FPGA，或将所述主控制器FPGA输出的数字信号转换为模拟信号输出，下发给从控制器FPGA。

5.根据权利要求1所述的系统，其特征在于，

所述主控制器FPGA芯片还包括主控制器FPGA的XINTF通信模块；

所述主控制器FPGA的XINTF通信模块用于与DSP间的数据交互，上传AD采样模块获得的数据，并接受DSP发出的遥测、遥信和控制指令。

6.根据权利要求1所述的系统，其特征在于，

所述主控制器FPGA芯片还包括主控制器FPGA的异步通信发送模块、主控制器FPGA的异步通信接收模块以及变换器驱动模块；

所述主控制器FPGA的异步通信发送模块用于将主控制器FPGA数据发送给从控制器FPGA的异步通信接受模块；

所述主控制器FPGA的异步通信接受模块用于接收从控制器FPGA上传的数据和AD转换模块上传的数据；

所述变换器驱动模块用于将PWM驱动信号下发给变压器的功率开关管。

7.根据权利要求1所述的系统，其特征在于，

所述从控制器包括子模块控制器FPGA芯片；

所述子模块控制器FPGA芯片包括三角波生成模块、驱动信号模块；

所述三角波生成模块用于接收主控制器发出的同步信号，生成与主控制器统一的时序信号，为所述从控制器FPGA的AD启动与读取模块、所述从控制器FPGA的异步通信发送模块、所述从控制器FPGA的异步通信接收模块以及驱动信号模块提供时序信号。

8.根据权利要求7所述的系统，其特征在于，

所述子模块控制器FPGA芯片还包括从控制器FPGA的AD启动与读取模块；

所述从控制器FPGA的AD启动与读取模块用于将模拟信号转换成数字信号传输给子模块控制器FPGA芯片或将子模块控制器FPGA芯片输出的数字信号转换为模拟信号输出。

9.根据权利要求7所述的系统，其特征在于，

所述子模块控制器FPGA芯片还包括从控制器FPGA的异步通信发送模块、从控制器FPGA的异步通信接收模块以及驱动信号模块；

所述从控制器FPGA的异步通信发送模块用于将从控制器FPGA的信号发送给主控制器FPGA的异步通信接受模块；

所述从控制器FPGA的异步通信接受模块用于接收来自主控制器FPGA发送的数据和AD转换模块上传的数据；

所述驱动信号模块用于将PWM驱动信号下发给变压器的功率开关管。

Images