CN202231606U - 应用于离子加速器治癌的数字电源同步系统 - Google Patents

Abstract

本实用新型涉及一种应用于离子治癌加速器等种拓扑类型的高精度数字电源脉冲运行同步系统。一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片，用于连接以太网的RJ45接口，将光信号转化为数字信号的光纤接收器，所述的FPGA芯片依次通过用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、网络变压器与所述的RJ45接口相连接，所述的FPGA芯片还依次通过数字隔离电路、单稳态多谐振荡器与光纤接收器相连接；FPGA芯片还与脉冲宽度调制信号输出通道模块相连接。本实用新型能实现离子治癌加速器二极铁、四极铁、六极铁等多种拓扑类型数字电源的脉冲波形触发和波形切换，以及离子治癌加速器数字电源系统中多台电源的同步启动。

Description

应用于离子加速器治癌的数字电源同步系统

技术领域

本实用新型涉及一种应用于离子治癌加速器等种拓扑类型的高精度数字电源脉冲运行同步系统。 

背景技术

离子治癌加速器依靠二极铁、四极铁等磁铁透镜实现对束流的控制，磁铁对电源的运行方式分为脉冲和直流两种。磁铁电源的脉冲运行要求电源能按照给定波形输出，并能在任意波形间切换；对于同一系统内的电源，要求不同电源间的脉冲启动时间在极小的误差范围内。一般的磁铁电源的控制系统无法满足磁铁电源脉冲运行的要求。 

发明内容

本实用新型针对现有技术存在的问题，提供了一种以FPGA（ Field－Programmable Gate Array ,即现场可编程门阵列）为硬件平台的、以Quartus II和Nios II为软件平台的搭建了以光纤及其连接器为信号载体的、以同步光纤组件模块为核心功能部件的、可以实现离子加速器治癌数字电源同步运行的可编程片上系统。本系统以离子治癌加速器数字电源为受控对象，由此实现离子治癌加速器数字电源在脉冲运行模式下的同步触发可靠的一种应用于离子加速器治癌的数字电源同步系统。 

为了实现上述目的，本实用新型专利采用以下技术方案：一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片，用于连接以太网的RJ45接口，将光信号转化为数字信号的光纤接收器，所述的FPGA芯片依次通过用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、网络变压器与所述的RJ45接口相连接，所述的FPGA芯片还依次通过数字隔离电路、单稳态多谐振荡器与光纤接收器相连接；FPGA芯片还与脉冲宽度调制信号输出通道模块相连接。 

进一步，PGA芯片还分别与同步静态随机存取存储器（SSRAM）、同步动态随机存储器（SDRAM）、JTAG协议模块、串行存贮器（EPCS）、FLASH模块相连接。 

进一步，所述的以太网芯片的地址线、数据线和读写控制引脚与FPGA芯片的一组IO管脚相连，其物理层引脚连接至所述的网络变压器。 

进一步，所述的FPGA芯片的型号为美国Altera公司的Cyclone II EP2C70。 

进一步，所述的FPGA芯片上设置有同步光纤组件模块、通用高精度数字调节器、以太网控制器，均通过Avalon总线与Nios II CPU相连接。 

进一步，所述的FPGA芯片上还包括有同步静态随机存取存储器（SSRAM）控制器、同步动态随机存储器（SDRAM）控制器、Flash控制器、定时器、边界扫描通用异步收发传输器（JTAG UART）、锁相环（PLL）、串行存贮器（EPCS）控制器通过Avalon总线与Nios II CPU相连接。 

进一步，所述的同步光纤组件模块包括同步事例表存储区、事例译码单元，事例译码单元将送入同步光纤组件模块的电信号按照幅度和频率进行译码并将译码发送至当前事例存储区进行存储；还包括有事例匹配单元，事例匹配单元将当前事例存储区与同步事例表存储区进行匹配，当前事例存储区中的事例与同步事例表中的任一事例相同，则由中断输出单元延时同步事例表中该事例对应的延时时间后向Nios II CPU输出一个中断信号。 

本实用新型的有益效果：能实现离子治癌加速器二极铁、四极铁、六极铁等多种拓扑类型数字电源的脉冲波形触发和波形切换，以及离子治癌加速器数字电源系统中多台电源的同步启动。 

附图说明：

图1为本实用新型硬件电路框图；

图2为本实用新型同步系统框图；

图3为实用新型同步光纤组件模块结构框图；

图4 为本实用新型以太网通信流程图；

图5为简化的H桥直流/脉冲开关电源拓扑结构。

具体实施方式：

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

实施例1：见图1、图2、图3所示，一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片1，用于连接以太网的RJ45接口2，将光信号转化为数字信号的光纤接收器3，所述的FPGA芯片1依次通过用以实现FPGA芯片1与远程计算机的网络通信的以太网芯片4、网络变压器5与所述的RJ45接口2相连接，所述的FPGA芯片1还依次通过数字隔离电路6、单稳态多谐振荡器7与光纤接收器3相连接。FPGA芯片1还分别与同步静态随机存取存储器（SSRAM）8、同步动态随机存储器（SDRAM）9、JTAG协议模块10、串行存贮器（EPCS）11、FLASH模块12相连接。所述的以太网芯片4的地址线、数据线和读写控制引脚与FPGA芯片1的一组IO管脚相连，其物理层引脚连接至所述的网络变压器。所述的FPGA芯片的型号为美国Altera公司的Cyclone II EP2C70；FPGA芯片1还与脉冲宽度调制信号输出通道模块13相连接。 

所述的FPGA芯片1上设置有同步光纤组件模块11、通用高精度数字调节器12、以太网控制器13，均通过Avalon总线14与Nios II CPU 15相连接。所述的FPGA芯片1上还包括有同步静态随机存取存储器（SSRAM）控制器16、同步动态随机存储器（SDRAM）控制器17、Flash控制器18、定时器19、边界扫描通用异步收发传输器（JTAG UART）20、锁相环（PLL）21、串行存贮器（EPCS）22控制器通过Avalon总线14与Nios II CPU 15相连接。 

所述的同步光纤组件模块11模块包括同步事例表存储区111、事例译码单元112，事例译码单元112将送入同步光纤组件模块11的电信号按照幅度和频率进行译码并将译码发送至当前事例存储区111进行存储；还包括有事例匹配单元113，事例匹配单元113将当前事例存储区114与同步事例表存储区111进行匹配，当前事例存储区114中的事例与同步事例表中的任一事例相同，则由中断输出单元115延时同步事例表中该事例对应的延时时间后向Nios II CPU输出一个中断信号。 

所述装置实现的一种应用于离子加速器治癌的数字电源的同步方法，整体工作流程是： 

（1）通用高精度数字调节器控制脉冲宽度调制脉冲宽度调制PWM信号输出通道保持脉冲宽度调制PWM信号占空比和相位不变，数字电源即保持最后一次给定的电流值；

（2）远程计算机由以太网（数据传输的一种方式，以此为例)下传同步事例表至FPGA芯片上的可编程片上系统，系统中Nios II CPU将同步事例表存至同步光纤组件模块的同步事例表存储区；

（3）当前同步事例信号由光纤接收器接收，同步光纤组件模块的事例译码单元进行译码并送入当前事例存储区；

（4）同步光纤组件模块匹配当前事例存储区与同步事例表存储区，如果匹配则同步光纤组件模块向Nios II CPU发出中断信号，此信号即为同步信号；

（5）触发一次脉冲波形输出需要两次同步信号，Nios II CPU接收到第一次同步信号时，会对原来存储的波形进行插值，准备下一个要触发的给定波形，此同步事例为插值波形事例；Nios II CPU接收到第二次同步信号时，会由通用高精度数字调节器按一定的时间间隔从刚刚准备好的给定波形中取数，计算脉冲宽度调制PWM信号输出的占空比和相位，后由脉冲宽度调制PWM信号输出通道输出送至数字电源，数字电源由此组脉冲宽度调制PWM信号输出相应的电流波形。

（6）重复以上过程则可实现脉冲波形的连续输出； 

（7）如果对于（5）中第一次收到同步信号时，要求插值的波形与前次输出不同，则实现了变脉冲波形输出。

应用于离子加速器治癌的数字电源同步系统，在实施方式上是一种基于FPGA硬件平台的可编程片上系统。可编程片上系统上的Nios CPU、各种控制器以及用户定制组件都位于FPGA上。可编程片上系统上的控制器可以控制硬件平台上与之相对应的器件。图2为本实用新型同步系统框图，应用于离子加速器治癌的数字电源同步系统中以太网控制器、同步光纤组件模块、通用高精度数字调节器、Flash控制器、SDRAM控制器、SSRAM控制器、定时器、JTAG UART、PLL、EPCS控制器通过Avalon总线与Nios II CPU相接。Avalon总线是一种协议较为简单的片内总线，Nios II CPU通过Avalon总线与外界进行数据交换。构建图1中的同步系统时使用的软件是Quartus II集成开发环境的SOPC Build工具。对此可编程片上系统进行上层软件的编写使用的软件是Nios II集成开发环境。本同步系统中，Nios II CPU通过以太网控制器来控制FPGA硬件平台上以太网芯片；Nios II CPU通过Flash控制器、SDRAM控制器、SSRAM控制器分别控制FPGA硬件平台上Flash、SDRAM、SSRAM三种存储器件；定时器作为在可编程片上系统上移植嵌入式操作系统的系统时钟；JTAG UART为同步系统的调试接口；PLL为时钟锁相环，分频出的时钟通过Avalon总线提供给Nios II CPU以及其他组件；EPCS控制器用来控制FPGA硬件平台上的EPCS器件；同步光纤组件模块为硬件描述性语言描述的IP核，Nios II CPU通过它对光纤同步事例码进行解析与匹配；通用高精度数字调节器为硬件描述性语言描述的IP核,计算并控制PWM信号输出通道输出一定占空比的PWM信号，此信号送至数字电源，控制IGBT的开通和关断，使电源输出给定的电流值。 

      应用于离子加速器治癌的数字电源同步系统所使用的硬件平台是Altera Cyclone II EP2C70 FPGA数字电路板，采用多层印制板结构，Altera Cyclone II EP2C70是核心器件，硬件电路中采用了高速数字隔离器件，具有良好的抗干扰能力。请参考图1，Altera Cyclone II EP2C70 FPGA数字电路板中Flash、SDRAM、SSRAM、JTAG、EPCS与EP2C70的IO管脚相连；太网芯片的地址线、数据线和读写控制引脚与EP2C70的一组IO管脚相连，其物理层相关引脚连接至网络变压器，隔离后连接到RJ45接口；光纤接收器连接至单稳态多谐振荡器，经过数字隔离电路后与EP2C70的IO管脚相连；PWM信号输出通道是由EP2C70的IO管脚经过数字隔离放大电路后送至数字电源的IGBT门极。上述EP2C70 FPGA数字电路板中，Flash作为非易失存储器件存放基于可编程片上系统编写的上层软件程序；SDRAM、SSRAM作为上层软件程序运行时的内存单元；JTAG为系统的调试接口；EPCS用来存放EP2C70 FPGA的硬件配置信息；以太网芯片用以实现EP2C70 FPGA与远程计算机的网络通信；光纤接收器用以接收光纤信号，并由硬件完成光电转换，将转换后的电信号送入EP2C70 FPGA管脚；PWM信号输出通道通过输出一定占空比的PWM信号控制IGBT的开通和关断，使电源输出给定的电流值。 

应用于离子加速器治癌的数字电源同步系统所使用控制对象是基于H桥拓扑结构的数字电源。图5为简化的H桥直流/脉冲开关电源拓扑结构。在实际数字电源中，可有多种拓扑结构，例如多H桥串并结构，在此仅以简化结构为例，解释同步系统控制数字电源同步输出的原理。请参考图3，V1、V2、V3、V4分别为H桥4个桥臂上的IGBT，EP2C70上的可编程片上系统中的通用高精度数字调节器通过给定电流计算得出各路脉冲宽度调制PWM信号的占空比和相位，由FPGA管脚输出脉冲宽度调制PWM信号，经由FPGA数字电路板上的PWM信号输出通道隔离放大后，送至数字电源的V1、V2、V3、V4，由此数字电源输出给定电流。 

    在应用于离子加速器治癌的数字电源同步系统中，同步信号的获得是采取当前同步事例与同步事例表进行匹配的方式。其中当前同步事例以光纤及其连接器为信号载体，由同步光纤组件模块解析获得；同步事例表是格式固定的一组数据，其来源可以来自多种途径，例如可在SOPC中系统增加UART控制器，在硬件中串行通信设备，便通过串行通信的方式往系统中下传同步事例表。为了提高通信速率，在一种实施方式中，同步事例表的下传选取的是以太网通信的方式。 

      在EP2C70 FPGA数字电路板上完成了可编程片上系统的配置后，使用Nios II集成开发环境中移植uC/OS II操作系统和Nichestack TCP/IP协议栈，用简单套接字建立服务器-客户端的连接，实现网络通信。uC/OS II是一种可移植的、可裁剪的、抢占式的、实时多任务操作系统内核。 NicheStack TCP/IP协议栈，它是小型TCP/IP网络堆栈，通过标准套接字API提供IP、TCP、UDP、DHCP、ICMP和ARP协议，在本系统中仅使用了TCP/IP协议。如图4，系统完成一次网络通信的流程：同步系统在本地建立套接字（socket）后，主动连接（connect）至远程计算机，待连接成功后接收从远程计算机下传的数据，经过上层软件程序解析数据包后，从中提取同步事例表数据，后向远程计算机发送应答数据。 

如图3，同步光纤组件模块包括同步事例表存储区、事例译码单元、当前事例存储区、事例匹配单元以及中断输出单元。同步光纤组件模块中的同步事例表存储区中的事例表数据由图4中远程计算机下传的数据，经过上层软件程序解析数据包后得到。同步光纤组件模块中送入事例译码单元的信号来自光纤接收器接收的光纤信号由硬件完成光电转换后送入EP2C70 FPGA管脚的电信号。同步事例表区的表结构如下表所示： 

表1：同步事例表区的表结构

序号	数据
		1	事例1
2	事例1延时时钟数
		3	事例2
4	事例2延时时钟数
		5	…
6	事例n
		7	事例n延时时钟数
9	延时的单位时间

上表中，每个事例为32位二进制数；事例延时时钟数表示同步系统接收到该事例时，应该延时响应的时钟数，延时时钟数数据格式为32位无符号整形，延时的单位时间乘以事例的延时时钟数，则为该事例的实际延时时间，即收到该事例发出同步信号的延时时间。

    同步光纤组件模块的工作原理是：事例译码单元对送入同步光纤组件模块的电信号按照幅度和频率译码出一串32位的0-1二进制码，后将其送入当前事例存储区存储，事例匹配单元将当前事例存储区与同步事例表存储区进行匹配，如果当前事例存储区中的事例与同步事例表中的任一事例相同，则由中断输出单元延时同步事例表中该事例对应的延时时间后向Nios II CPU输出一个中断信号，Nios II CPU通过这个中断信号完成有益效果中提及的数字电源的脉冲波形触发和波形切换以及离子治癌加速器数字电源系统中多台电源的同步启动。 

在同步事例表中，事例可分为插值波形与触发波形两类，在同步事例表中插值波形与触发波形交替出现。数字电源波形触发的原理是：当数字电源接收并匹配到插值波形事例时，系统根据同步光纤给出的中断信号，做好下一个触发波形的插值准备；当数字电源接收并匹配到触发波形事例时，系统根据同步光纤给出的中断信号，开始触发波形。波形切换的原理是：在脉冲波形触发后，数字电源接收到插值波形事例，与前次插值波形事例的波形号可以不同，系统根据同步光纤给出的中断信号做好波形插值，下一个触发事例到来时，数字电源便会切换为输出另一个波形。 

如上所述，数字电源的同步依赖的是同步光纤组件模块给出中断信号的时刻，若多台电源的同步系统给出中断信号的时刻相同，则多台电源在这一时刻同时触发波形。若某些电源之间因为结构的差异启动有所延迟，则可以根据同步事例表中的事例延时时钟数微调系统给出中断信号的时间，使电源之间的触发时刻一致，由此实现多台电源间的同步。 

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。 

Claims (7)

1.一种应用于离子加速器治癌的数字电源同步系统，包括FPGA芯片，用于连接以太网的RJ45接口，将光信号转化为数字信号的光纤接收器，其特征在于，所述的FPGA芯片依次通过用以实现FPGA芯片与远程计算机的网络通信的以太网芯片、网络变压器与所述的RJ45接口相连接，所述的FPGA芯片还依次通过数字隔离电路、单稳态多谐振荡器与光纤接收器相连接；FPGA芯片还与脉冲宽度调制信号输出通道模块相连接。

2.如权利要求1所述的应用于离子加速器治癌的数字电源同步系统，其特征在于，所述的FPGA芯片还分别与同步静态随机存取存储器、同步动态随机存储器、JTAG协议模块、串行存贮器、FLASH模块相连接。

3.如权利要求1所述的应用于离子加速器治癌的数字电源同步系统，其特征在于，所述的以太网芯片的地址线、数据线和读写控制引脚与FPGA芯片的一组IO管脚相连，其物理层引脚连接至所述的网络变压器。

4.如权利要求1至3任一所述的应用于离子加速器治癌的数字电源同步系统，其特征在于，所述的FPGA芯片的型号为美国Altera公司的Cyclone II EP2C70。

5.如权利要求1至3任一所述的应用于离子加速器治癌的数字电源同步系统，其特征在于，所述的FPGA芯片上设置有同步光纤组件模块模块、通用高精度数字调节器、以太网控制器，均通过Avalon总线与Nios II CPU相连接。

6.如权利要求5所述的应用于离子加速器治癌的数字电源同步系统，其特征在于，所述的FPGA芯片上还包括有同步静态随机存取存储器控制器、同步动态随机存储器控制器、Flash控制器、定时器、边界扫描通用异步收发传输器、锁相环、串行存贮器控制器通过Avalon总线与Nios II CPU相连接。

7.如权利要求5所述的应用于离子加速器治癌的数字电源同步系统，其特征在于，所述的同步光纤组件模块包括同步事例表存储区、事例译码单元，事例译码单元将送入同步光纤组件模块的电信号按照幅度和频率进行译码并将译码发送至当前事例存储区进行存储；还包括有事例匹配单元，事例匹配单元将当前事例存储区与同步事例表存储区进行匹配，当前事例存储区中的事例与同步事例表中的任一事例相同，则由中断输出单元延时同步事例表中该事例对应的延时时间后向Nios II CPU输出一个中断信号。

Images