JP2014241675A - 電源の制御回路、電源装置及び電源の制御方法 - Google Patents

Abstract

【課題】負荷の急変に対する特性を向上すること。【解決手段】参照電圧生成回路２１は、基準電圧ＶＲ１から所定の割合で変化する参照電圧ＶＳ１を生成する。比較器２３は、参照電圧ＶＳ１と出力電圧Ｖｏを互いに比較する。参照電圧生成回路２５は、基準電圧ＶＲ２から所定の割合で変化する参照電圧ＶＳ２を生成する。比較器２６は、参照電圧ＶＳ２と出力電圧Ｖｏを互いに比較する。駆動信号生成回路２４は、入力電圧Ｖｉが供給されるトランジスタＴ１を、比較器２３の出力信号ＳＣ１に応じてオンし、比較器２６の出力信号ＳＣ２に応じてオフする。【選択図】図１

Description

電源の制御回路、電源装置及び電源の制御方法に関する。

電子機器は、負荷に電力を供給するスイッチング電源を有している。スイッチング電源は、例えば直流の入力電圧を直流の出力電圧に変換するＤＣ−ＤＣコンバータである。コンパレータ方式のＤＣ−ＤＣコンバータは、コンパレータにて出力電圧を参照電圧と比較した、入力電圧が供給されるスイッチ回路のオン時間を調整することにより、所定の出力電圧を生成する（例えば、特許文献１，２参照）。

特開２０１１−１８２５３３号公報 特開２０１２−１３９０２３号公報

コンパレータ方式のＤＣ−ＤＣコンバータにおいて、負荷における電流の変化に対する特性の向上が求められる。

本発明の一観点によれば、入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路であって、第１基準電圧に第１傾斜を有する電圧を加算して第１参照電圧を生成する第１電圧生成回路と、前記出力電圧と前記第１参照電圧とを比較する第１比較器と、第２基準電圧から第２傾斜を有する電圧を減算して第２参照電圧を生成する第２電圧生成回路と、前記出力電圧と前記第２参照電圧とを比較する第２比較器と、前記第１比較器の出力信号に応じて、前記スイッチ回路をオンし、前記第２比較器の出力に応じて、前記スイッチ回路)をオフする制御部とを有する。

本発明の一観点によれば、負荷における電流の変換に対する特性の向上を図ることができる。

第一実施形態のＤＣ−ＤＣコンバータの回路図である。 ＤＣ−ＤＣコンバータの動作波形図である。 負荷変動時の波形図である。 比較例のＤＣ−ＤＣコンバータの回路図である。 （ａ）は実施形態の動作波形図、（ｂ）は比較例の動作波形図である。 （ａ）は実施形態のシミュレーション結果を示す波形図、（ｂ）は比較例のシミュレーション結果を示す波形図である。 第二実施形態のＤＣ−ＤＣコンバータの回路図である。 ＤＣ−ＤＣコンバータの動作波形図である。 比較例のＤＣ−ＤＣコンバータの回路図である。 （ａ）は実施形態の動作波形図、（ｂ）は比較例の動作波形図である。 第三実施形態のＤＣ−ＤＣコンバータの回路図である。 ＤＣ−ＤＣコンバータの動作波形図である。 負荷変動時の動作波形図である。 比較例のＤＣ−ＤＣコンバータの回路図である。 （ａ）は実施形態の動作波形図、（ｂ）は比較例の動作波形図である。 第四実施形態のＤＣ−ＤＣコンバータの回路図である。 ＤＣ−ＤＣコンバータの動作波形図である。 比較例のＤＣ−ＤＣコンバータの回路図である。 （ａ）は実施形態の動作波形図、（ｂ）は比較例の動作波形図である。 電子機器を示す概略構成図である。

（第一実施形態）
以下、第一実施形態を説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成する。この出力電圧Ｖｏは、ＤＣ−ＤＣコンバータ１が接続された負荷２に供給される。

ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏを生成する変換回路１１と、変換回路１１を制御する制御回路１２を有している。
変換回路１１は、トランジスタＴ１，Ｔ２、インダクタＬ１、コンデンサＣ１を有している。トランジスタＴ１は例えばＰチャネルＭＯＳトランジスタであり、トランジスタＴ２は例えばＮチャネルＭＯＳトランジスタである。

トランジスタＴ１の第１端子（ソース端子）は入力電圧Ｖｉを供給する配線（以下、配線Ｖｉ）に接続されている。トランジスタＴ１のドレイン端子はトランジスタＴ２のドレイン端子に接続されている。トランジスタＴ２のソース端子は低電位電圧ＶＳＳを供給する配線（以下、配線ＶＳＳ）に接続されている。低電位電圧ＶＳＳは例えば０Ｖ（ゼロボルト）である。トランジスタＴ１のゲート端子には制御回路１２から制御信号ＤＨが供給される。トランジスタＴ１は、制御信号ＤＨに応答してオンオフする。トランジスタＴ２のゲート端子には制御回路１２から制御信号ＤＬが供給される。トランジスタＴ２は、制御信号ＤＬに応答してオンオフする。

トランジスタＴ１とトランジスタＴ２の間のノードＬＸはインダクタＬ１の第１端子に接続され、インダクタＬ１の第２端子はコンデンサＣ１の第１端子に接続されている。コンデンサＣ１の第２端子は配線ＶＳＳに接続されている。インダクタＬ１とコンデンサＣ１の間の出力ノードＮｏは、負荷２に接続されている。なお、図１において、インダクタＬ１に直列に接続された抵抗は、インダクタＬ１に含まれる直流抵抗ＤＣＲである。また、コンデンサＣ１に直列に接続された抵抗は、コンデンサＣ１の等価直列抵抗ＥＳＲである。

制御回路１２は、出力電圧Ｖｏに基づいて、メイン側のトランジスタＴ１に供給する制御信号ＤＨのパルス幅を制御する。また、制御回路１２は、制御信号ＤＨに応じて、同期側のトランジスタＴ２に供給する制御信号ＤＬを制御する。

制御回路１２は、参照電圧生成回路２１、リセット信号生成回路２２、比較器（コンパレータ）２３、駆動信号生成回路２４、基準電源Ｅ１，Ｅ２を有している。リセット信号生成回路２２は、参照電圧生成回路２５、比較器２６、ワンショット回路２７を有している。駆動信号生成回路２４は、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２８、駆動回路２９を有している。駆動信号生成回路２４は制御部の一例である。

基準電源Ｅ１の第１端子（プラス端子）は参照電圧生成回路２５に接続され、第２端子（マイナス端子）は配線ＶＳＳに接続されている。基準電源Ｅ１は、第１端子と第２端子の間の電位差を低電位電圧ＶＳＳに加算し、低電位電圧ＶＳＳより高い基準電圧ＶＲ１を生成する。基準電圧ＶＲ１の電圧値は、例えば出力電圧Ｖｏの目標値に応じて設定される。基準電源Ｅ１の第１端子（プラス端子）は、基準電源Ｅ２の第２端子（マイナス端子）に接続されている。基準電源Ｅ２の第１端子（プラス端子）はリセット信号生成回路２２の参照電圧生成回路２５に接続されている。基準電源Ｅ２は、基準電圧ＶＲ１に電圧Ｖｐを加算し、基準電圧ＶＲ１より高い基準電圧ＶＲ２（＝ＶＲ１＋Ｖｐ）を生成する。

参照電圧生成回路２１は、基準電圧ＶＲ１に基づいて参照電圧ＶＳ１を生成する。例えば、参照電圧生成回路２１は、基準電圧ＶＲ１に、所定の割合で変化する、つまり第１傾斜を有する電圧を加算して参照電圧ＶＳ１を生成する。参照電圧ＶＳ１は第１参照電圧の一例である。参照電圧生成回路２１は第１電圧生成回路の一例である。参照電圧ＶＳ１は、比較器２３の非反転入力端子に供給される。基準電圧ＶＲ１に加算する電圧の傾斜は第１傾斜の一例である。

比較器２３の反転入力端子には、出力電圧Ｖｏが供給される。比較器２３は、出力電圧Ｖｏと参照電圧ＶＳ１を互いに大小比較した結果に応じた信号ＳＣ１を出力する。例えば、比較器２３は、出力電圧Ｖｏが参照電圧ＶＳ１より高いときに第１のレベル（例えばＬレベル）の信号ＳＣ１を生成するまた、比較器２３は、出力電圧Ｖｏが参照電圧ＶＳ１より低いときに第２のレベル（例えばＨレベル）の出力信号ＳＣ１を生成する。比較器２３は第１比較器の一例である。出力信号ＳＣ１は、ＲＳ−ＦＦ回路２８のセット端子Ｓに供給される。

参照電圧生成回路２５は、基準電圧ＶＲ２とワンショット回路２７にて生成されるリセット信号ＳＲ１に基づいて参照電圧ＶＳ２を生成する。例えば、参照電圧生成回路２５は、基準電圧ＶＲ２に、所定の割合で変化する、つまり所定の傾斜を有する電圧を減算して参照電圧ＶＳ２を生成する。参照電圧ＶＳ２は第２参照電圧の一例である。参照電圧生成回路２５は第２電圧生成回路の一例である。参照電圧ＶＳ２は、比較器２６の反転入力端子に供給される。基準電圧ＶＲ２から減算する電圧の傾斜は第２傾斜の一例である。

比較器２６の非反転入力端子には、出力電圧Ｖｏが供給される。比較器２６は、出力電圧Ｖｏと参照電圧ＶＳ２を互いに大小比較した結果に応じた信号ＳＣ２を出力する。例えば、比較器２６は、出力電圧Ｖｏが参照電圧ＶＳ２より低いときに第１のレベル（例えばＬレベル）の信号ＳＣ２を生成する。また、比較器２６は、出力電圧Ｖｏが参照電圧ＶＳ２より高いときに第２のレベル（例えばＨレベル）の出力信号ＳＣ２を生成する。比較器２６は第２比較器の一例である。出力信号ＳＣ２は、ワンショット回路２７に供給される。

ワンショット回路２７は、Ｈレベルの信号ＳＣ２に基づいて、その信号の立ち上がりエッジのタイミングからＨレベルのパルス幅を所定値としたリセット信号ＳＲ１を出力する。リセット信号ＳＲ１は、ＲＳ−ＦＦ回路２８のリセット端子Ｒと、参照電圧生成回路２５に供給される。

ＲＳ−ＦＦ回路２８のセット端子Ｓには比較器２３の出力信号ＳＣ１が供給され、ＲＳ−ＦＦ回路２８のリセット端子Ｒにはリセット信号生成回路２２からリセット信号ＳＲ１が供給される。ＲＳ−ＦＦ回路２８は、Ｈレベルの信号ＳＣ１に応答して、Ｈレベルの制御信号ＳＧ１を出力端子Ｑから出力し、Ｌレベルの制御信号ＳＧ２を反転出力端子ＸＱから出力する。また、ＲＳ−ＦＦ回路２８は、Ｈレベルのリセット信号ＳＲ１に応答して、Ｌレベルの制御信号ＳＧ１とＨレベルの制御信号ＳＧ２を出力する。

駆動回路２９は、ＲＳ−ＦＦ回路２８からの制御信号ＳＧ１，ＳＧ２に基づいて制御信号ＤＨ，ＤＬを生成する。例えば、駆動回路２９は、Ｈレベルの制御信号ＳＧ１及びＬレベルの制御信号ＳＧ２に応答して、Ｌレベルの制御信号ＤＨ，ＤＬを生成する。また、駆動回路２９は、Ｌレベルの制御信号ＳＧ１及びＨレベルの制御信号ＳＧ２に応答して、Ｈレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオフする。同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする。

参照電圧生成回路２１は、定電流源３１、コンデンサＣ１１、スイッチ回路ＳＷ１を有している。
定電流源３１の第１端子は配線Ｖｉに接続され、定電流源３１の第２端子はコンデンサＣ１１の第１端子に接続されている。コンデンサＣ１１の第２端子には基準電圧ＶＲ１が供給される。コンデンサＣ１１には、スイッチ回路ＳＷ１が並列に接続されている。スイッチ回路ＳＷ１は、例えば例えばＰチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ１にはＲＳ−ＦＦ回路２８から出力される制御信号ＳＧ２が供給される。スイッチ回路ＳＷ１は、制御信号ＳＧ２に応答してオンオフする。スイッチ回路ＳＷ１は第２スイッチの一例である。

コンデンサＣ１１と定電流源３１の間のノードＮ１１は、比較器２３の非反転入力端子に接続されている。ノードＮ１１の電位は参照電圧ＶＳ１である。
スイッチ回路ＳＷ１は、Ｌレベルの制御信号ＳＧ２に応答してオンし、コンデンサＣ１１の両端子間を短絡する。したがって、コンデンサＣ１１の第１端子に接続されたノードＮ１１の電位は、基準電圧ＶＲ１と等しくなる。したがって、参照電圧生成回路２１は、基準電圧ＶＲ１と等しい参照電圧ＶＳ１を出力する。

スイッチ回路ＳＷ１は、Ｈレベルの制御信号ＳＧ２に応答してオフする。定電流源３１は、入力電圧Ｖｉの配線からコンデンサＣ１１に向って一定の電流Ｉｓを流す。コンデンサＣ１１の第１端子に接続されたノードＮ１１の電位は、定電流源３１に流れる電流Ｉｓに応じて上昇する。したがって、ノードＮ１１の電位は、基準電圧ＶＲ１に、コンデンサＣ１１の両端子間の電位差を重畳した電位となる。

したがって、参照電圧ＶＳ１は、制御信号ＳＧ２に応答してスイッチ回路ＳＷ１がオンしている間、基準電圧ＶＲ１と等しくなる。そして、参照電圧ＶＳ１は、制御信号ＳＧ２に応答してスイッチ回路ＳＷ１がオフすると、基準電圧ＶＲ１から所定の割合（傾斜）にて変化（上昇）する。参照電圧ＶＳ１は、基準電圧ＶＲ１に対して、所定の傾斜にて上昇するスロープを付加した電圧である。このように、参照電圧生成回路２１は、制御信号ＳＧ２に基づいて、基準電圧ＶＲ１を所定の割合で変化させて参照電圧ＶＳ１を生成する。

参照電圧生成回路２５は、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）３２、スイッチ回路ＳＷ２、コンデンサＣ１２、定電流源３３を有している。
基準電圧ＶＲ２はコンデンサＣ１２の第１端子に供給される。コンデンサＣ１２の第２端子は定電流源３３の第１端子に接続され、定電流源３３の第２端子は配線ＶＳＳに接続されている。コンデンサＣ１２と定電流源３３の間のノードＮ１２は、比較器２６の反転入力端子に接続されている。コンデンサＣ１２にはスイッチ回路ＳＷ２が並列に接続されている。スイッチ回路ＳＷ２は、例えばＮチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ２には、ＲＳ−ＦＦ回路３２の出力信号Ｓ１１が供給される。スイッチ回路ＳＷ２は、出力信号Ｓ１１に応答してオンオフする。スイッチ回路ＳＷ２は第１スイッチの一例である。

ＲＳ−ＦＦ回路３２のセット端子Ｓにはリセット信号ＳＲ１が供給される。ＲＳ−ＦＦ回路３２のリセット端子Ｒにはクロック信号ＣＬＫが供給される。クロック信号ＣＬＫは、ＤＣ−ＤＣコンバータ１に含まれる発振回路、又はＤＣ−ＤＣコンバータ１を含む半導体装置の発振回路から供給される。ＲＳ−ＦＦ回路３２は、出力端子Ｑから信号Ｓ１１を出力する。例えば、ＲＳ−ＦＦ回路３２は、Ｈレベルのリセット信号ＳＲ１に応答してＨレベルの信号Ｓ１１を出力し、Ｈレベルのクロック信号ＣＬＫに応答してＬレベルの信号Ｓ１１を出力する。

スイッチ回路ＳＷ２は、Ｈレベルの信号Ｓ１１に応答してオンし、コンデンサＣ１２の両端子間を短絡する。したがって、コンデンサＣ１２の第２端子に接続されたノードＮ１２の電位は、基準電圧ＶＲ２と等しくなる。したがって、参照電圧生成回路２５は、基準電圧ＶＲ２と等しい参照電圧ＶＳ２を出力する。

スイッチ回路ＳＷ２は、Ｌレベルの信号Ｓ１１に応答してオフする。定電流源３３は、コンデンサＣ１２から低電位電圧ＶＳＳの配線に向って一定の電流Ｉｐを流す。コンデンサＣ１２の第２端子に接続されたノードＮ１２の電位は、定電流源３３に流れる電流Ｉｐに応じて下降する。したがって、ノードＮ１２の電位は、基準電圧ＶＲ２に、コンデンサＣ１２の両端子間の電位差を重畳した電位となる。そして、このノードＮ１２における電位は参照電圧ＶＳ２である。

したがって、参照電圧ＶＳ２は、リセット信号ＳＲ１に基づいてスイッチ回路ＳＷ２がオンしている間、一定の基準電圧ＶＲ２と等しくなる。そして、参照電圧ＶＳ２は、クロック信号ＣＬＫに基づいてスイッチ回路ＳＷ１がオフすると、基準電圧ＶＲ２から所定の割合（傾斜）にて変化（下降）する。参照電圧ＶＳ２は、基準電圧ＶＲ２に対して、所定の傾斜にて下降するスロープを付加した電圧である。参照電圧ＶＳ２の傾きは、コンデンサＣ１２の容量値と、定電流源３３に流れる電流Ｉｐに基づく。このように、参照電圧生成回路２５は、リセット信号ＳＲ１とクロック信号ＣＬＫに基づいて、基準電圧ＶＲ２を所定の割合で変化させて参照電圧ＶＳ２を生成する。

上記のように、参照電圧生成回路２５は、クロック信号ＣＬＫに応じたタイミングで、基準電圧ＶＲ２から所定の割合で低下し、リセット信号ＳＲ１に応じたタイミングで基準電圧ＶＲ２となる参照電圧ＶＳ２を生成する。比較器２６は、出力電圧Ｖｏを参照電圧ＶＳ２と比較して出力信号ＳＣ２を出力する。ワンショット回路２７は、出力信号ＳＣ２に基づいてリセット信号ＳＲ１を出力する。

出力電圧Ｖｏが基準電圧ＶＲ２より低いとき、リセット信号ＳＲ１の立ち上がりタイミング（Ｈレベルのリセット信号ＳＲ１が出力されるタイミング）は、参照電圧ＶＳ２の傾きと、出力電圧Ｖｏと基準電圧ＶＲ２の電位差に基づく。そして、参照電圧ＶＳ２は、クロック信号ＣＬＫに基づくタイミングで、基準電圧ＶＲ２から低下する。したがって、リセット信号生成回路２２は、クロック信号ＣＬＫと位相が異なるリセット信号ＳＲ１を生成する。クロック信号ＣＬＫとリセット信号ＳＲ１の間の位相差は、出力電圧Ｖｏに応じて変化する。つまり、リセット信号生成回路２２は、クロック信号ＣＬＫに対して、出力電圧Ｖｏに応じた位相差のリセット信号ＳＲ１を生成する。

次に、図２にしたがって、上記ＤＣ−ＤＣコンバータ１の動作を簡単に説明する。なお、図２は、説明を簡潔にするため、波形を縦軸方向及び横軸方向に適宜拡大，縮小して示している。

Ｈレベルのクロック信号ＣＬＫに基づいて参照電圧ＶＳ２は所定の割合で下降する。そして、参照電圧ＶＳ２が出力電圧Ｖｏより低くなると、Ｈレベルのリセット信号ＳＲ１が生成される。Ｈレベルのリセット信号ＳＲ１に基づいて生成されるＨレベルの制御信号ＤＨ，ＤＬにより図１に示すトランジスタＴ１がオフし、トランジスタＴ２がオンする。オンしたトランジスタＴ２によりノードＬＸは低電位電圧ＶＳＳレベルとなり、コイル電流ＩＬＸが減少する。

次に、Ｈレベルのリセット信号ＳＲ１に基づいて図１に示すＲＳ−ＦＦ回路２８から出力されるＨレベルの制御信号ＳＧ２に基づいて参照電圧ＶＳ１は所定の割合で上昇する。そして、参照電圧ＶＳ１が出力電圧Ｖｏより高くなると、Ｈレベルのセット信号ＳＣ１が生成される。Ｈレベルのセット信号ＳＣ１に基づいて生成されるＬレベルの制御信号ＤＨ，ＤＬにより図１に示すトランジスタＴ１がオンし、トランジスタＴ２がオフする。オンしたトランジスタＴ１によりノードＬＸは入力電圧Ｖｉレベルとなり、コイル電流ＩＬＸが増加する。

トランジスタＴ１は、Ｈレベルのリセット信号ＳＲ１に基づいて生成されるＨレベルの制御信号ＤＨによりオフし、Ｈレベルの出力信号ＳＣ１に基づいて生成されるＬレベルの制御信号ＤＨによりオンする。したがって、トランジスタＴ１は、Ｈレベルの出力信号ＳＣ１からＨレベルのリセット信号ＳＲ１までの間オンする。この期間をオン期間（Ｔｏｎ）とする。また、トランジスタＴ１は、Ｈレベルのリセット信号ＳＲ１からＨレベルの出力信号ＳＣ１までの間オフする。この期間をオフ期間（Ｔｏｆｆ）とする。

出力電圧Ｖｏが上昇すると、出力信号ＳＣ１の出力タイミングが遅くなり、リセット信号ＳＲ１の出力タイミングが早くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが短くなり、出力電圧Ｖｏが低下する。出力電圧Ｖｏが下降すると、出力信号ＳＣ１の出力タイミングが早くなり、リセット信号ＳＲ１の出力タイミングが遅くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが長くなり、出力電圧Ｖｏが上昇する。したがって、出力電圧Ｖｏの高低に応じてトランジスタＴ１のオン時間（Ｔｏｎ）が調整され、出力電圧Ｖｏが安定する。

図１に示すリセット信号生成回路２２は、クロック信号ＣＬＫに対して、コンデンサＣ１２の容量値Ｃｐ、定電流源３３の電流Ｉｐ、出力電圧Ｖｏ、基準電圧ＶＲ１，ＶＲ２に応じた位相差のリセット信号ＳＲ１を生成する。

参照電圧ＶＳ１の変化量（リップル）が十分に小さいとした場合、出力電圧Ｖｏは基準電圧ＶＲ１とほぼ等しくなる（Ｖｏ≒ＶＲ１）。
リセット信号ＳＲ１は、基準電圧ＶＲ２から所定の割合で変化（減少）する参照電圧ＶＳ２と、出力電圧Ｖｏを互いに比較した結果に応じて生成される。この参照電圧ＶＳ１は、コンデンサＣ１２に蓄積した電荷を、定電流源３３に流れる電流Ｉｐに応じて低電位電圧ＶＳＳの配線に向って放電することにより得られる。従って、リセット信号ＳＲ１の発生タイミングは、基準電圧ＶＲ２と出力電圧Ｖｏの差電圧ΔＶｏｒ、コンデンサＣ１２の容量値Ｃｐ、電流Ｉｐの値に応じてきまる。クロック信号ＣＬＫに対するリセット信号ＳＲ１の位相遅れＴｐは、
Ｔｐ＝Ｉｐ／（Ｃｐ＊ΔＶｏｒ）
となる。

出力電圧Ｖｏが基準電圧ＶＲ１とほぼ等しいとき、クロック信号ＣＬＫに対するリセット信号ＳＲ１の遅延時間は、基準電圧ＶＲ１と基準電圧ＶＲ２の電位差、コンデンサＣ１２の容量値、定電流源３３における電流Ｉｐに応じた値となる。基準電圧ＶＲ１と基準電圧ＶＲ２の電位差は、基準電源Ｅ２における順方向電圧Ｖｐと等しい。このとき、クロック信号ＣＬＫに対するパルス信号（リセット信号ＳＲ１）の位相の遅れＴｐは、コンデンサＣ１２の容量値Ｃｐと、定電流源３３の電流Ｉｐに応じて、
Ｔｐ≒Ｉｐ／（Ｃｐ＊Ｖｐ）
となる。

ここで、基準電圧ＶＲ２の電圧値（基準電源Ｅ２の順方向電圧Ｖｐ）、コンデンサＣ１２の容量値Ｃｐ、定電流源３３の電流Ｉｐは、位相遅れＴｐをクロック信号ＣＬＫの周期Ｔｃｌｋよりも小さくなる（Ｔｐ＜Ｔｃｌｋ）ように設定される。

例えば、出力電圧Ｖｏが基準電圧ＶＲ１とほぼ等しいときに、コンデンサＣ１２と定電流源３３の間のノードＮ１２の電位は、スイッチ回路ＳＷ２をオンすることにより、出力電圧Ｖｏ（≒ＶＲ１）から基準電圧ＶＲ２まで上昇する。このように、スイッチ回路ＳＷ２をオンしてからコンデンサＣ１１の２つの電極の電位を互いに等しくするまでに要する時間をＴｄ２とする。電圧Ｖｐ，容量値Ｃｐ，電流量Ｉｐは、位相遅延量Ｔｐをクロック信号ＣＬＫの周期Ｔｃｌｋと時間Ｔｄ２の差とほぼ等しくする（Ｔｐ＝Ｔｃｌｋ−Ｔｄ２）ように設定することが好ましい。

負荷２における負荷電流Ｉｏが変化しない定常動作時において、出力電圧Ｖｏは安定している。したがって、メイン側のトランジスタＴ１は、リセット信号ＳＲ１に応じてオフされる。リセット信号生成回路２２は、基準電圧ＶＲ２を所定の割合で変化させて生成した参照電圧ＶＳ２と、出力電圧Ｖｏを比較してリセット信号ＳＲ１を生成する。したがって、出力電圧Ｖｏが安定しているとき、クロック信号ＣＬＫの各パルスに対して、リセット信号ＳＲ１の各パルスの遅延時間は、各クロック信号ＣＬＫのサイクルに対して変化しない。したがって、定常動作時におけるリセット信号ＳＲ１の周期は、クロック信号ＣＬＫの周期と等しい。つまり、定常動作時におけるトランジスタＴ１のスイッチング周期（ＤＣ−ＤＣコンバータ１の発振周波数）は、クロック信号ＣＬＫの周期と等しい。

リセット信号ＳＲ１は、出力電圧Ｖｏと参照電圧ＶＳ２を互いに比較した結果に応じて生成される。参照電圧ＶＳ２は、基準電圧ＶＲ２から所定の割合で低下する。したがって、リセット信号ＳＲ１の位相遅延量Ｔｐは、出力電圧Ｖｏに応じて変化する。例えば、出力電圧Ｖｏが低下すると位相遅延量Ｔｐは大きくなり、出力電圧Ｖｏが上昇すると位相遅延量Ｔｐは小さくなる。

次に、図４にしたがって、比較例のＤＣ−ＤＣコンバータ１００を説明する。
なお、比較例の回路について、上記実施形態と同様の部材については同じ符号を付し、説明を省略する。

ＤＣ−ＤＣコンバータ１００の制御回路１０２に含まれるＲＳ−ＦＦ回路２８のリセット端子Ｒにはクロック信号ＣＫｂが供給される。ＲＳ−ＦＦ回路２８は、Ｈレベルのクロック信号ＣＫｂに応答してＬレベルの制御信号ＳＧ１とＨレベルの制御信号ＳＧ２を生成する。駆動回路２９は、Ｌレベルの制御信号ＳＧ１とＨレベルの制御信号ＳＧ２に基づいて、Ｈレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１はＨレベルの制御信号ＤＨに応答してオフする。

制御回路１０２は、オフ時間タイマ１０３とアンド回路１０４を有している。オフ時間タイマ１０３は、制御信号ＳＧ２の立ち上がりタイミングから所定時間Ｈレベルの信号Ｓ１２を生成する。アンド回路１０４は、比較器２３の出力信号ＳＣ１と、オフ時間タイマ１０３の出力信号Ｓ１２を論理演算（論理積演算）した結果に応じた信号Ｓ１３を出力する。

このＤＣ−ＤＣコンバータ１００は、同期型Ｔｏｆｆ制御コンバータであり、スロープ状の参照電圧ＶＳ１（ノコギリ波形の電圧）に基づいてトランジスタＴ１をオンし、クロック信号ＣＫｂに基づいてトランジスタＴ１をオフする。

次に、図５（ａ），（ｂ）にしたがって、図１に示すＤＣ−ＤＣコンバータ１と、図４に示すＤＣ−ＤＣコンバータ１００を比較する。
図５（ａ）に示すように、負荷電流Ｉｏの変化に応じて出力電圧Ｖｏが低下する。図１に示す比較器２３は、基準電圧ＶＲ１から所定の割合で上昇する参照電圧ＶＳ１と出力電圧Ｖｏを互いに比較した結果に応じたタイミングでＨレベルの信号ＳＣ１を出力する。したがって、出力電圧Ｖｏが低下すると、Ｈレベルの信号ＳＣ１の出力タイミングが早くなる。駆動信号生成回路２４は、Ｈレベルの信号ＳＣ１に応答してＬレベルの制御信号ＤＨを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする。したがって、出力電圧Ｖｏの低下に応じて、メイン側のトランジスタＴ１がオンするタイミングが、定常動作時よりも早くなる。

図１に示すリセット信号生成回路２２は、比較器２６による参照電圧ＶＳ２と出力電圧Ｖｏの比較結果に応じたタイミングでＨレベルのリセット信号ＳＲ１を生成する。出力電圧Ｖｏが低下すると、その分、Ｈレベルのリセット信号ＳＲ１を出力するタイミング、つまりリセット信号ＳＲ１の立ち上がりタイミングが遅くなる。駆動信号生成回路２４は、Ｈレベルのリセット信号ＳＲ１に応答してＨレベルの制御信号ＤＨを生成する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオフする。したがって、出力電圧Ｖｏの低下に応じて、メイン側のトランジスタＴ１がオフするタイミングが、定常動作時よりも遅くなる。したがって、メイン側のトランジスタＴ１のオン期間Ｔｏｎが定常動作時より長くなる。

図５（ｂ）に示すように、比較例のＤＣ−ＤＣコンバータ１００は、クロック信号ＣＫｂに同期してメイン側のトランジスタＴ１をオフする。例えば、クロック信号ＣＫｂの周波数を図１に示すクロック信号ＣＬＫの周波数と等しくする。そして、入力電圧Ｖｉや基準電圧ＶＲ１を図１に示すＤＣ−ＤＣコンバータ１のそれらと等しくした場合、図４に示すＤＣ−ＤＣコンバータ１００においてトランジスタＴ１をオンするタイミングは、図１に示すＤＣ−ＤＣコンバータ１においてトランジスタＴ１をオンするタイミングと等しい。例えば、図５（ｂ）に示すように、トランジスタＴ１をオンするタイミング（信号Ｓ１３のタイミング）を、図５（ａ）に示す出力信号ＳＣ１と同じタイミングとなるように表示する。このとき、クロック信号ＣＫｂのタイミングは、定常動作時におけるリセット信号ＳＲ１のタイミングと等しい。

そして、負荷の変化に応じて出力電圧Ｖｏが低下した場合、図１に示すＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏに応じて、トランジスタＴ１のオンタイミングを早くし、トランジスタＴ１のオフタイミングを遅くする。一方、図４に示すＤＣ−ＤＣコンバータ１００は、出力電圧Ｖｏに応じてトランジスタＴ１のオンタイミングを早くし、クロック信号ＣＫｂに応じてトランジスタＴ１をオフする。したがって、図１に示すＤＣ−ＤＣコンバータ１は、図４に示すＤＣ−ＤＣコンバータ１００に比べ、トランジスタＴ１のオン時間が長い。

また、図１に示すＤＣ−ＤＣコンバータ１の場合、図５（ａ）に示すように、出力電圧Ｖｏに応じて、トランジスタＴ１をオンしてからトランジスタＴ１をオフするまでの期間（オン期間Ｔｏｎ）を、クロック信号ＣＬＫの１周期よりも長くすることもできる。メイン側のトランジスタＴ１のオン期間Ｔｏｎを長くすると、その分コイル電流ＩＬＸが連続的に上昇する。したがって、図１に示すＤＣ−ＤＣコンバータ１は、比較例のＤＣ−ＤＣコンバータ１００と比べ、負荷の急変に対する特性が向上している。

例えば、図３に一点鎖線にて示すように、負荷電流Ｉｏが急変する。そして、メイン側のトランジスタＴ１を１００パーセントのデューティにて制御した場合、コイル電流ＩＬＸは、図３に実線で示すように上昇する。このとき、平滑用のコンデンサＣ１から失われる電荷量Ｑ１は、負荷電流Ｉｏとコイル電流ＩＬＸの差、つまり図３に一点鎖線にて示す負荷電流Ｉｏと、実線にて示すコイル電流ＩＬＸにより囲まれた面積に対応する。

一方、図４に示すＤＣ−ＤＣコンバータ１００のように、クロック信号ＣＫｂに応じてトランジスタＴ１をオンオフした場合、コイル電流ＩＬＸは、図３に破線で示すように上昇と下降を繰り返す。このとき、コイル電流ＩＬＸの平均値を二点鎖線にて示す。平滑用コンデンサＣ１から失われる電荷量Ｑ２は、負荷電流Ｉｏとコイル電流ＩＬＸの平均値の差、つまり図３に示す一点鎖線にて示す負荷電流Ｉｏと、二点鎖線にて示すコイル電流ＩＬＸの平均値により囲まれた面積に対応する。

出力電圧Ｖｏは、平滑用のコンデンサＣ１から失われた電荷量に応じて変化する。したがって、メイン側のトランジスタＴ１を１００パーセントのデューティで制御した場合、トランジスタＴ１を間欠的にオンした場合と比べ、出力電圧Ｖｏの変化量が小さくなる。このように、図１に示すＤＣ−ＤＣコンバータ１は、図４に示す比較例のＤＣ−ＤＣコンバータ１００と比べ、出力電圧Ｖｏの変化が抑制される。

図６（ａ）は、図１に示すＤＣ−ＤＣコンバータ１のシミュレーション結果における出力電圧Ｖｏ，コイル電流ＩＬＸ，負荷電流Ｉｏ，クロック信号ＣＬＫ及びリセット信号ＳＲ１を示す。図６（ｂ）は、図４に示す比較例のＤＣ−ＤＣコンバータ１００のシミュレーション結果における出力電圧Ｖｏ，コイル電流ＩＬＸ，負荷電流Ｉｏ及びクロック信号ＣＫｂを示す。なお、図６（ａ）と図６（ｂ）において、各信号の縦軸のスケールは互いに同じである。これらのシミュレーション結果により、図１に示すＤＣ−ＤＣコンバータ１は、図４に示す比較例のＤＣ−ＤＣコンバータ１００と比べ、負荷電流Ｉｏの急激な増加に対して、出力電圧Ｖｏの変化量が少ない。

また、図１に示すＤＣ−ＤＣコンバータ１は、図４に示す比較例のＤＣ−ＤＣコンバータ１００と比べ、負荷電流Ｉｏの急激な減少に対して、出力電圧Ｖｏの変化量が少ない。負荷電流Ｉｏが急激に増加したときと同様に、負荷電流Ｉｏの急激な減少に応じて上昇する出力電圧Ｖｏに応じて、トランジスタＴ１のオンタイミングが遅くなり、トランジスタＴ１のオフタイミングが早くなる。これにより、図４に示す比較例のＤＣ−ＤＣコンバータ１００に比べ、トランジスタＴ１のオン期間Ｔｏｎが短くなる。この結果、出力電圧Ｖｏの変化が抑制される。

ところで、比較器を用いたＤＣ−ＤＣコンバータの１つは、比較器にて出力電圧と一定の参照電圧を比較する（例えば、特許文献２参照）。このＤＣ−ＤＣコンバータにおける出力電圧は、例えば平滑用コンデンサに含まれる等価直列抵抗ＥＳＲにより生じるリップル成分を含む。ＤＣ−ＤＣコンバータは、出力電圧の変動に基づいて入力電圧が供給されるスイッチ回路のオン時間を調整し、入力電圧を降圧した出力電圧を生成する。このようなＤＣ−ＤＣコンバータは、平滑用コンデンサに等価直列抵抗ＥＳＲの値が小さいと、フィードバック系が不安定になりやすい。これは、以下の理由による。例えば、基準電圧をＶｒｅｆとする。なお、ここでの説明において、出力電圧等については、図１に示す本実施形態の符号を用いる。

コンデンサＣ１の等価直列抵抗ＥＳＲが無い場合、出力電圧Ｖｏは、コイル電流ＩＬＸに対して一時遅れで変化する。その結果、コイル電流ＩＬＸが負荷電流Ｉｏに達した後、出力電圧Ｖｏが基準電圧Ｖｒｅｆを越えるまでトランジスタＴ１をオンし、コンデンサＣ１に対する充電を継続する。これにより、コイル電流ＩＬＸは、負荷電流Ｉｏよりも大きくなる。コイル電流ＩＬＸが負荷電流Ｉｏに達した後、出力電圧Ｖｏが基準電圧Ｖｒｅｆを越えるまでの間、コンデンサＣ１に蓄積する電荷量をＱ１とする。出力電流ＩｏによりコンデンサＣ１が失った電荷量Ｑ０より、蓄積した電荷量Ｑ１が多い場合、発振する。一方、失った電荷量Ｑ０より蓄積した電荷量Ｑ１が少ない場合、リンギングし収束する。

図１に示すＤＣ−ＤＣコンバータ１は、所定の割合で変化（上昇）する参照電圧ＶＳ１を出力電圧Ｖｏと比較してトランジスタＴ１をオンするタイミングを決定している。このため、等価直列抵抗ＥＳＲの値が小さい、または等価直列抵抗ＥＳＲを含まないコンデンサを用いて、安定してスイッチング動作を行うことができる。

平滑用のコンデンサとして、一般的に、導電性高分子コンデンサや積層セラミックコンデンサが用いられる。積層セラミックコンデンサは導電性高分子コンデンサに比べて小型で安価であるが、等価直列抵抗ＥＳＲの値が導電性高分子コンデンサに比べて小さい。従って、上記のように一定の参照電圧を用いたＤＣ−ＤＣコンバータでは、積層セラミックコンデンサに直列に抵抗を接続して安定化を図る場合があった。しかし、本実施形態のＤＣ−ＤＣコンバータは、等価直列抵抗ＥＳＲの値が小さい方が好ましい。従って、積層セラミックコンデンサを用いることが好ましく、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。

また、上記のように一定の参照電圧を用いたＤＣ−ＤＣコンバータにおいて、出力電圧を一定の基準電圧と比較した結果に応じてスイッチ回路のオン状態を強制的に継続することで、負荷の急激な変化に対応することが考えられる。例えば、アンド回路を用い、検出結果に応じた信号と、スイッチ回路をオフするための信号を合成した信号を生成する。このＤＣ−ＤＣコンバータにおいて、等価直列抵抗ＥＳＲの値が小さい又は含まない平滑用コンデンサを用いた場合、上記の検出結果に応じた信号によりスイッチ回路を強制的にオンする期間と、スイッチ回路をオフする期間とを交互に繰り返す動作状態となる場合がある。このような動作状態における出力電圧のリップル電圧やスイッチング周波数は、設計時に予想されないことが多く、対策が難しい。

図１に示すＤＣ−ＤＣコンバータ１は、所定の割合で変化（上昇）する参照電圧ＶＳ１を出力電圧Ｖｏと比較してトランジスタＴ１をオンするタイミングを調整する。また、ＤＣ−ＤＣコンバータ１は、所定の割合で変化（下降）する参照電圧ＶＳ２を出力電圧Ｖｏと比較してトランジスタＴ１をオフするタイミングを調整する。つまり、ＤＣ−ＤＣコンバータ１は、トランジスタＴ１のオン期間を連続的に調整する。このため、予想されない動作状態になることがない。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）基準電圧ＶＲ１から所定の割合で変化する参照電圧ＶＳ１と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオンする。そして、基準電圧ＶＲ２から所定の割合で変化する参照電圧ＶＳ２と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオフする。負荷２における負荷電流Ｉｏの変化に応じた出力電圧Ｖｏの変動に応じて、メイン側のトランジスタＴ１のオン期間Ｔｏｎを調整する。トランジスタＴ１のオン期間を長くすると、コイル電流ＩＬＸは連続的に変化する。したがって、負荷の急変に対する特性を向上することができる。

（１−２）基準電圧ＶＲ１から所定の割合で上昇する参照電圧ＶＳ１と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオンする。出力電圧Ｖｏが低下するとき、トランジスタＴ１のオンタイミングが早くなる。したがって、負荷変動に対する出力電圧Ｖｏの低下に応じてトランジスタＴ１をオンすることができ、出力電圧Ｖｏの変動を抑制することができる。

（１−３）基準電圧ＶＲ２から所定の割合で下降する参照電圧ＶＳ２と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオフする。出力電圧Ｖｏが上昇するとき、トランジスタＴ１のオンタイミングが遅くなる。したがって、負荷変動に対する出力電圧Ｖｏの上昇に応じてトランジスタＴ１をオフすることができ、出力電圧Ｖｏの変動を抑制することができる。

（１−４）リセット信号生成回路２２の参照電圧生成回路２５は、クロック信号ＣＬＫに応答するＲＳ−ＦＦ回路３２の出力信号Ｓ１１によりスイッチ回路ＳＷ２をオフし、リセット信号ＳＲ１に応答するＲＳ−ＦＦ回路３２の出力信号Ｓ１１によりスイッチ回路ＳＷ２をオンする。そして、スイッチ回路ＳＷ２のオンオフにより、コンデンサＣ１２の蓄積電荷を定電流源３３に流れる電流Ｉｐに応じて下降させ、基準電圧ＶＲ２から所定の割合で変化する参照電圧ＶＳ２を生成する。この参照電圧ＶＳ２と出力電圧Ｖｏを互いに比較した結果に応じたリセット信号ＳＲ１によりトランジスタＴ１をオフする。このため、定常動作時において、トランジスタＴ１のスイッチング周波数を、クロック信号ＣＬＫのサイクル（周波数）と等しくすることができる。これにより、ノイズ対策を容易に行うことができる。これは、スイッチング周波数が固定されていると、既知の周波数のスイッチング動作等に起因するノイズの発生が予想しやすく、設計において、システム側としてはノイズを回避しやすいからである。

（第二実施形態）
以下、第二実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

図７に示すように、この実施形態のＤＣ−ＤＣコンバータ４１は、出力電圧Ｖｏを生成する変換回路１１と、変換回路１１を制御する制御回路４２を有している。制御回路４２は、参照電圧生成回路２１、リセット信号生成回路５１、比較器２３、駆動信号生成回路２４、基準電源Ｅ１，Ｅ２を有している。リセット信号生成回路５１は、参照電圧生成回路５２、比較器２６、ワンショット回路２７を有している。

リセット信号生成回路５１は、出力電圧Ｖｏと基準電圧ＶＲ２に基づいて、リセット信号ＳＲ２を生成する。
参照電圧生成回路５２は、基準電圧ＶＲ２に基づいて参照電圧ＶＳ３を生成する。例えば、参照電圧生成回路５２は、基準電圧ＶＲ２に、所定の割合で変化する、つまり所定の傾斜を有する電圧を減算して参照電圧ＶＳ３を生成する。参照電圧ＶＳ３は第２参照電圧の一例である。参照電圧生成回路５２は第２電圧生成回路の一例である。基準電圧ＶＲ２から減算する電圧の傾斜は第２傾斜の一例である。

参照電圧生成回路５２は、スイッチ回路ＳＷ２、コンデンサＣ２２、定電流源５３を有している。
基準電圧ＶＲ２はコンデンサＣ２２の第１端子に供給される。コンデンサＣ２２の第２端子は定電流源５３の第１端子に接続され、定電流源５３の第２端子は配線ＶＳＳに接続されている。コンデンサＣ２２と定電流源５３の間のノードＮ２２は、比較器２６の反転入力端子に接続されている。コンデンサＣ２２にはスイッチ回路ＳＷ２が並列に接続されている。スイッチ回路ＳＷ２は、例えばＮチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ２にはリセット信号ＳＲ２が供給される。スイッチ回路ＳＷ２は、リセット信号ＳＲ２に応答してオンオフする。

スイッチ回路ＳＷ２は、Ｈレベルのリセット信号ＳＲ２に応答してオンし、コンデンサＣ２２の両端子間を短絡する。したがって、コンデンサＣ２２の第２端子が接続されたノードＮ３２の電位は、基準電圧ＶＲ２と等しくなる。したがって、参照電圧生成回路５２は、基準電圧ＶＲ２と等しい参照電圧ＶＳ３を出力する。スイッチ回路ＳＷ２は、Ｌレベルのリセット信号ＳＲ２に応答してオフする。定電流源５３は、コンデンサＣ２２から低電位電圧ＶＳＳの配線に向って電流Ｉｃを流す。コンデンサＣ２２の第２端子が接続されたノードＮ３２の電位は、定電流源５３に流れる電流Ｉｃに応じて下降する。したがって、ノードＮ２２の電位は、基準電圧ＶＲ２に、コンデンサＣ２２の両端子間の電位差を重畳した電位となる。そして、このノードＮ２２における電位は参照電圧ＶＳ３である。

したがって、参照電圧ＶＳ３は、リセット信号ＳＲ２に応答したスイッチ回路ＳＷ２がオンしている間、基準電圧ＶＲ２と等しくなる。そして、参照電圧ＶＳ３は、リセット信号ＳＲ２に応答したスイッチ回路ＳＷ１がオフすると、基準電圧ＶＲ２から所定の割合（傾斜）にて変化（下降）する。参照電圧ＶＳ３は、基準電圧ＶＲ２に対して、所定の傾斜にて下降するスロープを付加した電圧である。このように、参照電圧生成回路５２は、リセット信号ＳＲ２に基づいて、基準電圧ＶＲ２を所定の割合で変化させて参照電圧ＶＳ３を生成する。

比較器２６の反転入力端子には参照電圧ＶＳ３が供給される。比較器２６の非反転入力端子には出力電圧Ｖｏが供給される。比較器２６は、出力電圧Ｖｏと参照電圧ＶＳ３を互いに大小比較した結果に応じた信号ＳＣ３を出力する。例えば、比較器２６は、出力電圧Ｖｏが参照電圧ＶＳ３より高いときに第１のレベル（例えばＬレベル）の信号ＳＣ３を生成し、出力電圧Ｖｏが参照電圧ＶＳ３より低いときに第２のレベル（例えばＨレベル）の信号ＳＣ３を生成する。ワンショット回路２７は例えばワンショット・マルチバイブレータである。ワンショット回路２７は、Ｈレベルの信号ＳＣ３に基づいて、その信号ＳＣ３の立ち上がりエッジのタイミングからＨレベルのパルス幅を所定値としたリセット信号ＳＲ２を出力する。

次に、図８にしたがって、この実施形態のＤＣ−ＤＣコンバータ４１の動作を簡単に説明する。なお、図８は、説明を簡潔にするため、波形を縦軸方向及び横軸方向に適宜拡大，縮小して示している。

Ｈレベルのリセット信号ＳＲ２に基づいて参照電圧ＶＳ３は、所定の割合で下降する。また、Ｈレベルのリセット信号ＳＲ２に基づいて図７に示すＲＳ−ＦＦ回路２８から出力されるＨレベルの制御信号ＳＧ２に基づいて参照電圧ＶＳ１は所定の割合で上昇する。そして、参照電圧ＶＳ１が出力電圧Ｖｏより高くなると、Ｈレベルのセット信号ＳＣ１が生成される。Ｈレベルのセット信号ＳＣ１に基づいて生成されるＬレベルの制御信号ＤＨ，ＤＬにより図７に示すトランジスタＴ１がオンし、トランジスタＴ２がオフする。オンしたトランジスタＴ１によりノードＬＸは入力電圧Ｖｉレベルとなり、コイル電流ＩＬＸが増加する。

次に、参照電圧ＶＳ３が出力電圧Ｖｏより低くなると、Ｈレベルのリセット信号ＳＲ２が生成される。Ｈレベルのリセット信号ＳＲ２に基づいて生成されるＨレベルの制御信号ＤＨ，ＤＬにより図７に示すトランジスタＴ１がオフし、トランジスタＴ２がオンする。オンしたトランジスタＴ２によりノードＬＸは低電位電圧ＶＳＳレベルとなり、コイル電流ＩＬＸが減少する。

出力電圧Ｖｏが上昇すると、出力信号ＳＣ１の出力タイミングが遅くなり、リセット信号ＳＲ２の出力タイミングが早くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが短くなり、出力電圧Ｖｏが低下する。出力電圧Ｖｏが下降すると、出力信号ＳＣ１の出力タイミングが早くなり、リセット信号ＳＲ２の出力タイミングが遅くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが長くなり、出力電圧Ｖｏが上昇する。したがって、出力電圧Ｖｏの高低に応じてトランジスタＴ１のオン時間（Ｔｏｎ）が調整され、出力電圧Ｖｏが安定する。

図７に示すリセット信号生成回路５１は、コンデンサＣ２２、スイッチ回路ＳＷ２、定電流源５３、出力電圧Ｖｏ、基準電圧ＶＲ１，ＶＲ２を用いてリセット信号ＳＲ２を生成する。リセット信号生成回路５１は、Ｈレベルのリセット信号ＳＲ２に基づくタイミングから参照電圧ＶＳ３を所定の割合で下降させる。そして、参照電圧ＶＳ３が出力電圧Ｖｏより低くなると、Ｈレベルのリセット信号ＳＲ２が生成される。したがって、出力電圧Ｖｏが安定しているとき、Ｈレベルのリセット信号ＳＲ２は、リセット信号生成回路５１に含まれる素子の値と、出力電圧Ｖｏ、基準電圧ＶＲ１，ＶＲ２に応じて設定される周期で繰り返し発生する。リセット信号ＳＲ２の周波数はトランジスタＴ１をスイッチングする周波数であり、リセット信号生成回路５１に含まれる素子の値と、出力電圧Ｖｏ、基準電圧ＶＲ１，ＶＲ２に応じて設定される。

例えば、参照電圧ＶＳ１の変化量（リップル）が十分に小さいとした場合、出力電圧Ｖｏは基準電圧ＶＲ１とほぼ等しくなる（Ｖｏ≒ＶＲ１）。リセット信号ＳＲ２の周波数Ｆｃは、コンデンサＣ２２の容量値Ｃｃ、定電流源５３の電流量Ｉｃに基づいて、
Ｆｃ≒Ｉｃ／（Ｃｃ＊Ｖｃ）
となる。したがって、リセット信号ＳＲ２の周波数Ｆｃは、基準電圧ＶＲ２（基準電源Ｅ２の電圧Ｖｃ）、コンデンサＣ２２の容量値Ｃｃ、定電流源５３の電流Ｉｃにより設定される。

次に、図９にしたがって、比較例のＤＣ−ＤＣコンバータ１１０を説明する。
なお、比較例の回路について、上記実施形態や図４に示す比較例と同様の部材については同じ符号を付し、説明を省略する。

ＤＣ−ＤＣコンバータ１１０の制御回路１１２は、オン時間タイマ１１３を有している。オン時間タイマ１１３には、入力電圧Ｖｉと出力電圧Ｖｏが供給される。オン時間タイマ１１３は、Ｈレベルの制御信号ＳＧ１に応答して、その制御信号ＳＧ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに応じた時間経過後にＨレベルの信号Ｓ２１を生成する。ＲＳ−ＦＦ回路２８は、Ｈレベルの信号Ｓ２１に応答してＬレベルの制御信号ＳＧ１とＨレベルの制御信号ＳＧ２を生成する。駆動回路２９は、Ｌレベルの制御信号ＳＧ１とＨレベルの制御信号ＳＧ２に応答して、Ｈレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオフする。したがって、このＤＣ−ＤＣコンバータ１１０は、メイン側のトランジスタＴ１をオンした後、入力電圧Ｖｉと出力電圧Ｖｏに応じた期間後にメイン側のトランジスタＴ１をオフする。

次に、図１０（ａ），（ｂ）にしたがって、図７に示すＤＣ−ＤＣコンバータ４１と、図９に示すＤＣ−ＤＣコンバータ１１０を比較する。
図１０（ａ）に示すように、図７に示すＤＣ−ＤＣコンバータ４１は、負荷電流Ｉｏの変化に応じて出力電圧Ｖｏが低下すると、出力電圧Ｖｏと参照電圧ＶＳ１の比較結果に応じて、制御信号ＳＣ１の立ち上がりタイミングが定常動作時より早くなる。また、出力電圧Ｖｏと参照電圧ＶＳ３の比較結果に応じて、リセット信号ＳＲ２の立ち上がりタイミングが定常動作時より遅くなる。したがって、メイン側のトランジスタＴ１のオン時間が定常動作時より長くなる。トランジスタＴ１のオン時間に応じて、コイル電流ＩＬＸが上昇する。

図１０（ｂ）に示すように、図９に示す比較例のＤＣ−ＤＣコンバータ１１０は、オン時間タイマ１１３により設定された時間、トランジスタＴ１をオンし、オフ時間タイマ１０３により設定された時間、トランジスタＴ１をオフする。これにより、トランジスタＴ１のスイッチング周波数を高くする（スイッチングサイクルを短くする）ことで、コイル電流ＩＬＸを上昇させる。

しかし、図９に示すＤＣ−ＤＣコンバータ１１０は、トランジスタＴ１のオン期間Ｔｏｎは、オン時間タイマ１１３により制限される。このため、図７に示すＤＣ−ＤＣコンバータ４１は、比較例のＤＣ−ＤＣコンバータ１１０と比べ、オン期間Ｔｏｎが長い。したがって、図７に示すＤＣ−ＤＣコンバータ４１は、比較例のＤＣ−ＤＣコンバータ１１０と比べ、負荷の急変に対する特性が向上している。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）第一実施形態の（１−１）〜（１−３）と同様の効果を奏する。
（２−２）定常動作時におけるトランジスタＴ１のスイッチング周波数を、リセット信号生成回路５１に含まれるコンデンサＣ２２，定電流源５３、基準電圧ＶＲ１，ＶＲ２に応じて設定する。これにより、ノイズ対策を容易に行うことができる。これは、スイッチング動作等に起因するノイズの発生するスイッチング周波数を適宜設定することで、設計において、システム側としてはノイズを回避しやすいからである。

（２−３）リセット信号生成回路５１の参照電圧生成回路５２は、コンデンサＣ２２の蓄積電荷を定電流源５３の電流Ｉｃに応じて放電し、所定の割合で変化する参照電圧ＶＳ３を生成する。そして、参照電圧ＶＳ３と出力電圧Ｖｏを互いに比較した結果に応じてトランジスタＴ１をオフする。コンデンサＣ２２の容量値Ｃｃや定電流源５３の電流Ｉｃ等を適宜設定することにより、出力電圧Ｖｏの発振やリンギングを抑制することができる。

（第三実施形態）
以下、第三実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

図１１に示すように、この実施形態のＤＣ−ＤＣコンバータ６１は、出力電圧Ｖｏを生成する変換回路１１と、変換回路１１を制御する制御回路６２を有している。
制御回路６２は、出力電圧Ｖｏに基づいて、メイン側のトランジスタＴ１に供給する制御信号ＤＨのパルス幅を制御する。また、制御回路６２は、制御信号ＤＨに応じて、同期側のトランジスタＴ２に供給する制御信号ＤＬを制御する。

制御回路６２は、参照電圧生成回路７１、セット信号生成回路７２、比較器７３、駆動信号生成回路２４、基準電源Ｅ３，Ｅ４を有している。セット信号生成回路７２は、参照電圧生成回路７５、比較器７６、ワンショット回路７７を有している。駆動信号生成回路２４は、ＲＳ−ＦＦ回路２８、駆動回路２９を有している。

基準電源Ｅ３の第１端子（プラス端子）は参照電圧生成回路７１に接続され、第２端子（マイナス端子）は配線ＶＳＳに接続されている。基準電源Ｅ３は、第１端子と第２端子の間の電位差を低電位電圧ＶＳＳに加算し、低電位電圧ＶＳＳより高い基準電圧ＶＲ３を生成する。基準電圧ＶＲ３の電圧値は、例えば出力電圧Ｖｏの目標値に応じて設定される。基準電源Ｅ３の第１端子は、基準電源Ｅ４の第１端子（プラス端子）に接続され、基準電源Ｅ４の第２端子（マイナス端子）はセット信号生成回路７２の参照電圧生成回路７５に接続されている。基準電源Ｅ４は、基準電圧ＶＲ３から電圧Ｖｐを減算し、基準電圧ＶＲ３より低い基準電圧ＶＲ４（＝ＶＲ３−Ｖｐ）を生成する。

参照電圧生成回路７１は、基準電圧ＶＲ３に基づいて参照電圧ＶＳ４を生成する。例えば、参照電圧生成回路７１は、基準電圧ＶＲ３に、所定の割合で変化する、つまり所定の傾斜を有する電圧を減算して参照電圧ＶＳ４を生成する。参照電圧ＶＳ４は第２参照電圧の一例である。参照電圧生成回路７１は第２電圧生成回路の一例である。参照電圧ＶＳ４は、比較器７３の反転入力端子に供給される。基準電圧ＶＲ３から減算する電圧の傾斜は第２傾斜の一例である。

比較器７３の反転入力端子には、出力電圧Ｖｏが供給される。比較器７３は、出力電圧Ｖｏと参照電圧ＶＳ４を互いに大小比較した結果に応じた信号ＳＣ４を出力する。例えば、比較器７３は、出力電圧Ｖｏが参照電圧ＶＳ４より高いときに第１のレベル（例えばＬレベル）の信号ＳＣ４を生成するまた、比較器７３は、出力電圧Ｖｏが参照電圧ＶＳ４より低いときに第２のレベル（例えばＨレベル）の出力信号ＳＣ４を生成する。比較器７３は第２比較器の一例である。出力信号ＳＣ４は、ＲＳ−ＦＦ回路２８のセット端子Ｓに供給される。

参照電圧生成回路７５は、基準電圧ＶＲ４とワンショット回路７７にて生成されるセット信号ＳＳ１に基づいて参照電圧ＶＳ５を生成する。例えば、参照電圧生成回路７５は、基準電圧ＶＲ４に所定の割合で変化する、つまり所定の傾斜を有する電圧を加算して参照電圧ＶＳ５を生成する。参照電圧ＶＳ５は第１参照電圧の一例である。参照電圧生成回路７５は第１電圧生成回路の一例である。参照電圧ＶＳ５は、比較器７６の非反転入力端子に供給される。基準電圧ＶＲ４に加算する電圧の傾斜は第１傾斜の一例である。

比較器７６の反転入力端子には、出力電圧Ｖｏが供給される。比較器７６は、出力電圧Ｖｏと参照電圧ＶＳ５を互いに大小比較した結果に応じた信号ＳＣ５を出力する。例えば、比較器７６は、出力電圧Ｖｏが参照電圧ＶＳ５より高いときに第１のレベル（例えばＬレベル）の信号ＳＣ５を生成する。また、比較器７６は、出力電圧Ｖｏが参照電圧ＶＳ５より低いときに第２のレベル（例えばＨレベル）の出力信号ＳＣ５を生成する。比較器７６は第１比較器の一例である。出力信号ＳＣ５は、ワンショット回路７７に供給される。

ワンショット回路７７は、Ｈレベルの信号ＳＣ５に基づいて、その信号の立ち上がりエッジのタイミングからＨレベルのパルス幅を所定値としたセット信号ＳＳ１を出力する。セット信号ＳＳ１は、ＲＳ−ＦＦ回路２８のセット端子Ｓと、参照電圧生成回路７５に供給される。

ＲＳ−ＦＦ回路２８のセット端子Ｓにはセット信号生成回路７２からセット信号ＳＳ１が供給され、ＲＳ−ＦＦ回路２８のリセット端子Ｒには比較器７３の出力信号ＳＣ４が供給される。ＲＳ−ＦＦ回路２８は、Ｈレベルのセット信号ＳＳ１に応答して、Ｈレベルの制御信号ＳＧ１を出力端子Ｑから出力し、Ｌレベルの制御信号ＳＧ２を反転出力端子ＸＱから出力する。また、ＲＳ−ＦＦ回路２８は、Ｈレベルの出力信号ＳＣ４に応答して、Ｌレベルの制御信号ＳＧ１とＨレベルの制御信号ＳＧ２を出力する。

駆動回路２９は、ＲＳ−ＦＦ回路２８からの制御信号ＳＧ１，ＳＧ２に基づいて制御信号ＤＨ，ＤＬを生成する。例えば、駆動回路２９は、Ｈレベルの制御信号ＳＧ１及びＬレベルの制御信号ＳＧ２に応答して、Ｌレベルの制御信号ＤＨ，ＤＬを生成する。また、駆動回路２９は、Ｌレベルの制御信号ＳＧ１及びＨレベルの制御信号ＳＧ２に応答して、Ｈレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオフする。同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする。

参照電圧生成回路７１は、定電流源３１、コンデンサＣ３１、スイッチ回路ＳＷ３を有している。
コンデンサＣ３１の第１端子には基準電圧ＶＲ３が供給される。コンデンサＣ３１の第２端子は定電流源３１の第１端子に接続され、定電流源３１の第２端子は配線ＶＳＳに接続されている。コンデンサＣ３１には、スイッチ回路ＳＷ３が並列に接続されている。スイッチ回路ＳＷ３は、例えば例えばＰチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ３にはＲＳ−ＦＦ回路２８の制御信号ＳＧ１が供給される。スイッチ回路ＳＷ３は、制御信号ＳＧ１に応答してオンオフする。スイッチ回路ＳＷ３は第２スイッチの一例である。

コンデンサＣ３１と定電流源３１の間のノードＮ３１は、比較器７３の反転入力端子に接続されている。ノードＮ３１の電位は参照電圧ＶＳ４である。
スイッチ回路ＳＷ３は、Ｌレベルの制御信号ＳＧ１に応答してオンし、コンデンサＣ３１の両端子間を短絡する。したがって、コンデンサＣ３１の第２端子における電位は、基準電圧ＶＲ３と等しくなる。したがって、参照電圧生成回路７１は、基準電圧ＶＲ３と等しい参照電圧ＶＳ４を出力する。

スイッチ回路ＳＷ３は、Ｈレベルの制御信号ＳＧ２に応答してオフする。定電流源３１は、入力電圧Ｖｉの配線からコンデンサＣ３１に向って一定の電流Ｉｓを流す。コンデンサＣ３１の第１端子における電位は、定電流源３１に流れる電流Ｉｓに応じて上昇する。したがって、ノードＮ３１の電位は、基準電圧ＶＲ３に、コンデンサＣ３１の両端子間の電位差を重畳した電位となる。

したがって、参照電圧ＶＳ４は、制御信号ＳＧ２に応答してスイッチ回路ＳＷ３がオンしている間、基準電圧ＶＲ３と等しくなる。そして、参照電圧ＶＳ４は、制御信号ＳＧ２に応答してスイッチ回路ＳＷ３がオフすると、基準電圧ＶＲ３から所定の割合（傾斜）にて変化（上昇）する。参照電圧ＶＳ４は、基準電圧ＶＲ３に対して、所定の傾斜にて上昇するスロープを付加した電圧である。このように、参照電圧生成回路７１は、制御信号ＳＧ２に基づいて、基準電圧ＶＲ３を所定の割合で変化させて参照電圧ＶＳ４を生成する。

参照電圧生成回路７５は、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）３２、スイッチ回路ＳＷ４、コンデンサＣ３２、定電流源３３を有している。
定電流源３３の第１端子は配線Ｖｉに接続され、定電流源３３の第２端子はコンデンサＣ３２の第１端子に接続されている。コンデンサＣ３２の第２端子には基準電圧ＶＲ４が供給される。コンデンサＣ３２と定電流源３３の間のノードＮ３２は、比較器７６の非反転入力端子に接続されている。コンデンサＣ３２にはスイッチ回路ＳＷ４が並列に接続されている。スイッチ回路ＳＷ４は、例えばＮチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ４は、ＲＳ−ＦＦ回路３２の出力信号Ｓ３１に応答してオンオフする。スイッチ回路ＳＷ４は第１スイッチの一例である。

ＲＳ−ＦＦ回路３２のセット端子Ｓにはセット信号ＳＳ１が供給される。ＲＳ−ＦＦ回路３２のリセット端子Ｒにはクロック信号ＣＬＫが供給される。ＲＳ−ＦＦ回路３２は、出力端子Ｑから信号Ｓ３１を出力する。例えば、ＲＳ−ＦＦ回路３２は、Ｈレベルのセット信号ＳＳ１に応答してＨレベルの信号Ｓ３１を出力し、Ｈレベルのクロック信号ＣＬＫに応答してＬレベルの信号Ｓ３１を出力する。

スイッチ回路ＳＷ４は、Ｈレベルの信号Ｓ３１に応答してオンし、コンデンサＣ３２の両端子間を短絡する。したがって、コンデンサＣ３２の第１端子に接続されたノードＮ３２の電位は、基準電圧ＶＲ４と等しくなる。したがって、参照電圧生成回路７５は、基準電圧ＶＲ４と等しい参照電圧ＶＳ５を出力する。

スイッチ回路ＳＷ４は、Ｌレベルの信号Ｓ３１に応答してオフする。定電流源３３は、入力電圧Ｖｉの配線からコンデンサＣ３２に向って一定の電流Ｉｐを流す。コンデンサＣ３２の第１端子における電位は、定電流源３３に流れる電流Ｉｐに応じて上昇する。したがって、ノードＮ３２の電位は、基準電圧ＶＲ４に、コンデンサＣ３２の両端子間の電位差を重畳した電位となる。そして、このノードＮ３２における電位は参照電圧ＶＳ５である。

したがって、参照電圧ＶＳ５は、セット信号ＳＳ１に基づいてスイッチ回路ＳＷ４がオンしている間、基準電圧ＶＲ４と等しくなる。そして、参照電圧ＶＳ５は、クロック信号ＣＬＫに基づいてスイッチ回路ＳＷ４がオフすると、基準電圧ＶＲ４から所定の割合（傾斜）にて変化（上昇）する。参照電圧ＶＳ５は、基準電圧ＶＲ４に対して、所定の傾斜にて上昇するスロープを付加した電圧である。このように、参照電圧生成回路７５は、セット信号ＳＳ１とクロック信号ＣＬＫに基づいて、基準電圧ＶＲ４を所定の割合で変化させて参照電圧ＶＳ５を生成する。

比較器７６の非反転入力端子には参照電圧ＶＳ５が供給される。比較器７６の反転入力端子には出力電圧Ｖｏが供給される。比較器７６は、出力電圧Ｖｏと参照電圧ＶＳ５を互いに大小比較した結果に応じた信号ＳＣ５を出力する。例えば、比較器７６は、出力電圧Ｖｏが参照電圧ＶＳ５より低いときに第１のレベル（例えばＬレベル）の信号ＳＣ５を生成し、出力電圧Ｖｏが参照電圧ＶＳ５より高いときに第２のレベル（例えばＨレベル）の信号ＳＣ５を生成する。ワンショット回路７７は例えばワンショット・マルチバイブレータである。ワンショット回路７７は、Ｈレベルの信号ＳＣ５に基づいて、その信号ＳＣ５の立ち上がりエッジから、Ｈレベルのパルス幅を所定値としたセット信号ＳＳ１を出力する。

上記のように、参照電圧生成回路７５は、クロック信号ＣＬＫに応じたタイミングで、基準電圧ＶＲ４から所定の割合で上昇し、セット信号ＳＳ１に応じたタイミングで基準電圧ＶＲ４となる参照電圧ＶＳ５を生成する。比較器７６は、出力電圧Ｖｏを参照電圧ＶＳ５と比較してパルス信号ＳＣ５を出力する。ワンショット回路７７は、パルス信号ＳＣ５に基づいてセット信号ＳＳ１を出力する。

出力電圧Ｖｏが基準電圧ＶＲ４より高いとき、セット信号ＳＳ１の立ち上がりタイミング（Ｈレベルのセット信号ＳＳ１が出力されるタイミング）は、参照電圧ＶＳ５の傾きと、出力電圧Ｖｏと基準電圧ＶＲ４の電位差に基づく。そして、参照電圧ＶＳ５は、クロック信号ＣＬＫに基づくタイミングで、基準電圧ＶＲ４から上昇する。したがって、セット信号生成回路７２は、クロック信号ＣＬＫと位相が異なるセット信号ＳＳ１を生成する。クロック信号ＣＬＫとセット信号ＳＳ１の間の位相差は、出力電圧Ｖｏに応じて変化する。つまり、セット信号生成回路７２は、クロック信号ＣＬＫに対して、出力電圧Ｖｏに応じた位相差のセット信号ＳＳ１を生成する。クロック信号ＣＬＫに対するセット信号ＳＳ１の位相遅れは、第一実施形態と同様に設定される。

次に、図１２にしたがって、上記のＤＣ−ＤＣコンバータ６１の作用を簡単に説明する。なお、図１２において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

Ｈレベルのクロック信号ＣＬＫに基づいて参照電圧ＶＳ５は所定の割合で上昇する。そして、参照電圧ＶＳ５が出力電圧Ｖｏより高くなると、Ｈレベルのセット信号ＳＳ１が生成される。Ｈレベルのセット信号ＳＳ１に基づいて生成されるＬレベルの制御信号ＤＨ，ＤＬにより図１１に示すトランジスタＴ１がオンし、トランジスタＴ２がオフする。オンしたトランジスタＴ１によりノードＬＸは入力電圧Ｖｉレベルとなり、コイル電流ＩＬＸが増加する。

次に、Ｈレベルのセット信号ＳＳ１に基づいて図１１に示すＲＳ−ＦＦ回路２８から出力されるＨレベルの制御信号ＳＧ２に基づいて参照電圧ＶＳ４は所定の割合で下降する。そして、参照電圧ＶＳ４が出力電圧Ｖｏより低くなると、Ｈレベルの出力信号ＳＣ４が生成される。Ｈレベルの出力信号ＳＣ４に基づいて生成されるＨレベルの制御信号ＤＨ，ＤＬにより図１１に示すトランジスタＴ１がオフし、トランジスタＴ２がオンする。オンしたトランジスタＴ２によりノードＬＸは低電位電圧ＶＳＳレベルとなり、コイル電流ＩＬＸが減少する。

トランジスタＴ１は、Ｈレベルの出力信号ＳＣ４に基づいて生成されるＨレベルの制御信号ＤＨによりオフし、Ｈレベルのセット信号ＳＳ１に基づいて生成されるＬレベルの制御信号ＤＨによりオンする。したがって、トランジスタＴ１は、Ｈレベルのセット信号ＳＳ１からＨレベルの出力信号ＳＣ４までの間オンする。この期間をオン期間（Ｔｏｎ）とする。また、トランジスタＴ１は、Ｈレベルの出力信号ＳＣ４からＨレベルのセット信号ＳＳ１までの間オフする。この期間をオフ期間（Ｔｏｆｆ）とする。

出力電圧Ｖｏが上昇すると、セット信号ＳＳ１の出力タイミングが遅くなり、出力信号ＳＣ４の出力タイミングが早くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが短くなり、出力電圧Ｖｏが低下する。出力電圧Ｖｏが下降すると、セット信号ＳＳ１の出力タイミングが早くなり、出力信号ＳＣ４の出力タイミングが遅くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが長くなり、出力電圧Ｖｏが上昇する。したがって、出力電圧Ｖｏの高低に応じてトランジスタＴ１のオン時間（Ｔｏｎ）が調整され、出力電圧Ｖｏが安定する。

次に、図１４にしたがって、比較例のＤＣ−ＤＣコンバータ１２０を説明する。
なお、比較例の回路について、上記実施形態と同様の部材については同じ符号を付し、説明を省略する。

ＤＣ−ＤＣコンバータ１２０の制御回路１２２に含まれるＲＳ−ＦＦ回路２８のセット端子Ｓにはクロック信号ＣＫｂが供給される。ＲＳ−ＦＦ回路２８は、Ｈレベルのクロック信号ＣＫｂに応答してＨレベルの制御信号ＳＧ１とＬレベルの制御信号ＳＧ２を生成する。駆動回路２９は、Ｈレベルの制御信号ＳＧ１とＬレベルの制御信号ＳＧ２に基づいて、Ｌレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１はＬレベルの制御信号ＤＨに応答してオンする。

制御回路１２２は、オン時間タイマ１２３とアンド回路１２４を有している。オン時間タイマ１２３は、制御信号ＳＧ１の立ち上がりタイミングから所定時間Ｈレベルの信号Ｓ３２を生成する。アンド回路１２４は、比較器７３の出力信号ＳＣ４と、オン時間タイマ１２３の出力信号Ｓ３２を論理演算（論理積演算）した結果に応じた信号Ｓ３３を出力する。

このＤＣ−ＤＣコンバータ１２０は、同期型Ｔｏｎ制御コンバータであり、クロック信号ＣＫｂに基づいてトランジスタＴ１をオンし、スロープ状の参照電圧ＶＳ４（ノコギリ波形の電圧）に基づいてトランジスタＴ１をオフする。

次に、図１５（ａ），（ｂ）にしたがって、図１１に示すＤＣ−ＤＣコンバータ６１と、図１４に示すＤＣ−ＤＣコンバータ１２０を比較する。
図１５（ａ）に示すように、負荷電流Ｉｏの変化に応じて出力電圧Ｖｏが低下する。図１１に示す比較器７３は、基準電圧ＶＲ３から所定の割合で下降する参照電圧ＶＳ４と出力電圧Ｖｏを互いに比較した結果に応じたタイミングでＨレベルの信号ＳＣ４を出力する。したがって、出力電圧Ｖｏが低下すると、Ｈレベルの信号ＳＣ４の出力タイミングが遅くなる。駆動信号生成回路２４は、Ｈレベルの信号ＳＣ４に応答してＨレベルの制御信号ＤＨを生成する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオフする。したがって、出力電圧Ｖｏの低下に応じて、メイン側のトランジスタＴ１がオフするタイミングが、定常動作時よりも遅くなる。

図１１に示すセット信号生成回路７２は、比較器７６による参照電圧ＶＳ５と出力電圧Ｖｏの比較結果に応じたタイミングでＨレベルのセット信号ＳＳ１を生成する。出力電圧Ｖｏが低下すると、その分、Ｈレベルのセット信号ＳＳ１を出力するタイミング、つまりセット信号ＳＳ１の立ち上がりタイミングが早くなる。駆動信号生成回路２４は、Ｈレベルのセット信号ＳＳ１に応答してＬレベルの制御信号ＤＨを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする。したがって、出力電圧Ｖｏの低下に応じて、メイン側のトランジスタＴ１がオンするタイミングが、定常動作時よりも早くなる。したがって、メイン側のトランジスタＴ１のオン期間Ｔｏｎが定常動作時より長くなる。

図１５（ｂ）に示すように、比較例のＤＣ−ＤＣコンバータ１２０は、クロック信号ＣＫｂに同期してメイン側のトランジスタＴ１をオンする。例えば、クロック信号ＣＫｂの周波数を図１１に示すクロック信号ＣＬＫの周波数と等しくする。そして、入力電圧Ｖｉや基準電圧ＶＲ３を図１１に示すＤＣ−ＤＣコンバータ６１のそれらと等しくした場合、図１４に示すＤＣ−ＤＣコンバータ１２０においてトランジスタＴ１をオンするタイミングは、図１１に示すＤＣ−ＤＣコンバータ６１においてトランジスタＴ１をオンするタイミングと等しい。例えば、図１５（ｂ）に示すように、トランジスタＴ１をオンするタイミング（信号Ｓ３３のタイミング）を、図１５（ａ）に示すセット信号ＳＳ１と同じタイミングとなるように表示する。このとき、クロック信号ＣＫｂのタイミングは、定常動作時におけるセット信号ＳＳ１のタイミングと等しい。

負荷の変化に応じて出力電圧Ｖｏが低下した場合、図１４に示すＤＣ−ＤＣコンバータ１２０は、クロック信号ＣＫｂに応じてトランジスタＴ１をオンし、出力電圧Ｖｏに応じてトランジスタＴ１のオフタイミングを遅くする。したがって、このＤＣ−ＤＣコンバータ１２０は、クロック信号ＣＫｂの１つの周期において、トランジスタＴ１を継続的にオンする（デューティ１００パーセント）が可能である。しかし、トランジスタＴ１は、クロック信号ＣＫｂに応じたタイミングでオンされる。このため、負荷の変動が例えばトランジスタＴ１をオフした直後に発生すると、つぎのクロック信号ＣＫｂまでトランジスタＴ１がオンされないため、その分、コイル電流ＩＬＸの上昇するタイミングが遅れる。

一方、図１１に示すＤＣ−ＤＣコンバータ６１は、出力電圧Ｖｏの低下に応じて、トランジスタＴ１のオンタイミングを早くし、トランジスタＴ１のオフタイミングを遅くする。

したがって、図１１に示すＤＣ−ＤＣコンバータ６１は、図１４に示すＤＣ−ＤＣコンバータ１２０に比べ、トランジスタＴ１をオンするタイミングが早い。このため、図１１に示すＤＣ−ＤＣコンバータ６１は、図１４に示すＤＣ−ＤＣコンバータ１２０に比べ、負荷変動に対する応答性が良い。

例えば、図１３に一点鎖線にて示すように、負荷電流Ｉｏが急変する。その負荷電流Ｉｏの変動に応じてトランジスタＴ１をオンした場合、コイル電流ＩＬＸは、図１３に実線で示すように上昇する。このとき、平滑用のコンデンサＣ１から失われる電荷量Ｑ１は、負荷電流Ｉｏとコイル電流ＩＬＸの差、つまり図１３に一点鎖線にて示す負荷電流Ｉｏと、実線にて示すコイル電流ＩＬＸにより囲まれた面積に対応する。

一方、図１４に示すＤＣ−ＤＣコンバータ１２０のように、クロック信号ＣＫｂに応じてトランジスタＴ１をオンした場合、コイル電流ＩＬＸは、図１３に破線で示すようにクロック信号ＣＫｂによりトランジスタＴ１がオンされるまで下降した後、上昇する。このとき、平滑用コンデンサＣ１から失われる電荷量Ｑ２は、負荷電流Ｉｏと破線で示すコイル電流ＩＬＸにより囲まれた面積に対応する。

出力電圧Ｖｏは、平滑用のコンデンサＣ１から失われた電荷量に応じて変化する。したがって、メイン側のトランジスタＴ１を負荷電流Ｉｏの急変に応じてオンした場合、トランジスタＴ１をクロック信号ＣＫｂによりオンした場合と比べ、出力電圧Ｖｏの変化量が小さくなる。このように、図１１に示すＤＣ−ＤＣコンバータ６１は、図１４に示す比較例のＤＣ−ＤＣコンバータ１２０と比べ、出力電圧Ｖｏの変化が抑制される。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（３−１）基準電圧ＶＲ４から所定の割合で変化する参照電圧ＶＳ５と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオンする。そして、基準電圧ＶＲ３から所定の割合で変化する参照電圧ＶＳ４と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオフする。負荷２における負荷電流Ｉｏの変化に応じた出力電圧Ｖｏの変動に応じて、メイン側のトランジスタＴ１のオン期間Ｔｏｎを調整する。トランジスタＴ１のオン期間を長くすると、コイル電流ＩＬＸは連続的に変化する。したがって、負荷の急変に対する特性を向上することができる。

（３−２）基準電圧ＶＲ４から所定の割合で上昇する参照電圧ＶＳ５と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオンする。出力電圧Ｖｏが低下するとき、トランジスタＴ１のオンタイミングが早くなる。したがって、負荷変動に対する出力電圧Ｖｏの低下に応じてトランジスタＴ１をオンすることができ、出力電圧Ｖｏの変動を抑制することができる。

（３−３）基準電圧ＶＲ３から所定の割合で下降する参照電圧ＶＳ４と出力電圧Ｖｏを互いに比較した結果に応じてメイン側のトランジスタＴ１をオフする。出力電圧Ｖｏが上昇するとき、トランジスタＴ１のオンタイミングが遅くなる。したがって、負荷変動に対する出力電圧Ｖｏの上昇に応じてトランジスタＴ１をオフすることができ、出力電圧Ｖｏの変動を抑制することができる。

（３−４）セット信号生成回路７２の参照電圧生成回路７５は、クロック信号ＣＬＫに応答するＲＳ−ＦＦ回路３２の出力信号Ｓ３１によりスイッチ回路ＳＷ４をオフし、リセット信号ＳＲ１に応答するＲＳ−ＦＦ回路３２の出力信号Ｓ３１によりスイッチ回路ＳＷ４をオンする。そして、スイッチ回路ＳＷ４のオンオフにより、コンデンサＣ１２の蓄積電荷を定電流源３３に流れる電流Ｉｐに応じて上昇させ、基準電圧ＶＲ３から所定の割合で変化する参照電圧ＶＳ４を生成する。この参照電圧ＶＳ４と出力電圧Ｖｏを互いに比較した結果に応じたリセット信号ＳＲ１によりトランジスタＴ１をオンする。このため、定常動作時において、トランジスタＴ１のスイッチング周波数を、クロック信号ＣＬＫのサイクル（周波数）と等しくすることができる。これにより、ノイズ対策を容易に行うことができる。これは、スイッチング周波数が固定されていると、既知の周波数のスイッチング動作等に起因するノイズの発生が予想しやすく、設計において、システム側としてはノイズを回避しやすいからである。

（第四実施形態）
以下、第四実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

図１６に示すように、この実施形態のＤＣ−ＤＣコンバータ８１は、出力電圧Ｖｏを生成する変換回路１１と、変換回路１１を制御する制御回路８２を有している。制御回路８２は、参照電圧生成回路７１、セット信号生成回路９１、比較器７３、駆動信号生成回路２４、基準電源Ｅ３，Ｅ４を有している。駆動信号生成回路２４は、ＲＳ−ＦＦ回路２８、駆動回路２９を有している。セット信号生成回路９１は、参照電圧生成回路９２、比較器７６、ワンショット回路７７を有している。

セット信号生成回路９１は、出力電圧Ｖｏと基準電圧ＶＲ４に基づいて、セット信号ＳＳ２を生成する。
参照電圧生成回路９２は、基準電圧ＶＲ４に基づいて参照電圧ＶＳ６を生成する。例えば、参照電圧生成回路９２は、基準電圧ＶＲ４に、所定の割合で変化する、つまり所定の傾斜を有する電圧を加算して参照電圧ＶＳ６を生成する。参照電圧ＶＳ６は第１参照電圧の一例である。参照電圧生成回路９２は第１電圧生成回路の一例である。基準電圧ＶＲ４に加算する電圧の傾斜は第１傾斜の一例である。

参照電圧生成回路９２は、スイッチ回路ＳＷ４、コンデンサＣ４２、定電流源５３を有している。
定電流源５３の第１端子は配線Ｖｉに接続され、定電流源５３の第２端子はコンデンサＣ４２の第１端子に接続されている。コンデンサＣ４２の第２端子には基準電圧ＶＲ４が供給される。コンデンサＣ４２と定電流源５３の間のノードＮ４２は、比較器７６の非反転入力端子に接続されている。コンデンサＣ４２にはスイッチ回路ＳＷ４が並列に接続されている。スイッチ回路ＳＷ４は、例えばＮチャネルＭＯＳトランジスタである。スイッチ回路ＳＷ４は、セット信号ＳＳ２に応答してオンオフする。

スイッチ回路ＳＷ４は、Ｈレベルのセット信号ＳＳ２に応答してオンし、コンデンサＣ４２の両端子間を短絡する。したがって、コンデンサＣ４２の第１端子が接続されたノードＮ３２の電位は、基準電圧ＶＲ４と等しくなる。したがって、参照電圧生成回路９２は、基準電圧ＶＲ４と等しい参照電圧ＶＳ６を出力する。

スイッチ回路ＳＷ４は、Ｌレベルのセット信号ＳＳ２に応答してオフする。定電流源５３は、入力電圧Ｖｉの配線からコンデンサＣ４２に向って電流Ｉｃを流す。コンデンサＣ４２の第１端子が接続されたノードＮ３２の電位は、定電流源５３に流れる電流Ｉｃに応じて上昇する。したがって、ノードＮ３２の電位は、基準電圧ＶＲ４に、コンデンサＣ４２の両端子間の電位差を重畳した電位となる。そして、このノードＮ３２における電位は参照電圧ＶＳ６である。

したがって、参照電圧ＶＳ６は、セット信号ＳＳ２に応答したスイッチ回路ＳＷ４がオンしている間、基準電圧ＶＲ４と等しくなる。そして、参照電圧ＶＳ６は、セット信号ＳＳ２に応答したスイッチ回路ＳＷ３がオフすると、基準電圧ＶＲ４から所定の割合（傾斜）にて変化（上昇）する。参照電圧ＶＳ６は、基準電圧ＶＲ４に対して、所定の傾斜にて上昇するスロープを付加した電圧である。このように、参照電圧生成回路９２は、セット信号ＳＳ２に基づいて、基準電圧ＶＲ４を所定の割合で変化させて参照電圧ＶＳ６を生成する。

比較器７６の非反転入力端子には参照電圧ＶＳ６が供給される。比較器７６の反転入力端子には出力電圧Ｖｏが供給される。比較器７６は、出力電圧Ｖｏと参照電圧ＶＳ６を互いに大小比較した結果に応じた信号ＳＣ５を出力する。例えば、比較器７６は、出力電圧Ｖｏが参照電圧ＶＳ６より低いときに第１のレベル（例えばＬレベル）の信号ＳＣ５を生成し、出力電圧Ｖｏが参照電圧ＶＳ６より高いときに第２のレベル（例えばＨレベル）の信号ＳＣ５を生成する。ワンショット回路７７は例えばワンショット・マルチバイブレータである。ワンショット回路７７は、Ｈレベルの信号ＳＣ５に基づいて、その信号ＳＣ５の立ち上がりエッジのタイミングからＨレベルのパルス幅を所定値としたセット信号ＳＳ２を出力する。なお、セット信号ＳＳ２の出力タイミングは、第二実施形態と同様に設定される。

次に、図１７にしたがって、この実施形態のＤＣ−ＤＣコンバータ８１の動作を簡単に説明する。なお、図１７は、説明を簡潔にするため、波形を縦軸方向及び横軸方向に適宜拡大，縮小して示している。

Ｈレベルのセット信号ＳＳ２に基づいて参照電圧ＶＳ６は、所定の割合で上昇する。また、Ｈレベルのセット信号ＳＳ２に基づいて図１６に示すＲＳ−ＦＦ回路２８から出力されるＨレベルの制御信号ＳＧ２に基づいて参照電圧ＶＳ４は所定の割合で下降する。そして、参照電圧ＶＳ４が出力電圧Ｖｏより低くなると、Ｈレベルのセット信号ＳＣ４が生成される。Ｈレベルのセット信号ＳＣ４に基づいて生成されるＨレベルの制御信号ＤＨ，ＤＬにより図１６に示すトランジスタＴ１がオフし、トランジスタＴ２がオンする。オンしたトランジスタＴ２によりノードＬＸは低電位電圧ＶＳＳレベルとなり、コイル電流ＩＬＸが減少する。

次に、参照電圧ＶＳ６が出力電圧Ｖｏより高くなると、Ｈレベルのセット信号ＳＳ２が生成される。Ｈレベルのセット信号ＳＳ２に基づいて生成されるＬレベルの制御信号ＤＨ，ＤＬにより図１６に示すトランジスタＴ１がオンし、トランジスタＴ２がオフする。オンしたトランジスタＴ１によりノードＬＸは入力電圧Ｖｉレベルとなり、コイル電流ＩＬＸが増加する。

出力電圧Ｖｏが上昇すると、セット信号ＳＳ２の出力タイミングが遅くなり、信号ＳＣ４の出力タイミングが早くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが短くなり、出力電圧Ｖｏが低下する。出力電圧Ｖｏが下降すると、セット信号ＳＳ２の出力タイミングが早くなり、信号ＳＣ４の出力タイミングが遅くなる。その結果、トランジスタＴ１のオン期間Ｔｏｎが長くなり、出力電圧Ｖｏが上昇する。したがって、出力電圧Ｖｏの高低に応じてトランジスタＴ１のオン時間（Ｔｏｎ）が調整され、出力電圧Ｖｏが安定する。

次に、図１８にしたがって、比較例のＤＣ−ＤＣコンバータ１３０を説明する。
なお、比較例の回路について、上記実施形態や図１４に示す比較例と同様の部材については同じ符号を付し、説明を省略する。

ＤＣ−ＤＣコンバータ１３０の制御回路１３２は、オフ時間タイマ１３３を有している。オフ時間タイマ１３３には、入力電圧Ｖｉと出力電圧Ｖｏが供給される。オフ時間タイマ１３３は、Ｈレベルの制御信号ＳＧ２に応答して、その制御信号ＳＧ２の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに応じた時間経過後にＨレベルのセット信号ＳＳ２を生成する。ＲＳ−ＦＦ回路２８は、Ｈレベルのセット信号ＳＳ２に応答してＨレベルの制御信号ＳＧ１とＬレベルの制御信号ＳＧ２を生成する。駆動回路２９は、Ｈレベルの制御信号ＳＧ１とＬレベルの制御信号ＳＧ２に応答して、Ｌレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする。したがって、このＤＣ−ＤＣコンバータ１３０は、メイン側のトランジスタＴ１をオフした後、入力電圧Ｖｉと出力電圧Ｖｏに応じた期間後にメイン側のトランジスタＴ１をオンする。

次に、図１９（ａ），（ｂ）にしたがって、図１６に示すＤＣ−ＤＣコンバータ８１と、図１８に示すＤＣ−ＤＣコンバータ１３０を比較する。
図１９（ａ）に示すように、図１６に示すＤＣ−ＤＣコンバータ８１は、負荷電流Ｉｏの変化に応じて出力電圧Ｖｏが低下すると、出力電圧Ｖｏと参照電圧ＶＳ６の比較結果に応じて、セット信号ＳＳ２の立ち上がりタイミングが定常動作時より早くなる。また、出力電圧Ｖｏと参照電圧ＶＳ４の比較結果に応じて、制御信号ＳＣ４の立ち上がりタイミングが定常動作時より遅くなる。したがって、メイン側のトランジスタＴ１のオン時間が定常動作時より長くなる。トランジスタＴ１のオン時間に応じて、コイル電流ＩＬＸが上昇する。

図１９（ｂ）に示すように、図１８に示す比較例のＤＣ−ＤＣコンバータ１３０は、出力電圧Ｖｏと参照電圧ＶＳ６の比較結果に応じた信号ＳＣ４によりトランジスタＴ１をオフし、オフ時間タイマ１３３により設定された時間経過後にトランジスタＴ１をオンする。出力電圧Ｖｏが低下すると、信号ＳＣ４の出力タイミングが遅くなり、トランジスタＴ１のオン期間Ｔｏｎが長くなる。しかし、トランジスタＴ１は、オフ時間タイマ１３３により設定される時間経過後にオンされる。このため、例えばトランジスタＴ１をオフした直後に負荷の変動が発生すると、オフ時間タイマ１３３により設定された時間経過しなければトランジスタＴ１がオンされないため、その分、コイル電流ＩＬＸの上昇が遅れる。

一方、図１６に示すＤＣ−ＤＣコンバータ８１は、出力電圧Ｖｏの低下に応じて、トランジスタＴ１のオン時間が早くなる。このため、図１６に示すＤＣ−ＤＣコンバータ８１は、図１８に示すＤＣ−ＤＣコンバータ１３０と比べ、負荷変動に対する応答性が良い。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（４−１）第三実施形態の（３−１）〜（３−３）と同様の効果を奏する。
（４−２）定常動作時におけるトランジスタＴ１のスイッチング周波数を、セット信号生成回路９１に含まれるコンデンサＣ４２，定電流源５３、基準電圧ＶＲ３，ＶＲ４に応じて設定する。これにより、ノイズ対策を容易に行うことができる。これは、スイッチング動作等に起因するノイズの発生するスイッチング周波数を適宜設定することで、設計において、システム側としてはノイズを回避しやすいからである。

（４−３）セット信号生成回路９１の参照電圧生成回路９２は、コンデンサＣ４２の蓄積電荷を定電流源５３の電流Ｉｃに応じて放電し、所定の割合で変化する参照電圧ＶＳ６を生成する。そして、参照電圧ＶＳ６と出力電圧Ｖｏを互いに比較した結果に応じてトランジスタＴ１をオフする。コンデンサＣ４２の容量値Ｃｃや定電流源５３の電流Ｉｃ等を適宜設定することにより、出力電圧Ｖｏの発振やリンギングを抑制することができる。

尚、上記各実施形態は、以下の態様で実施してもよい。
・非同期整流方式のＤＣ−ＤＣコンバータに具体化すること。
・ワンショット回路２７を省略してもよい。

・上記実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタＴ１を開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。

・同期側のトランジスタＴ２を、ダイオード、又はダイオード接続したトランジスタとしてもよい。
・同期側のトランジスタＴ２を、ＰチャネルＭＯＳトランジスタとしてもよい。この場合、駆動回路２９は、トランジスタＴ２の導電型に応じたレベルの制御信号ＤＬを生成するとよい。

・上記実施形態における基準電圧ＶＲ１，ＶＲ２を制御回路１２，４２の外部で生成するようにしてもよい。同様に、基準電圧ＶＲ３，ＶＲ４を制御回路６２，８２の外部で生成するようにしてもよい。

・上記実施形態におけるトランジスタＴ１，Ｔ２を制御回路１２，４２，６２，８２に含めるようにしてもよい。また、変換回路１１を制御回路１２，４２，６２，８２に含めるようにしてもよい。

・駆動回路２９において、メイン側のトランジスタＴ１と同期側のトランジスタＴ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定してもよい。
・図２０に、上記ＤＣ−ＤＣコンバータ１（又はＤＣ−ＤＣコンバータ４１，６１，８１）を有する電子機器２００の一例を示す。電子機器２００は、本体部２１０と、本体部２１０に電力を供給する電源部２３０とを有している。

まず、本体部２１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）２１１には、そのＣＰＵ２１１で実行されるプログラム又はＣＰＵ２１１が処理するデータを記憶するメモリ２１２が接続されている。また、ＣＰＵ２１１には、インタフェース（Ｉ／Ｆ）２１３を介してキーボード２１４Ａ及びポインティングデバイス２１４Ｂが接続されている。ポインティングデバイス２１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。

また、ＣＰＵ２１１には、インタフェース２１５を介してディスプレイ２１６が接続され、インタフェース２１７を介して通信部２１８が接続されている。ディスプレイ２１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部２１８は、例えばローカルエリアネットワークボード等である。

また、ＣＰＵ２１１には、インタフェース２１９を介して外部記憶装置２２０が接続され、インタフェース２２１を介して着脱可能記録媒体アクセス装置２２２が接続されている。外部記憶装置２２０は、例えばハードディスクである。アクセス装置２２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。

次に、電源部２３０の内部構成例を説明する。
ＤＣ−ＤＣコンバータ１と交流アダプタ２３１は、スイッチＳＷを介して上記本体部２１０に接続されている。これらＤＣ−ＤＣコンバータ１及び交流アダプタ２３１のいずれか一方から電力が本体部２１０に供給される。ＤＣ−ＤＣコンバータ１は、図２０の例では、例えば電池２３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部２１０に供給する。

このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。

１２，４２，６２，８２ 制御回路
２１ 参照電圧生成回路
２３，２６ 比較器
２５，５２ 参照電圧生成回路
７１ 参照電圧生成回路
７３，７６ 比較器
７５，９２ 参照電圧生成回路
ＶＲ１〜ＶＲ４ 基準電圧
ＶＳ１〜ＶＳ６ 参照電圧
Ｖｉ 入力電圧
Ｖｏ 出力電圧

Claims (10)

1. 入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御回路であって、
   第１基準電圧に第１傾斜を有する電圧を加算して第１参照電圧を生成する第１電圧生成回路と、
   前記出力電圧と前記第１参照電圧とを比較する第１比較器と、
   第２基準電圧から第２傾斜を有する電圧を減算して第２参照電圧を生成する第２電圧生成回路と、
   前記出力電圧と前記第２参照電圧とを比較する第２比較器と、
   前記第１比較器の出力信号に応じて、前記スイッチ回路をオンし、前記第２比較器の出力に応じて、前記スイッチ回路をオフする制御部と
   を有する制御回路。
2. 前記第２電圧生成回路は、
   第１端子に前記第２基準電圧が供給される第１コンデンサと、
   前記第１コンデンサの第２端子と、前記第２基準電圧より低い電位の配線との間に接続された第１定電流源と、
   前記第１コンデンサに並列接続された第１スイッチと、
   リセット端子にクロック信号が供給され、セット端子に供給される信号に基づいて前記第１スイッチをオフし、前記第２比較器の出力信号に応じて前記第１スイッチをオンするフリップフロップ回路と
   を含み、
   前記第１コンデンサと前記第１定電流源との間の第１ノードに前記第２参照電圧を生成する、
   請求項１に記載の制御回路。
3. 前記第２電圧生成回路は、
   第１端子に前記第２基準電圧が供給される第１コンデンサと、
   前記第１コンデンサの第２端子と、前記第２基準電圧より低い電位の配線との間に接続された第１定電流源と、
   前記第１コンデンサに並列接続され、前記第２比較器の出力信号に応じてオンオフする第１スイッチと、
   を含み
   前記第１コンデンサと前記第１定電流源との間の第１ノードに前記第２参照電圧を生成する、
   請求項１に記載の制御回路。
4. 前記第１電圧生成回路は、
   第１端子に前記第１基準電圧が供給される第２コンデンサと、
   前記第２コンデンサの第２端子と、前記第１基準電圧より高い電位の配線との間に接続された第２定電流源と、
   前記第２コンデンサに並列接続され、前記制御部により生成される信号に応じてオンオフする第２スイッチと、
   を含み、
   前記第２コンデンサと前記第２定電流源の間の第２ノードに前記第１参照電圧を生成する、
   請求項１〜３の何れか一項に記載の制御回路。
5. 前記第１電圧生成回路は、
   第１端子に前記第１基準電圧が供給されるコンデンサと、
   前記コンデンサの第２端子と、前記第１基準電圧より高い電位の配線との間に接続された定電流源と、
   前記コンデンサに並列接続されたスイッチと、
   リセット端子にクロック信号が供給され、セット端子に供給される信号に基づいて前記スイッチをオフし、前記第１比較器の出力信号に応じて前記スイッチをオンするフリップフロップ回路と
   を含み、
   前記コンデンサと前記定電流源との間の第１ノードに前記第１参照電圧を生成する、
   請求項１に記載の制御回路。
6. 前記第１電圧生成回路は、
   第１端子に前記第１基準電圧が供給されるコンデンサと、
   前記コンデンサの第２端子と、前記第１基準電圧より高い電位の配線との間に接続された定電流源と、
   前記コンデンサに並列接続され、前記第１比較器の出力信号に応じてオンオフするスイッチと、
   を含み、
   前記コンデンサと前記定電流源との間の第１ノードに前記第１参照電圧を生成する、
   請求項１に記載の制御回路。
7. 前記第２電圧生成回路は、
   第１端子に前記第１基準電圧が供給される第２コンデンサと、
   前記第２コンデンサの第２端子と、前記第１基準電圧より低い電位の配線との間に接続された第２定電流源と、
   前記第２コンデンサに並列接続され、前記制御部により生成される信号に応じてオンオフする第２スイッチと、
   を含み、
   前記第２コンデンサと前記第２定電流源の間の第２ノードに前記第２参照電圧を生成する、
   請求項１，５，６の何れか一項に記載の制御回路。
8. 前記第１電圧生成回路は、前記第１基準電圧から第１傾斜で上昇する前記第１参照電圧を生成し、
   前記第２電圧生成回路は、前記第１基準電圧より高い前記第２基準電圧から第２傾斜で下降する前記第２参照電圧を生成する、
   請求項１〜７の何れか一項に記載の制御回路。
9. 入力電圧が供給されるスイッチ回路と、前記スイッチ回路をスイッチングする制御回路を有し、前記スイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源装置であって、
   前記制御回路は、
   第１基準電圧に第１傾斜を有する電圧を加算して第１参照電圧を生成する第１電圧生成回路と、
   前記出力電圧と前記第１参照電圧とを比較する第１比較器と、
   第２基準電圧から第２傾斜を有する電圧を減算して第２参照電圧を生成する第２電圧生成回路と、
   前記出力電圧と前記第２参照電圧とを比較する第２比較器と、
   前記第１比較器の出力信号に応じて、前記スイッチ回路をオンし、前記第２比較器の出力に応じて、前記スイッチ回路をオフする制御部と
   を有する電源装置。
10. 入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源の制御方法であって、
    第１基準電圧に第１傾斜を有する電圧を加算して第１参照電圧を生成し、
    第２基準電圧から第２傾斜を有する電圧を減算して第２参照電圧を生成し、
    前記出力電圧と前記第１参照電圧とを比較した結果に応じて前記スイッチ回路をオンし、前記出力電圧と前記第２参照電圧とを比較した結果に応じて前記スイッチ回路をオフする、電源の制御方法。