JP2012235564A - スイッチング電源装置 - Google Patents

Abstract

【課題】 リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなくフィードバック電圧にリップル成分を付加する機能を制御回路に搭載することができるようにする。
【解決手段】 インダクタに電流を流す駆動用スイッチング素子（ＳＷ１）をオン、オフ制御する制御回路（２０）を備えたリップル制御方式のスイッチング電源装置において、前記制御回路は、フィードバック電圧と所定の電圧とを比較する電圧比較回路（２３）と、駆動用スイッチング素子とインダクタとの接続ノードの電位を積分する時定数回路を有し、直列ＲＣ回路を介してフィードバック電圧にリップル成分を付加するリップル注入回路（２７）と、電圧比較回路の出力に基づいて制御パルスを生成する制御パルス生成回路（２４）とを備え、制御パルス生成回路により生成された制御パルスに基づいて駆動用スイッチング素子をオン、オフさせるように構成した。
【選択図】 図１

Description

本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに関し、特にリップル注入機能を備えたスイッチング電源装置に関する。

直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータは、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路とを備える。

従来、上記スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおける制御方式としては、出力電圧をフィードバックしてスイッチング素子の駆動パルスのパルス幅もしくは周波数を変調制御する電圧制御方式や、電圧制御方式を改良した電流制御方式の他、リップル制御方式がある。このうち電圧制御方式と電流制御方式は、負荷が急に変化したときの応答速度が低いという問題点がある。
一方、リップル制御方式は、出力電圧を監視して、設定したしきい値を下回った（上回った）ことを検出してスイッチング素子のオン／オフを制御するもので、誤差アンプの周波数特性による遅れ等がないため、電圧制御方式や電流制御方式に比べて高い負荷応答速度が得られるという利点がある。

ところで、リップル制御方式のＤＣ−ＤＣコンバータは、一般に、出力端子に平滑接続されるコンデンサが有する抵抗成分であるＥＳＲ（等価直列抵抗）によって出力電圧に現れる三角波（リップル）を利用し、コンパレータにより出力電圧を監視して出力電圧が所定値よりも低くなったらスイッチング素子を一定時間オンさせることを繰り返すことで、出力電圧が一定になるように制御するものである。

従来は、出力電圧の平滑コンデンサとしてＥＳＲの比較的大きな電界コンデンサが使用されていたため、リップルの不足によりリップル制御が行えなくなるということはなかった。ところが、近年、デジタル家電では、リップルそのものを減らしたいという要求や、外形寸法の削減や信頼性の向上やコスト削減のため、ＥＳＲが小さいセラミック・コンデンサを使いたいというニーズが高まっている。しかし、ＥＳＲが小さいとリップル成分はほとんど発生しないため、リップル制御が行えなくなる。そこで、出力電圧のフィードバック電圧にリップル成分を注入するようにしたスイッチング電源に関する発明が提案されている（特許文献１）。

特許第４６１０５８８号公報

しかしながら、特許文献１のスイッチング電源におけるリップル注入回路は、図７に示すように、コイルＬ１が接続されるノードと出力のフィードバック電圧が印加されるノードとの間に直列に接続された容量Ｃinjと抵抗ＲinjとからなるＣＲ回路と、出力端子と出力電圧を分圧する抵抗Ｒfb1とＲfb2との接続ノードとの間に接続されたフィードフォワード・コンデンサＣffとにより構成されている。

そのため、出力電圧を印加する端子の他にコンデンサＣffを接続する端子が必要であり、外部端子数（ピン数）が多くなり、コストアップを招く。また、ＩＣの外部端子数の制約から、リップル注入機能を搭載することができない場合が出てくる。さらに、特許文献１のスイッチング電源におけるフィードフォワード・コンデンサＣffは、比較的容量値の大きな素子となるため、外付け素子を用いる必要があり部品点数が多くなるという課題がある。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路（ＩＣ）にリップル注入機能を搭載することができる技術を提供することにある。

本発明は、上記目的を達成するため、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、
前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、
半導体チップ上に半導体集積回路として構成され、出力電圧を分圧したフィードバック電圧に応じた制御パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、
を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
前記制御回路は、
前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、
前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を積分する時定数回路を有し、直列ＲＣ回路を介して前記フィードバック電圧にリップル成分を付加するリップル注入回路と、
前記電圧比較回路の出力に基づいて制御パルスを生成する制御パルス生成回路と、
を備え、前記制御パルス生成回路により生成された制御パルスに基づいて前記駆動用スイッチング素子をオン、オフさせるように構成した。

上記のような手段によれば、半導体集積回路化された制御回路は、駆動用スイッチング素子とインダクタとの接続ノードの電位を積分する時定数回路を有し、直列ＲＣ回路を介してフィードバック電圧にリップル成分を付加するリップル注入回路を備えるため、オンチップが可能な小さな容量を使用して所望のリップルを生成するのに最適な時定数を有するリップル注入回路を実現することができ、これによって外部端子数を増加させることなく制御回路（ＩＣ）にリップル注入機能を搭載することができるようになる。

ここで、望ましくは、前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を分圧する分圧回路を備え、前記時定数回路は、前記分圧回路により分圧された電位を入力として動作するように構成する。
制御回路は駆動用スイッチング素子とインダクタとの接続ノードの電位を分圧する分圧回路を備え、リップル注入回路を構成する時定数回路は分圧回路により分圧された電位を平滑するため、時定数回路としてのフィルタや直列ＲＣ回路を構成する容量素子として、耐圧は低いが単位面積当たりの容量値の大きな素子を使用することができ、これにより回路の占有面積を低減することができる。

また、望ましくは、前記制御回路は、入力電圧および出力電圧もしくは出力電圧に比例する電圧に対応した時間を計時する計時手段をさらに備え、前記制御パルス生成回路は、前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成し、前記入力電圧が変化した場合に前記制御パルスのパルス幅を変化させ、スイッチング周期を一定に維持するようにする。
これにより、入力電圧と出力電圧に応じてスイッチング素子のオン時間を規定するタイマの時間を決定するアダプティブ・オンタイム機能を有する制御回路に、外部端子数を増加させることなくリップル注入機能を搭載することができる。

さらに、望ましくは、前記制御回路は、前記時定数回路を通した電圧を平滑して前記出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路を備え、前記計時手段は前記入力電圧および前記模擬電圧に対応した時間を計時するように構成する。
これにより、タイマとしての計時手段に対して出力電圧を入力する専用の端子が不要となり、外部端子数を増加させることなく制御回路（ＩＣ）にアダプティブ・オンタイム機能を搭載することができる。
また、リップル注入回路とアダプティブ・オンタイム回路とで、インダクタが接続されるノードの電位を分圧する分圧回路を共用することができるとともに、分圧回路を設けることで耐圧の低い容量素子を使用することができ、これにより回路の占有面積を低減することができる。

本発明に従うと、リップル制御方式のスイッチング電源装置において、外部端子数を増加させることなく制御回路（ＩＣ）にリップル注入機能を搭載することができるという効果がある。

本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。 実施形態のＤＣ−ＤＣコンバータのスイッチング制御回路を構成するリップル注入回路の等価回路を示す回路図である。 図２の等価回路における各部の電圧の変化を示すタイミングチャートである。 リップル注入回路を備えた図１の実施形態のＤＣ−ＤＣコンバータのより具体的な応用例を示す回路構成図である。 図１のＤＣ−ＤＣコンバータの変形例を示す回路構成図である。 図４のＤＣ−ＤＣコンバータの変形例を示す回路構成図である。 リップル注入回路を備えた従来のスイッチング電源の構成例を示す回路図である。 図７のスイッチング制御回路を構成するリップル注入回路の等価回路を示す回路図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。
この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むハイ側の駆動用スイッチング素子ＳＷ１、コイルＬ１の一方の端子と接地点の間に接続されたロウ側の整流用スイッチング素子ＳＷ２を備える。駆動用スイッチング素子ＳＷ１および整流用スイッチング素子ＳＷ２は、例えばＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）から構成することができる。

また、本実施形態のＤＣ−ＤＣコンバータは、上記スイッチング素子ＳＷ１，ＳＷ２をオン、オフ駆動するスイッチング制御回路２０、上記コイルＬ１の他方の端子（出力端子ＯＵＴ）と接地点との間に接続された平滑用コンデンサＣ１を備える。
ここで、特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する回路および素子のうち、スイッチング制御回路２０は半導体チップ上に形成して半導体集積回路（電源制御用ＩＣ）として構成し、コイルＬ１とコンデンサＣ１は、このＩＣに設けられている外部端子に、外付け素子として接続するように構成することができる。なお、スイッチング素子ＳＷ１およびＳＷ２は、外付け素子でもよいし、オンチップの素子としてスイッチング制御回路２０内に設けてもよい。本実施形態は、コンデンサＣ１として、ＥＳＲが小さいセラミック・コンデンサなどを使用する場合に適用すると有効である。

この実施形態のＤＣ−ＤＣコンバータにおいては、スイッチング素子ＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用スイッチング素子ＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子ＯＵＴへ向かう電流が流されて平滑用コンデンサＣ１が充電される。

また、駆動用スイッチング素子ＳＷ１がオフされると代わって整流用スイッチング素子ＳＷ２がオンされ、このオンされた整流用スイッチング素子ＳＷ２を通してコイルＬ１に電流が流される。そして、スイッチング素子ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅または周波数を、出力のリップルに応じて制御することで、直流入力電圧Ｖｉｎを降圧した所定電位の直流出力電圧Ｖoutが発生される。

本実施形態におけるスイッチング制御回路２０は、出力電圧Ｖoutを直列抵抗Ｒfb1，Ｒfb2で分圧したフィードバック電圧ＶFBと所定の参照電圧Ｖrefとを入力とするコンパレータ２３と、該コンパレータ２３の出力に基づいてスイッチング素子ＳＷ１とＳＷ２をオン、オフさせる制御パルスを生成する制御パルス生成回路などを備えた制御ロジック２６と、該制御ロジック２６の出力を受けてスイッチング素子ＳＷ１、ＳＷ２をオン、オフさせる駆動パルスを生成し出力するドライバ回路２５ａ，２５ｂを備える。制御ロジック２６は、リップル制御方式のコンバータで使用されている一般的なアダプティブ・オンタイマ、もしくは固定オン時間タイマや最小オフ時間タイマやフリップフロップなどから構成することができる。

本実施形態においては、コイルＬ１が接続されるノードＮ１の電位ＶＬを受けて、上記フィードバック電圧ＶFBが入力される端子ＦＢに、リップル成分を注入するリップル注入回路２７が設けられている。このリップル注入回路２７は、例えば抵抗Ｒｆilterおよび容量Ｃｆilterからなるフィルタ回路と、抵抗Ｒinjおよび容量Ｃinjが直列に接続されてなる直列ＲＣ回路によって構成されている。なお、該フィルタ回路は、ノードＮ１の電位ＶＬを積分する積分回路と言い換えることができる。

そして、上記リップル注入回路２７は、該回路によって注入されるリップル成分が三角波となるように、時定数等が設定されている。すなわち、ノードＮ１の電位ＶＬはスイッチング素子ＳＷ１のオン、オフに応じて矩形波状に変化するため、リップル注入回路２７の時定数が小さ過ぎるとリップル成分が矩形波となってしまう。一方、リップル注入回路２７の時定数が大き過ぎるとリップル成分（三角波）の振幅が小さくなって充分なリップルを注入することができない。そこで、本実施形態においては、注入されるリップル成分が所望の振幅を有する三角波となるとともに、オンチップの素子でリップル注入回路２７を構成できるように、回路の時定数や素子の定数を設定している。

ここで、本実施形態のリップル注入回路２７における時定数や素子の定数の設定の仕方について簡単に説明する。
図２には、図１に示されているリップル注入回路２７の等価回路を示す。また、図３には、ＤＣ-ＤＣコンバータが動作している間における、コイルＬ１が接続されるノードＮ１の電位ＶＬ、抵抗Ｒｆilterおよび容量Ｃｆilterからなるフィルタ回路の内部のノードＮ３の電位Ｖfilter、リップル成分が注入されたフィードバック電圧ＶFBの電位の変化を示す。

図２において、ノードＮ１の電位ＶＬの変動分をΔＶＬ、フィルタ内部のノードＮ３の電位の振幅をΔＶfilter、フィルタ内部のノードＮ３からグランドＧＮＤまでのインピーダンスをＺfilter、リップル注入回路２７のインピーダンスをＺinj、フィードバック用の分圧抵抗Ｒfb1，Ｒfb2のインピーダンスをＺfb、帰還ノードＦＢに注入されるリップル成分をΔＶFBとすると、ΔＶfilterおよびΔＶFBは、次式(１)で表わせる。

上記式（１）より、リップル成分ΔＶFBの大きさはＲfilter、Ｒinj、Ｒfb1とＲfb2の並列値により決めることができることが分かる。ここで、ΔＶFBを三角波状に制御するためには、リップル注入回路２７の時定数τを大きくする必要がある。図２の回路において、Ｃfilterと比較してＣinjの値が十分大きいとすると、リップル注入回路２７の時定数τは、次式（２）によって表すことができる。
τ＝（Ｒfb1//Ｒfb2＋Ｒinj）・Ｃfilter ……（２）

上記式（２）より、本実施形態のリップル注入回路２７においては、抵抗Ｒinjの値を大きくすることによって、容量Ｃfilterの値を大きくすることなく時定数τを大きくすることができることが分かる。なお、ΔＶFBを三角波状に制御するためには、リップル注入回路２７の時定数τをスイッチング１周期の時間よりも大きくする必要がある。例えば、スイッチング周波数を数百ｋＨｚで動作させる場合には、抵抗Ｒinjを数百ｋΩ程度に設定すれば、容量Ｃfilterは数ｐＦ程度で所望の時定数を満たすことができる。そして、数ｐＦ程度の容量であればＩＣに内蔵することが容易である。

本発明者らは、比較のため、前述の特許文献１（以下、先願）に記載されているリップル注入回路について検討した。図８には、図７に示す先願のＤＣ-ＤＣコンバータにおけるリップル注入回路の等価回路を示す。先願のリップル注入回路においては、帰還ノードに注入されるリップル成分をΔＶFBとすると、ΔＶFBは次式(３)で表わせる。

また、先願のリップル注入回路における時定数τ’は、Ｃinjの値が十分大きいとすると、次式（４）によって表すことができる。
τ’＝（Ｒfb1//Ｒfb2//Ｒinj）・Ｃff ……（４）

上記式（３），（４）を用いて本発明者らが試算したところ、先願のリップル注入回路を適用した場合、フィードバック用の分圧抵抗Ｒfb2に、一般的な１０ｋΩ程度のものを使用し、数百ｋＨｚのスイッチング周波数で動作させるには、出力端子とフィードバックノードとの間に設ける容量Ｃffとして数百ｐＦ以上の容量値が必要であることが分かった。
よって、本発明の実施形態のリップル注入回路２７を適用することで、図２のＣinjの値と図８のＣinjの値が同一であるとすると、使用する容量Ｃfilterの値を容量Ｃffの値の約１００分の１という極めて小さな値に低減することができ、ＩＣに内蔵することが容易となるとともに、それによって容量を接続する外部端子が不要となりＩＣの外部端子数を減らすことができるという効果が得られる。なお、Ｃinjの容量値は数１０ｐＦでよく、これもＩＣに内蔵することができる範囲である。

次に、本実施形態のリップル注入回路２７を使用したスイッチング制御回路２０のより具体的な応用例を、図４を用いて説明する。
図４のスイッチング制御回路２０は、入力電圧と出力電圧をフィードフォワードしてスイッチング素子のオン時間を規定するタイマの時間を決定するアダプティブ・オンタイマ２２を設け、該タイマ２２の出力をＲＳフリップフロップ２４のリセット端子に入力するとともに、セット端子に前記コンパレータ２３の出力を入力し、ＲＳフリップフロップ２４の出力Ｑ，／Ｑをドライバ回路２５ａ，２５ｂに供給してスイッチング素子ＳＷ１、ＳＷ２をオン、オフさせる駆動パルスを生成し出力するようにしたものである。アダプティブ・オンタイマ２２とＲＳフリップフロップ２４とによって図１の制御ロジック２６が構成される。

この実施例のアダプティブ・オンタイマ２２は、例えば定電流源ＣＳ１および該定電流源ＣＳ１と直列に接続された容量Ｃ２と、該容量Ｃ２と並列に接続され例えば上記フリップフロップ２４の出力／Ｑによってオン、オフされるディスチャージ用のスイッチＳ２と、定電流源ＣＳ１と容量Ｃ２との接続ノードＮ２の電位が非反転入力端子に入力され、フィードバック端子ＦＢに印加される出力電圧Ｖoutが反転入力端子に入力されたコンパレータＣＭＰなどから構成されている。そして、定電流源ＣＳ１は、入力電圧Ｖｉｎに比例した電流Ｉｃ（∝Ｖｉｎ）を流すように構成されている。

ここで、図４のような構成のスイッチング制御回路２０を有するＤＣ−ＤＣコンバータの動作を説明する。なお、理解を容易にするため、ここでは、入力電圧Ｖｉｎが一定で負荷が変化する場合と、負荷が一定で入力電圧Ｖｉｎが変化する場合とに分けて説明するが、実際にはこれらの変化が同時に起こる場合もあり、その場合には、以下に説明する動作が同時に進行することとなる。

まず、入力電圧Ｖｉｎが一定で負荷が重い状態から軽い状態に変化する場合を考える。この場合、入力電圧Ｖｉｎが一定であるので、アダプティブ・オンタイマ２２の定電流源ＣＳ１の電流Ｉｃが一定である。そのため、アダプティブ・オンタイマ２２の内部ノードＮ２の電位が出力電圧Ｖoutに達するまでの時間はほとんど変わらない。そして、ノードＮ２の電位が出力電圧Ｖoutに達した時点でスイッチング素子ＳＷ１がオフされ、負荷が軽いため出力電圧Ｖoutはゆっくりと下がることとなる。そのため、スイッチング素子ＳＷ１の駆動パルスがハイレベルに変化してスイッチング素子ＳＷ１がオンされるタイミングが遅くなる。

つまり、負荷が軽くなった場合には、スイッチング素子ＳＷ１の駆動パルスの周期が長くなる。また、スイッチング素子ＳＷ１の駆動パルスの周期が長くなると、デューティ比が小さくなってスイッチング素子ＳＷ１を通してコイルＬ１に流される電流が減少することなる。そして、その後、負荷が安定するとスイッチング素子ＳＷ１の駆動パルスのデューティ比および周波数が一定に保持される。リップル制御方式では、電圧制御方式や電流制御方式で使用している誤差アンプを用いていないため、上記のような応答が素早く行われる。

一方、入力電圧Ｖｉｎが一定で負荷が軽い状態から重い状態に変化する場合は、上記とは逆に出力電圧Ｖoutが比較的速く下がるようになるため、スイッチング素子ＳＷ１の駆動パルスがハイレベルに変化してスイッチング素子ＳＷ１がオンされるタイミングが早くなる。つまり、負荷が重くなった場合には、スイッチング素子ＳＷ１の駆動パルスの周期が短くなる。また、スイッチング素子ＳＷ１の駆動パルスの周期が短くなると、デューティ比が大きくなってスイッチング素子ＳＷ１を通してコイルＬ１に流される電流が増加することなる。そして、その後、負荷が安定すると周波数が一定に保持される。

次に、負荷が一定で入力電圧Ｖｉｎが低い場合と高い場合におけるアダプティブ・オンタイマ２２の動作について説明する。
Ｖｉｎが低い場合、スイッチング素子ＳＷ１がオンされている期間に入力端子ＩＮからコイルＬ１に流れ込む電流が少なく、出力電圧の上昇速度は遅くなる。しかし、入力電圧Ｖｉｎが低いと、アダプティブ・オンタイマ２２の定電流源ＣＳ１の電流Ｉｃが少ないため、タイマ回路内部のノードＮ２の電位がＶoutに到達するまでの時間が長くなり、ＲＳフリップフロップ２４の出力がロウレベルに立ち下がるタイミングが後ろにずれる。その結果、スイッチング素子ＳＷ１がオンされている時間が長いことになる。

また、入力電圧Ｖｉｎが高い場合には、入力端子ＩＮからコイルＬ１により多くの電流が流れ、出力電圧の上昇速度は速くなる。しかし、アダプティブ・オンタイマ２２の定電流源ＣＳ１の電流Ｉｃが多くなるため、タイマ回路内部のノードＮ２の電位がＶoutに到達するまでの時間が短くなり、ＲＳフリップフロップ２４の出力がロウレベルに立ち下がるタイミングが前にずれる。つまり、スイッチング素子ＳＷ１がオンされている時間が短いことになる。

従って、アダプティブ・オンタイマ２２においては、電流と時間の積が入力電圧Ｖｉｎの大小にかわらずほぼ一定となるように制御される。一方、負荷が変化しなければ、コンパレータ２３の出力が変化するタイミングつまりスイッチング素子ＳＷ１がオンされるタイミングは変化しない。その結果、負荷が一定で入力電圧Ｖｉｎが変わると、スイッチング素子ＳＷ１の駆動パルスのデューティ比が変化してスイッチング周波数は一定に維持されることとなる。

図５には、図１の実施形態におけるスイッチング制御回路２０の変形例が示されている。この変形例は、コイルＬ１が接続されたノードＮ１と接地点との間に、ノードＮ１の電位ＶＬを分圧する直列の抵抗Ｒ１とＲ２を設け、該抵抗でＶＬを分圧した電圧をリップル注入回路の入力とするように構成したものである。なお、分圧用の抵抗Ｒ１とＲ２を含んだものをリップル注入回路２７とみることもできる。

図６は、図４の実施形態におけるスイッチング制御回路２０の変形例を示すもので、この変形例のスイッチング制御回路２０は、アダプティブ・オンタイマ２２に出力電圧Ｖoutを入力する代わりに、リップル注入回路２７のノードＮ３に接続され該ノードの電位を平滑して模擬的に出力電圧に相当する電圧Ｖemuを生成するローパスフィルタ（模擬電圧生成回路）２１を設け、電圧Ｖemuをアダプティブ・オンタイマ２２に入力するようにしたものである。図５の変形例と同様にノードＮ１の電位ＶＬを分圧する直列の抵抗Ｒ１とＲ２を設け、該抵抗でＶＬを分圧した電圧をリップル注入回路２７の入力とするように構成している。また、この変形例では、出力電圧を分圧する直列の抵抗Ｒfb1とＲfb2を外付けの素子で構成している。なお、抵抗Ｒfb1とＲfb2のうちＲfb1を外付けの素子で構成してもよい。

図５および図６のいずれの変形例も、分圧用の抵抗Ｒ１とＲ２を設けることにより、リップル注入回路２７を構成する容量の耐圧が低い場合にも適用することができるという利点がある。また、本発明者らが使用を想定した容量素子は、耐圧が低いほど単位面積当たりの容量値が高いつまり同一の容量値の場合には素子サイズを小さくすることができるため、図１の回路に比べて図５および図６の変形例の方がより少ない面積で実現することができる。
また、図４の実施例においては、出力電圧を分圧する直列の抵抗Ｒfb1とＲfb2がチップに内蔵されているため、部品数が少なくなる半面、出力電圧Ｖoutが固定されてしまうというデメリットがあるが、図６の変形例においては外付けの抵抗Ｒfb1とＲfb2の値を調整することで出力電圧Ｖoutを任意に設定できるという利点がある。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図５および図６の変形例においては、フィルタ回路（模擬電圧生成回路）２１として、１個の抵抗と１個の容量とからなるローパスフィルタを使用したものを示したが、同様なローパスフィルタを多段に接続したフィルタ回路を使用するようにしてもよい。このような回路を使用することにより、素子数は多いが、１段のローパスフィルタで構成した回路に比べて各段の容量の素子サイズを小さくすることができるという利点がある。

また、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２をスイッチング制御用ＩＣに内蔵される素子として接続するようにしたＤＣ−ＤＣコンバータについて説明したが、スイッチング素子ＳＷ１，ＳＷ２が外付け素子である場合にも適用することができる。さらに、前記実施形態では、スイッチング素子ＳＷ１がＮチャネルＭＯＳトランジスタである場合について説明したが、スイッチング素子ＳＷ１がＰチャネルＭＯＳトランジスタである場合にも適用することができる。

さらに、前記実施形態では、コイルＬ１の始端と接地点との間に接続されるロウ側の整流用素子としてＭＯＳトランジスタなどからなるスイッチング素子ＳＷ２を使用しているが、スイッチング素子ＳＷ２の代わりにダイオードを使用するＤＣ−ＤＣコンバータも可能であり、その場合にも本発明を適用することができる。

２０ スイッチング制御回路
２１ 模擬電圧生成回路
２２ アダプティブ・オンタイマ（アダプティブ・オンタイム回路）
２３ コンパレータ（電圧比較回路）
２４ ＲＳフリップフロップ（制御パルス生成回路）
２５ａ，２５ｂ ドライバ回路
２６ 制御ロジック
２７ リップル注入回路
Ｌ１ コイル（インダクタ）
Ｃ１ コンデンサ（平滑用コンデンサ）
ＳＷ１ 駆動用スイッチング素子（スイッチング素子）
ＳＷ２ 同期整流用スイッチング素子（スイッチング素子）

Claims (4)

1. 直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、
   前記インダクタに間歇的に電流を流す駆動用スイッチング素子と、
   半導体チップ上に半導体集積回路として構成され、出力電圧を分圧したフィードバック電圧に応じた制御パルスを生成して前記駆動用スイッチング素子をオン、オフ制御する制御回路と、
   を備え、入力電圧と異なる電位の電圧を出力するスイッチング電源装置であって、
   前記制御回路は、
   前記フィードバック電圧と所定の電圧とを比較する電圧比較回路と、
   前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を積分する時定数回路を有し、直列ＲＣ回路を介して前記フィードバック電圧にリップル成分を付加するリップル注入回路と、
   前記電圧比較回路の出力に基づいて制御パルスを生成する制御パルス生成回路と、
   を備え、前記制御パルス生成回路により生成された制御パルスに基づいて前記駆動用スイッチング素子をオン、オフさせるように構成されていることを特徴とするスイッチング電源装置。
2. 前記駆動用スイッチング素子と前記インダクタとの接続ノードの電位を分圧する分圧回路を備え、前記時定数回路は、前記分圧回路により分圧された電位を入力として動作することを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記制御回路は、入力電圧および出力電圧もしくは出力電圧に比例する電圧に対応した時間を計時する計時手段をさらに備え、
   前記制御パルス生成回路は、前記計時手段の出力と前記電圧比較回路の出力に基づいて前記計時手段の計時時間に相当するパルス幅を有する制御パルスを生成し、前記入力電圧が変化した場合に前記制御パルスのパルス幅を変化させ、スイッチング周期を一定に維持するように構成されていることを特徴とする請求項１または２に記載のスイッチング電源装置。
4. 前記制御回路は、前記時定数回路を通した電圧を平滑して前記出力電圧に対応した模擬電圧を生成し出力する模擬電圧生成回路を備え、
   前記計時手段は前記入力電圧および前記模擬電圧に対応した時間を計時するように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。

Images