JP2015188301A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】軽負荷時の逆流電流発生時に、出力トランジスタをオフし続けた状態から、通常動作へすぐに復帰できるＤＣ／ＤＣコンバータを提供する。
【解決手段】リップル生成回路と平滑回路とオンタイム信号を出力するタイマー回路とを備えたオンタイマー回路に、逆流電流が発生する兆候を検出する論理回路と、論理回路の検出信号によってリップル生成回路の出力電圧を維持または所定の電圧に制御するスイッチ回路を備えた。
【選択図】図１

Description

本発明は、直流電圧を変換するＤＣ／ＤＣコンバータに関し、タイマー回路を備えたＤＣ／ＤＣコンバータに関する。

従来のＤＣ／ＤＣコンバータについて説明する。図１１は、従来のＤＣ／ＤＣコンバータを示す回路図である。
従来のＤＣ／ＤＣコンバータは、コンパレータ５０４と、ＲＳ−ＦＦ回路１１３と、駆動回路１１０と、参照電圧生成回路５０３と、タイマー回路５０１と、出力トランジスタであるＮＭＯＳトランジスタ１０８と、ＮＭＯＳトランジスタ１０９と、コンデンサ１０７と、コイル１０６と、抵抗１０３、１０４、５０２と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。

コンパレータ５０４の反転入力端子には出力端子１０２の出力電圧Ｖｏｕｔが分圧された分圧電圧ＶＦＢが入力され、非反転入力端子には電源電圧と出力電圧Ｖｏｕｔに依存させたリップル電圧と所定の傾斜に変化するスロープ電圧を付加した参照電圧が入力され、比較結果に応じた信号を出力する。分圧電圧ＶＦＢが参照電圧より高い時にはＬｏの信号を、分圧電圧ＶＦＢが参照電圧より低い時にはＨｉｇｈの信号をＲＳ−ＦＦ回路１１３のセット端子に出力する。ＲＳ−ＦＦ回路１１３のリセット端子にはタイマー回路５０１から出力される信号が供給され、コンパレータ５０４の出力信号とタイマー回路５０１の出力信号に応じてＲＳ−ＦＦ回路１１３のＱ端子から出力信号が出力される。駆動回路１１０はＲＳ−ＦＦ回路１１３の信号を受けてＮＭＯＳトランジスタ１０８、１０９のオンオフを制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる（例えば、特許文献１図１参照）。

特開２０１１−１８２５３３号公報

しかしながら、従来のＤＣ／ＤＣコンバータは、軽負荷時に出力電圧が上昇したときに、出力電圧を下げるために出力トランジスタをオフする制御を続けると、出力電圧が下がり通常動作に復帰する時にタイマー回路が所定のオン時間を得られず通常動作に復帰するのに時間がかかるという課題があった。また、通常の連続モード制御の時に比べて軽負荷時に大きなリップルが発生するという課題があった。

本発明は、上記課題に鑑みてなされ、軽負荷時に出力電圧が上昇して、出力トランジスタをオフさせる制御を続けても、通常動作へすぐに復帰できるＤＣ／ＤＣコンバータを提供する。

従来の課題を解決するため、本発明のＤＣ／ＤＣコンバータは以下のような構成とした。
リップル生成回路と平滑回路とオンタイム信号を出力するタイマー回路とを備えたオンタイマー回路に、逆流電流が発生する兆候を検出する論理回路と、論理回路の検出信号によってリップル生成回路の出力電圧を維持、または所定の電圧に制御するスイッチ回路を備えた。

本発明のＤＣ／ＤＣコンバータは、休止状態中にリップル生成回路の出力電圧を維持、または所定の電圧に制御することで、休止状態から通常動作に円滑に復帰することできる、と言う効果がある。

本実施形態のＤＣ／ＤＣコンバータの一例を示す回路図である。 本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の一例を示す回路図である。 本実施形態のＤＣ／ＤＣコンバータのコンパレータの構成例を示す回路図である。 本実施形態のＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。 本実施形態のＤＣ／ＤＣコンバータの他の例を示す回路図である。 本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の他の例を示す回路図である。 本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の他の例を示す回路図である。 図７のオンタイマー回路のアナログスイッチ回路の一例を示す回路図である。 本実施形態のＤＣ／ＤＣコンバータの軽負荷時の動作を示すタイミングチャートである。 本実施形態のＤＣ／ＤＣコンバータの他の例を示す回路図である。 従来のＤＣ／ＤＣコンバータの構成を示す回路図である。

以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態のＤＣ／ＤＣコンバータの一例を示す回路図である。
本実施形態のＤＣ／ＤＣコンバータは、コンパレータ１１２と、ＲＳ−ＦＦ回路１１３と、擬似リップル回路１１４と、駆動回路１１０と、基準電圧回路１０５と、オンタイマー回路１１１と、出力トランジスタであるＮＭＯＳトランジスタ１０８、１０９と、逆流電流検出回路１６１と、コイル１０６と、コンデンサ１０７と、抵抗１０３、１０４と、グラウンド端子１００と、電源端子１０１と、出力端子１０２を備えている。

図２は、オンタイマー回路１１１の一例を示す回路図である。オンタイマー回路１１１は、リップル生成回路２３０と、平均化回路２４０と、タイマー回路２５０と、ＯＲ回路２６１と、ＮＭＯＳトランジスタ２６２と、入力端子１２１、１２５と、出力端子１２４、１２６を備えている。リップル生成回路２３０は、スイッチ回路２０８と、定電流回路２０１と、コンデンサ２０９と、抵抗２１０で構成する。平均化回路２４０は、抵抗２１１と、コンデンサ２１２で構成する。タイマー回路２５０は、定電流回路２０２と、インバータ２１３と、ＮＭＯＳトランジスタ２１４と、コンデンサ２１５と、コンパレータ２１６で構成する。

図３にコンパレータ１１２の回路図を示す。コンパレータ１１２は、定電流回路３１２、３１３、３１４、３１５と、インバータ３１６、３１７と、ＰＭＯＳトランジスタ３０６、３０７、３０８、３０９、３１０、３１１と、第一の非反転入力端子３０１と、第一の反転入力端子３０２と、第二の非反転入力端子３０３と、第二の反転入力端子３０４と、出力端子３０５を備えている。

次に、本実施形態のＤＣ／ＤＣコンバータの接続について説明する。
コンパレータ１１２は、第一の反転入力端子は擬似リップル回路１１４の出力端子１２２に接続され、第一の非反転入力端子は擬似リップル回路１１４の出力端子１２３に接続され、第二の反転入力端子は抵抗１０３と抵抗１０４の接続点に接続され、第二の非反転入力端子は基準電圧回路１０５の正極に接続され、出力端子はＲＳ−ＦＦ回路１１３のセット端子に接続される。抵抗１０３のもう一方の端子は出力端子１０２に接続され、抵抗１０４のもう一方の端子はグラウンド端子１００に接続される。基準電圧回路１０５の負極はグラウンド端子１００に接続される。ＲＳ−ＦＦ回路１１３は、リセット端子はオンタイマー回路１１１の出力端子１２４に接続され、出力端子は駆動回路１１０の第一の入力端子およびオンタイマー回路１１１の入力端子１２１に接続される。ＮＭＯＳトランジスタ１０８は、ゲートは駆動回路１１０の第一の出力端子に接続され、ドレインは電源端子１０１に接続され、ソースはコイル１０６の一方の端子及びＮＭＯＳトランジスタ１０９のドレインに接続される。ＮＭＯＳトランジスタ１０９は、ゲートは駆動回路１１０の第二の出力端子およびオンタイマー回路１１１の入力端子１２５に接続され、ソースはグラウンド端子１００に接続される。コンデンサ１０７は、一方の端子は出力端子１０２とコイル１０６のもう一方の端子に接続され、もう一方の端子はグラウンド端子１００に接続される。逆流電流検出回路１６１は、入力端子はＮＭＯＳトランジスタ１０９のドレインに接続され、出力端子は駆動回路１１０の第二の入力端子に接続される。

オンタイマー回路１１１の接続について説明する。定電流回路２０１は、一方の端子は電源端子１０１に接続され、もう一方の端子はスイッチ回路２０８に接続される。コンデンサ２０９は、一方の端子はスイッチ回路２０８のもう一方の端子とノードＡに接続され、もう一方の端子はグラウンド端子１００に接続される。抵抗２１０は、一方の端子はノードＡに接続される。抵抗２１１は、一方の端子はノードＡに接続され、もう一方の端子は出力端子１２６とノードＢに接続される。ＮＭＯＳトランジスタ２６２は、ゲートはＯＲ回路２６１の出力端子に接続され、ドレインは抵抗２１０のもう一方の端子に接続され、ソースはグラウンド端子１００に接続される。ＯＲ回路２６１の第一の入力端子は入力端子１２１に接続され、第二の入力端子は入力端子１２５に接続される。コンデンサ２１２は、一方の端子はノードＢに接続され、もう一方の端子はグラウンド端子１００に接続される。インバータ２１３は、入力端子は入力端子１２１とスイッチ回路２０８の制御端子に接続され、出力端子はＮＭＯＳトランジスタ２１４のゲートに接続される。ＮＭＯＳトランジスタ２１４は、ドレインはコンデンサ２１５の一方の端子と定電流回路２０２の一方の端子に接続され、ソースはグラウンド端子１００に接続される。コンデンサ２１５のもう一方の端子はグラウンド端子１００に接続される。定電流回路２０２のもう一方の端子は電源端子１０１に接続される。コンパレータ２１６は、非反転入力端子はコンデンサ２１５の一方の端子に接続され、反転入力端子はノードＢに接続され、出力端子は出力端子１２４に接続される。

コンパレータ１１２の接続について説明する。定電流回路３１２は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ３０６のソースとＰＭＯＳトランジスタ３０７のソースに接続される。ＰＭＯＳトランジスタ３０６は、ゲートは第一の非反転入力端子３０１に接続され、ドレインは定電流回路３１４とＰＭＯＳトランジスタ３１０のゲート及びドレインの接続点に接続される。ＰＭＯＳトランジスタ３０７は、ゲートは第一の反転入力端子３０２に接続され、ドレインはインバータ３１６の入力端子に接続される。定電流回路３１３は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ３０８のソースとＰＭＯＳトランジスタ３０９のソースに接続される。ＰＭＯＳトランジスタ３０８は、ゲートは第二の非反転入力端子３０３に接続され、ドレインは定電流回路３１４とＰＭＯＳトランジスタ３１０のゲート及びドレインの接続点に接続される。ＰＭＯＳトランジスタ３０９は、ゲートは第二の反転入力端子３０４に接続され、ドレインはインバータ３１６の入力端子に接続される。ＰＭＯＳトランジスタ３１０のソースは電源端子１０１に接続され、定電流回路３１４のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３１１は、ゲートはＰＭＯＳトランジスタ３１０のゲートに接続され、ドレインはインバータ３１６の入力端子に接続され、ソースは電源端子１０１に接続される。定電流回路３１５は、一方の端子はインバータ３１６の入力端子に接続され、もう一方の端子はグラウンド端子１００に接続される。インバータ３１７は、入力端子はインバータ３１６の出力端子に接続され、出力端子は出力端子３０５に接続される。

次に、本実施形態のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは出力端子１０２から出力電圧Ｖｏｕｔを出力する。抵抗１０３と１０４は、出力電圧Ｖｏｕｔを分圧し、分圧電圧ＶＦＢを出力する。コンパレータ１１２は図３に示すような４端子入力の構成をしており、第二の非反転入力端子に入力される基準電圧回路１０５の基準電圧Ｖｒｅｆと、第二の反転入力端子に入力される分圧電圧ＶＦＢと、第一の反転入力端子に入力される擬似リップル回路１１４の出力端子１２２から出力される電圧と、第一の非反転入力端子に入力される擬似リップル回路１１４の出力端子１２３から出力される電圧とを比較し、コンパレータ１１２の出力端子から信号ＶＳを出力する。オンタイマー回路１１１の出力端子１２４から出力される出力信号をオンタイム信号ＶＲ、ＲＳ−ＦＦ回路１１３のＱ端子から出力される出力信号を信号ＶＱ、駆動回路１１０の第二の出力端子から出力される出力信号を信号ＶＬとする。

図４は各ノードの電圧の時間変化を示したタイミングチャートである。電圧ＶＦＢが基準電圧Ｖｒｅｆを下回ると信号ＶＳがＨｉｇｈとなり、ＲＳ−ＦＦ回路１１３のＱ端子の信号ＶＱをＨｉｇｈにさせる。そして、信号ＶＱが駆動回路１１０に入力され信号ＶＱに応じてＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、分圧電圧ＶＦＢ（出力電圧Ｖｏｕｔ）を上昇させる。オンタイマー回路１１１の出力端子１２４から信号が出力されオンタイム信号ＶＲがＨｉｇｈになると、ＲＳ−ＦＦ回路１１３によって信号ＶＱはＬｏとなり、ＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせ、分圧電圧ＶＦＢ（出力電圧Ｖｏｕｔ）を低下させる。信号ＶＱがＨｉｇｈの時間をＴｏｎ、信号ＶＱがＨｉｇｈとなってから再びＨｉｇｈになるまでの時間をＴＳとし、この時間を１周期としてこの周期に従って制御を行うことで出力トランジスタとして動作するＮＭＯＳトランジスタ１０８とＮＭＯＳトランジスタ１０９を制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる。

コンパレータ１１２は、擬似リップル回路１１４の出力端子１２２から出力される電圧をコンパレータ１１２の第一の反転入力端子に入力することで、第二の反転入力端子に入力される分圧電圧ＶＦＢとコンパレータ１１２内で加算され、分圧電圧ＶＦＢがリップル成分を含む電圧となる。そして、擬似リップル回路１１４の出力端子１２３から出力される電圧をコンパレータ１１２の第一の非反転入力端子に入力することで、第二の非反転入力端子に入力される基準電圧Ｖｒｅｆとコンパレータ１１２内で加算され、この加算された二つの信号を比較することでコンパレータ１１２から信号ＶＳが出力される。

オンタイマー回路１１１の定電流回路２０１に流れる電流を電流Ｉ３、定電流回路２０２に流れる電流を電流Ｉ４、抵抗２１０に流れる電流をＩ２とする。電流Ｉ２は、抵抗２１０の抵抗値をＲ２、ノードＡの電圧をＶｃｒｅｆ０とすると、Ｉ２＝Ｖｃｒｅｆ０／Ｒ２と表される。スイッチ回路２０８は、信号ＶＱによって制御される。信号ＶＱがＨｉｇｈの時は、スイッチ回路２０８がオンし、電流Ｉ３でコンデンサ２０９の充電と電流Ｉ２での放電がされる。また、信号ＶＱがＬｏの時は、スイッチ回路２０８はオフし、コンデンサ２０９の電荷が電流Ｉ２で放電される。信号ＶＱと信号ＶＬは逆相の信号である。従って、信号ＶＱがＨｉｇｈのとき信号ＶＬはＬｏ、信号ＶＬがＨｉｇｈのとき信号ＶＱはＬｏとなり、ＯＲ回路２６１は通常の動作では常にＨｉｇｈを出力し、ＮＭＯＳトランジスタ２６２をオンさせる。充電の電荷量をＱ１、放電の電荷量をＱ２とするとＱ１＝Ｉ３×Ｔｏｎ、Ｑ２＝Ｉ２×ＴＳと表される。Ｑ１＝Ｑ２となるためＩ３×Ｔｏｎ＝Ｉ２×ＴＳとなり、Ｔｏｎ／ＴＳ＝Ｉ２／Ｉ３＝Ｖｏｕｔ／ＶＤＤとなる。よって、Ｖｏｕｔ＝ＶＤＤ×Ｉ２／Ｉ３となる。

Ｉ２＝Ｖｃｒｅｆ０／Ｒ２のためＶｏｕｔ＝ＶＤＤ×Ｖｃｒｅｆ０／Ｒ２／Ｉ３となりＶｃｒｅｆ０＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ３となる。こうして、電圧Ｖｃｒｅｆ０は、出力電圧Ｖｏｕｔに比例した電圧であるといえ、この電圧には出力電圧Ｖｏｕｔのリップル成分が含まれている。平均化回路２４０の出力電圧、即ちノードＢの電圧Ｖｃｒｅｆは、抵抗２１１とコンデンサ２１２で電圧Ｖｃｒｅｆ０を平均化しリップル成分を除去している。このため、電圧Ｖｃｒｅｆは、出力電圧Ｖｏｕｔに比例し、かつリップル成分を除去した電圧であり、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ３となる。

ＮＭＯＳトランジスタ２１４は、信号ＶＱが反転した信号でオンオフ制御される。コンパレータ２１６の非反転入力端子の電圧をＶｃａｐとすると、ＮＭＯＳトランジスタ２１４がオフのとき電流Ｉ４によってコンデンサ２１５が充電され、電圧Ｖｃａｐは上昇する。コンパレータ２１６は、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより低い時に、出力端子１２４にＬｏのオンタイム信号ＶＲを出力し、電圧Ｖｃａｐが電圧Ｖｃｒｅｆより高い時に、出力端子１２４にＨｉｇｈのオンタイム信号ＶＲを出力する。そして、ＲＳ−ＦＦ回路１１３により信号ＶＱがＬｏとなり、ＮＭＯＳトランジスタ２１４がオンするので、コンデンサ２１５の電荷が放電され、電圧Ｖｃａｐは低下する。

コンデンサ２１５の容量値をＣ２とすると、オン時間ＴｏｎはＴｏｎ＝Ｃ２／Ｉ４×Ｖｃｒｅｆ＝Ｃ２×Ｉ３／Ｉ４×Ｒ２×Ｖｏｕｔ／ＶＤＤとなり、オン時間ＴｏｎはＶｏｕｔ／ＶＤＤで表されるｄｕｔｙ制御を行う。

逆流電流検出回路１６１は、軽負荷の状態になってコイル１０６に逆流電流が発生すると、ＮＭＯＳトランジスタ１０９のドレイン電圧によってコイル１０６の逆流電流を検出して、駆動回路１１０の第二の入力端子に検出信号を出力する。駆動回路１１０は、検出信号を受けると、ＮＭＯＳトランジスタ１０８、１０９をオフするように制御する。この状態を休止状態という。休止状態の時、信号ＶＱと信号ＶＬはＬｏとなり、スイッチ回路２０８とＮＭＯＳトランジスタ２６２をオフさせる。こうして、定電流回路２０１からコンデンサ２０９への充電、コンデンサ２０９から抵抗２１０への放電がとまり、休止状態中電圧Ｖｃｒｅｆ０は電圧を維持し、所望の電圧から外れることがなくなる。休止状態から復帰すると電圧Ｖｃｒｅｆ０と電圧Ｖｃｒｅｆは休止状態前の状態を維持しているため、コンパレータ２１６はスムーズに出力端子１２４から信号を出力してスイッチング動作を再開することができる。このように、休止状態中コンデンサ２０９の放電や充電を止め電圧Ｖｃｒｅｆ０の電圧を維持することで、休止状態から復帰した後スムーズにタイマー回路２５０が動作し、スムーズにスイッチング動作を再開させることができる。

なお、逆流電流検出回路１６１は、ＮＭＯＳトランジスタ１０９のドレイン電圧によってコイル１０６の逆流電流を検出する構成としたが、コイル１０６の電流がゼロのなったことを検出しても良い。また、信号ＶＱはＲＳ−ＦＦ回路１１３のＱ端子の信号を用いたが、ＮＭＯＳトランジスタ１０８のゲートに入力される信号に同期した信号であれば他のノードから用いても良い。また、休止状態中のコンデンサ２０９の放電を止める素子としてＮＭＯＳトランジスタ２６２を用いたが、この構成に限らずスイッチ回路などを用いても良い。

以上説明したように、本実施形態のＤＣ／ＤＣコンバータは、休止状態中リップル生成回路の出力電圧を維持することで、休止状態から復帰する時タイマー回路をスムーズに動作させ、スムーズにスイッチング動作を再開させることができる。

図５は、本実施形態のＤＣ／ＤＣコンバータの他の例を示す回路図である。図１との違いは、オンタイマー回路１１１の入力端子１２５へ入力する信号を、逆流電流検出回路１６１の検出信号とした点である。その他の回路構成及び接続は、図１の回路と同様である。図６は、本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の他の例を示す回路図である。図２との違いは、ＯＲ回路２６１をＲＳ−ＦＦ回路７０１に変更した点である。ＲＳ−ＦＦ回路７０１のリセット端子は入力端子１２５に接続され、セット端子は入力端子１２１に接続され、出力端子はＮＭＯＳトランジスタ２６２のゲートに接続される。その他の回路構成及び接続は、図２の回路と同様である。

図５のＤＣ／ＤＣコンバータの動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力され、出力端子１０２の出力電圧Ｖｏｕｔが一定になるよう制御される動作は第一の実施形態と同様である。

逆流電流検出回路１６１は、軽負荷の状態になってコイル１０６に逆流電流が発生すると、ＮＭＯＳトランジスタ１０９のドレイン電圧によってコイル１０６の逆流電流を検出して、駆動回路１１０の第二の入力端子に検出信号を出力する。駆動回路１１０は、この信号を受けてＮＭＯＳトランジスタ１０８、１０９をオフするように制御する。この状態を休止状態という。休止状態の時、信号ＶＱはＬｏとなりスイッチ回路２０８をオフさせ、ＲＳ−ＦＦ回路７０１のセット端子にＬｏが入力される。逆流電流検出回路１６１の出力はＨｉｇｈのため、ＲＳ−ＦＦ回路７０１の出力端子にはＬｏが出力されＮＭＯＳトランジスタ２６２をオフさせる。こうして、定電流回路２０１からコンデンサ２０９への充電、コンデンサ２０９から抵抗２１０への放電が止まり、休止状態中電圧Ｖｃｒｅｆ０は電圧を維持し所望の電圧から外れることがなくなる。休止状態から復帰すると電圧Ｖｃｒｅｆ０と電圧Ｖｃｒｅｆは休止状態前の状態を維持しているため、コンパレータ２１６はスムーズに出力端子１２４から信号を出力してスイッチング動作を再開することができる。このように、休止状態中コンデンサ２０９の放電や充電を止め電圧Ｖｃｒｅｆ０の電圧を維持することで休止状態から復帰した後スムーズにタイマー回路２５０が動作し、スムーズにスイッチング動作を再開させることができる。

なお、逆流電流検出回路１６１は、ＮＭＯＳトランジスタ１０９のドレイン電圧によってコイル１０６の逆流電流を検出する構成としたが、コイル１０６の電流がゼロのなったことを検出しても良い。また、信号ＶＱはＲＳ−ＦＦ回路１１３のＱ端子の信号を用いたが、ＮＭＯＳトランジスタ１０８のゲートに入力される信号に同期した信号であれば他のノードから用いても良い。また、ＮＭＯＳトランジスタ２６２をオフさせる回路としてＲＳ−ＦＦ回路を用いたが、この構成に限らずＮＭＯＳトランジスタ２６２をオフできる回路であればどのような回路でも良い。また、休止状態中のコンデンサ２０９の放電を止める素子としてＮＭＯＳトランジスタ２６２を用いたが、この構成に限らずスイッチ回路などを用いても良い。

以上説明したように、図５のＤＣ／ＤＣコンバータは、休止状態中リップル生成回路の出力電圧を維持することで、休止状態から復帰する時タイマー回路をスムーズに動作させ、スムーズにスイッチング動作を再開させることができる。

図５のＤＣ／ＤＣコンバータは、オンタイマー回路１１１の入力端子１２５へ入力する信号を、逆流電流検出回路１６１の検出信号とした。このように構成すると、ＮＭＯＳトランジスタ１０９の代わりにダイオードを用いたＤＣ／ＤＣコンバータにおいても、同様な効果を得ることが出来る。この場合、逆流電流検出回路１６１は、コイル１０６に電流が流れなくなったことを検出するように構成する。

図７は、本実施形態のＤＣ／ＤＣコンバータのオンタイマー回路の他の例を示す回路図である。図２との違いは、ＮＭＯＳトランジスタ２６２をアナログスイッチ回路８００に変更した点である。

図８は、アナログスイッチ回路８００の一例を示す回路図である。アナログスイッチ回路８００は、スイッチ回路８１１、８１２と、インバータ８１３と、定電圧回路８１４と、入力端子８０２、８０３と、出力端子８０１で構成される。

アナログスイッチ回路８００は、入力端子８０２はＯＲ回路２６１の出力端子に接続され、入力端子８０３はグラウンド端子１００に接続され、出力端子８０１は抵抗２１０に接続される。インバータ８１３は、入力端子は入力端子８０２とスイッチ回路８１１の制御端子に接続され、出力端子はスイッチ回路８１２の制御端子に接続される。スイッチ回路８１１は、一方の端子は定電圧回路８１４の正極に接続され、もう一方の端子は出力端子８０１に接続される。スイッチ回路８１２は、一方の端子は入力端子８０３に接続され、もう一方の端子は出力端子８０１に接続される。定電圧回路８１４の負極はグラウンド端子１００に接続される。
他は回路構成及び接続関係は図２と同様である。

図７のオンタイマー回路を備えた本実施形態のＤＣ／ＤＣコンバータの動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力され、出力端子１０２の出力電圧Ｖｏｕｔが一定になるよう制御される動作は図１の回路と同様である。

図９は、軽負荷で動作する時の各ノードの変化を示したタイミングチャートである。ＩＬはコイル電流を示す。図９は、最初の１周期（ＴＳ１）に図２と図６のオンタイマー回路のタイミングチャートを示し、次の１周期（ＴＳ２）に図７のオンタイマー回路のタイミングチャートを示している。

軽負荷時の動作では、連続モードで動作している通常状態よりもリップルが大きくなるが（ＴＳ１）、図７のような回路構成とすることでリップルを小さくすることが出来る（ＴＳ２）。

軽負荷の状態で出力電圧Ｖｏｕｔが低下し分圧電圧ＶＦＢが基準電圧Ｖｒｅｆを下回ると、コンパレータ１１２はＨｉｇｈの信号を出力して駆動回路１１０を介してＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ出力電圧Ｖｏｕｔを上昇させる。出力電圧Ｖｏｕｔの上昇に伴い分圧電圧ＶＦＢも上昇し、一定時間後オンタイマー回路１１１のタイマー回路２５０の出力端子からＨｉｇｈの信号が出力されて、駆動回路１１０を介してＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせる。

ＮＭＯＳトランジスタ１０８をオフ後、コイル１０６に蓄えられたエネルギーによりコイル電流ＩＬが出力端子１０２に流れ出力電圧Ｖｏｕｔをさらに上昇させる。そして、コイル１０６のエネルギーが減少しコイル電流ＩＬがゼロになった時、逆流電流検出回路１６１はＮＭＯＳトランジスタ１０９のドレイン電圧によって逆流電流を検出して、検出信号を出力する。検出信号が入力されると、駆動回路１１０は、ＮＭＯＳトランジスタ１０９をオフする。

その後、出力電圧Ｖｏｕｔは徐々に低下し分圧電圧ＶＦＢが基準電圧Ｖｒｅｆを下回ると、コンパレータ１１２がＨｉｇｈの信号を出力して駆動回路１１０を介してＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、出力電圧Ｖｏｕｔを上昇させる。このような動作を繰り返して出力電圧Ｖｏｕｔを一定に制御する。

逆流電流検出回路１６１が逆流電流を検出して駆動回路１１０に信号を出力し、ＮＭＯＳトランジスタ１０８、１０９がオフするように制御する状態を休止状態という。休止状態の時、信号ＶＱはＬｏとなりスイッチ回路２０８、８１２をオフ、スイッチ回路８１１をオンさせ、電圧Ｖｃｒｅｆ０を定電圧回路８１４の出力する電圧Ｖ１にする。軽負荷の状態での制御はＮＭＯＳトランジスタ１０８をオフしてから、コイル電流ＩＬがゼロになるまで出力電圧Ｖｏｕｔが上昇し続けるため、連続モードで制御する通常状態と比べてリップルが大きくなる。これを改善するため休止状態の時、定電圧回路８１４にて電圧Ｖｃｒｅｆ０および電圧Ｖｃｒｅｆを電圧Ｖ１に下げている。分圧電圧ＶＦＢが基準電圧Ｖｒｅｆを下回るとコンパレータ１１２がＨｉｇｈの信号を出力して駆動回路１１０を介してＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせコイル電流ＩＬを上昇させる。逆流電流検出回路１６１は、コイル電流ＩＬの逆流が解除されたことを検出して、スイッチ回路２０８、８１２をオン、スイッチ回路８１１をオフして、電圧Ｖｃｒｅｆ０を電圧Ｖ１から上昇させる。電圧Ｖｃｒｅｆは平滑回路２４０によってすぐには電圧が上昇せず電圧Ｖ１を維持し、オン時間Ｔｏｎを短縮する制御がされる。オン時間Ｔｏｎが短いためコイル電流ＩＬの上昇と出力電圧の上昇幅が減り、リップル電圧の上昇を抑えることができる。また、電圧Ｖｃｒｅｆは休止状態前の状態に近い状態を維持しているため、コンパレータ２１６はスムーズに出力端子１２４から信号を出力してスイッチング動作を再開することができる。

なお、リップル電圧の大きさは電圧Ｖ１を調節することで小さく制御することは可能だが、小さくしすぎるとコンパレータ２１６がスムーズに出力端子１２４から信号を出力することが困難になる。このため、リップルが小さくかつスムーズに動作するように最適値に調節する必要がある。また、信号ＶＱはＲＳ−ＦＦ回路１１３のＱ端子の信号を用いたが、ＮＭＯＳトランジスタ１０８のゲートに入力される信号に同期した信号であれば他のノードから用いても良い。また、アナログスイッチ回路８００を制御する回路としてＯＲ回路を用いたが、この構成に限らずアナログスイッチ回路８００を制御できる回路であればどのような回路でも良い。

以上説明したように、図７のオンタイマー回路を備えた本実施形態のＤＣ／ＤＣコンバータは、休止状態中リップル生成回路の出力電圧を所定の電圧に制御することで、休止状態から復帰する時タイマー回路をスムーズに動作させ、スムーズにスイッチング動作を再開させることができる。また、軽負荷時のリップル電圧を小さくすることができる。

図１０は、本実施形態のＤＣ／ＤＣコンバータの他の例を示す回路図である。図１の実施形態のＤＣ／ＤＣコンバータとの違いは、オンタイマー回路１１１の出力端子１２５から電圧Ｖｃｒｅｆを出力し、コンパレータ１１２の第二の反転入力端子に入力し、出力電圧Ｖｏｕｔを分圧する抵抗１０３、１０４を削除した点である。

図１０のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは出力端子１０２から出力電圧Ｖｏｕｔを出力する。コンパレータ１１２は、図３に示すような４端子入力の構成をしており、第二の非反転入力端子に入力される基準電圧回路１０５の基準電圧Ｖｒｅｆと、第二の反転入力端子に入力されるオンタイマー回路１１１から出力される電圧Ｖｃｒｅｆと、第一の反転入力端子に入力される擬似リップル回路１１４の出力端子１２２から出力される電圧と、第一の非反転入力端子に入力される擬似リップル回路１１４の出力端子１２３から出力される電圧とを比較し、コンパレータ１１２の出力端子から信号ＶＳを出力する。オンタイマー回路１１１は、入力端子１２１に信号ＶＱが入力し、入力端子１２５に信号ＶＬが入力し、出力端子１２４からオンタイム信号ＶＲを出力し、出力端子１２６から電圧Ｖｃｒｅｆを出力する。ＲＳ−ＦＦ回路１１３は、Ｒ端子にオンタイム信号ＶＲが入力し、Ｓ端子に信号ＶＳが入力し、Ｑ端子から信号ＶＱを出力する。駆動回路１１０は、第二の出力端子から信号ＶＬを出力する。

本実施形態のオンタイマー回路１１１は、平均化回路２４０は出力電圧Ｖｏｕｔを直接用いずに出力電圧Ｖｏｕｔに比例する平均化された電圧Ｖｃｒｅｆを生成する。平均化回路２４０の出力電圧Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×Ｉ１であり、Ｉ１＝ＶＤＤ×Ｋのため、Ｖｃｒｅｆ＝Ｖｏｕｔ／ＶＤＤ×Ｒ２×ＶＤＤ×Ｋとなり、Ｖｃｒｅｆ＝Ｖｏｕｔ×Ｒ２×Ｋとなる。従って、Ｖｃｒｅｆと出力電圧Ｖｏｕｔは比例関係となり、Ｖｏｕｔ＝Ｖｃｒｅｆ×Ｒ２×Ｋとなるので、Ｖｃｒｅｆを制御することで所望の出力電圧Ｖｏｕｔが得られる。

平均化回路２４０の出力電圧Ｖｃｒｅｆが基準電圧Ｖｒｅｆを下回ると信号ＶＳがＨｉｇｈレベルとなり、ＲＳ−ＦＦ回路１１３のＱ端子の信号ＶＱをＨｉｇｈレベルにさせる。そして、信号ＶＱが駆動回路１１０に入力され信号ＶＱに応じてＮＭＯＳトランジスタ１０８をオン、ＮＭＯＳトランジスタ１０９をオフさせ、出力電圧Ｖｏｕｔを上昇させる。オンタイマー回路１１１の出力端子１２４から信号が出力されオンタイム信号ＶＲがＨｉｇｈレベルになると、ＲＳ−ＦＦ回路１１３によって信号ＶＱはＬｏレベルとなり、ＮＭＯＳトランジスタ１０８をオフ、ＮＭＯＳトランジスタ１０９をオンさせ、出力電圧Ｖｏｕｔを低下させる。信号ＶＱがＨｉｇｈレベルの時間をＴｏｎ、信号ＶＱがＨｉｇｈレベルとなってから再びＨｉｇｈレベルになるまでの時間をＴＳとし、この時間を１周期としてこの周期に従って制御を行うことで出力トランジスタとして動作するＮＭＯＳトランジスタ１０８とＮＭＯＳトランジスタ１０９を制御し、出力端子１０２から出力電圧Ｖｏｕｔを発生させる。

以上説明したように、本実施形態のＤＣ／ＤＣコンバータは、出力電圧Ｖｏｕｔを直接用いずにタイマー回路を動作できるため、出力電圧Ｖｏｕｔのノイズの影響などでオン時間のずれや誤動作することを防止でき、安定した制御をすることができる。また、オンタイム信号はduty制御が可能なため、入出力条件が変わっても、一定の動作周波数でＤＣ／ＤＣコンバータが動作することができる。

なお、本実施形態のＤＣ／ＤＣコンバータ及びオンタイマー回路は、本実施形態で説明した組合せに限定されるものではない。即ち、図２、図５、図１０ＤＣ／ＤＣコンバータと、図２、図６、図７のオンタイマー回路はどのように組み合わせても同様の効果が得られる。

また、本実施形態のＤＣ／ＤＣコンバータの制御は、出力電圧Ｖｏｕｔを一定にするため、電源電圧ＶＤＤとｄｕｔｙとの関係がＶｏｕｔ＝ＶＤＤ×ｄｕｔｙとなっており、このような制御がなされるＤＣ／ＤＣコンバータであれば、本実施形態及び構成のオンタイマー回路により出力電圧Ｖｏｕｔの制御ができる。たとえば、フォワード方式のＤＣ／ＤＣコンバータである。

フォワード方式のＤＣ／ＤＣコンバータの制御は、出力電圧Ｖｏｕｔ、電源電圧ＶＤＤ、負荷となるコイルの１次側巻き線をＮｐ、負荷となるコイルの１次側巻き線をＮｓとすると、Ｖｏｕｔ＝ＶＤＤ×ｄｕｔｙ×Ｎｓ／Ｎｐで制御がなされ、Ｎｓ／Ｎｐは固定定数であるので、本実施形態及び構成のＤＣ／ＤＣコンバータと同じｄｕｔｙによって出力電圧Ｖｏｕｔが制御される。特に、Ｎｓ＝Ｎｐの場合には本実施形態及び構成のＤＣ／ＤＣコンバータと同じになる。

一般的なフォワード方式のＤＣ／ＤＣコンバータの構成は、グラウンド端子にスイッチ素子が接続され、前記スイッチ素子がオンオフ動作をすることで、前記スイッチ素子により負荷となるコイルに流れる電流が制御されることにより、出力電圧Ｖｏｕｔが制御される。前記スイッチ素子をオンオフする制御端子には駆動回路が接続される。本実施形態及び構成のＲＳ−ＦＦ回路の出力信号ＶＱを、前記駆動回路に入力することで、出力電圧Ｖｏｕｔを発生させることができる。

以上説明したように、本実施形態及び構成のオンタイマー回路は、本実施形態及び構成のＤＣ／ＤＣコンバータに使用されると限定されるものではなく、他の構成のＤＣ／ＤＣコンバータに使用することができる。

また、本発明のＤＣ／ＤＣコンバータは、擬似リップル回路１１４を備える構成として説明したが、コンパレータ１１２の第一の反転入力端子にリップル生成回路２３０の電圧Ｖｃｒｅｆ０を入力し、第一の非反転入力端子に平均化回路２４０の電圧Ｖｃｒｅｆを入力する構成としても良い。ＤＣ／ＤＣコンバータをこのように構成すると、擬似リップル回路１１４を設けなくても、同様な効果を得ることが出来る。

１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子
１０５ 基準電圧回路
１０６ コイル
１１０ 駆動回路
１１１ オンタイマー回路
１１２、２１６ コンパレータ
１１３、７０１ ＲＳ−ＦＦ回路
１１４ 擬似リップル回路
１６１ 逆流電流検出回路
２０８、８１１、８１２ スイッチ回路
２０１、２０２、３１２、３１３、３１４、３１５ 定電流回路
２３０ リップル生成回路
２４０ 平滑回路
２５０ タイマー回路
８００ アナログスイッチ回路
８１４ 定電圧回路

Claims (5)

1. ＤＣ／ＤＣコンバータの出力電圧に応じた擬似リップル成分と、前記出力電圧に応じた電圧と、基準電圧と、を比較した結果の信号を出力するコンパレータと、
   出力トランジスタのゲートに入力される信号と同期した制御信号が入力され、オンタイム信号を出力するオンタイマー回路と、
   前記オンタイマー回路のオンタイム信号と前記コンパレータの出力信号が入力されるフリップフロップ回路と、
   前記フリップフロップ回路の出力信号が入力され、前記出力トランジスタを制御する駆動回路と、
   出力端子から電流が逆流する兆候を検出し、前記駆動回路に検出信号を出力する逆流電流検出回路と、
   を備えたＤＣ／ＤＣコンバータであって、
   前記オンタイマー回路は、
   前記制御信号によってリップル成分を生成し出力するリップル生成回路と、
   前記リップル成分を平均化した電圧を出力する平均化回路と、
   前記平均化回路の出力する電圧と前記制御信号とによって前記オンタイム信号を生成し出力するタイマー回路と、
   前記制御信号が入力される論理回路と、
   前記論理回路の出力信号が入力され、前記出力電流が逆流する兆候を検出した時に前記リップル生成回路の出力電圧を維持するように制御する、前記リップル生成回路の出力端子とグラウンド端子の間に設けられたスイッチ回路と、
   を備えたことを特徴とするＤＣ／ＤＣコンバータ。
2. 前記出力トランジスタは、第一の出力トランジスタと第二の出力トランジスタであって、
   前記論理回路に入力される制御信号は、第一の出力トランジスタのゲートに入力される信号と同期した第一の制御信号と、第二の出力トランジスタのゲートに入力される信号と同期した第二の制御信号である、
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記論理回路に入力される制御信号は、前記出力トランジスタのゲートに入力される信号と同期した第一の制御信号と、前記逆流電流検出回路の出力する検出信号に同期した第二の制御信号である、
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
4. 前記スイッチ回路は、
   所定の電圧を出力する定電圧回路と、
   一方の端子が前記定電圧回路に接続され、他方の端子が前記リップル生成回路の出力端子に接続され、前記論理回路の出力信号で制御される第一のスイッチと、
   一方の端子がグラウンド端子に接続され、他方の端子が前記リップル生成回路の出力端子に接続され、前記論理回路の出力信号の反転した信号で制御される第二のスイッチと、
   を備え、前記出力端子から電流が逆流する兆候を検出した時、前記第一のスイッチがオンして前記リップル生成回路の出力端子の電圧を前記所定の電圧に制御する、
   ことを特徴とする請求項１から３のいずれかに記載のＤＣ／ＤＣコンバータ。
5. 前記コンパレータに入力される前記出力電圧に応じた電圧は、前記平均化回路の出力電圧である、
   ことを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。

Images