WO2023067992A1

WO2023067992A1 - スイッチング電源装置

Info

Publication number: WO2023067992A1
Application number: PCT/JP2022/035913
Authority: WO
Inventors: 隆志朝日
Original assignee: 株式会社デンソー
Priority date: 2021-10-21
Filing date: 2022-09-27
Publication date: 2023-04-27
Also published as: JP2023062444A

Abstract

スイッチング電源装置は、スイッチング素子（２、３）をオンするタイミングであるオンタイミングに対応するオンタイミング信号を生成するオンタイミング生成回路（１０、４２）を備える。前記オンタイミング生成回路は、前記出力電圧に応じたフィードバック電圧と基準電圧との誤差を増幅した誤差増幅信号を出力する差動出力型の誤差増幅器（１４）と、コモン電圧を生成するコモン電圧生成部（１５）と、前記出力電圧に含まれるリップル電圧に応じた電圧を正相化した正相リップル信号および前記リップル電圧に応じた電圧を逆相化した逆相リップル信号を生成するリップル信号生成部（１６、４３）と、前記誤差増幅器の出力信号、前記コモン電圧、前記正相リップル信号および前記逆相リップル信号に基づいて生成される一対の差動信号を比較することにより前記オンタイミング信号を生成する第１比較器（１７）と、を備える。

Description

スイッチング電源装置

関連出願の相互参照

　本出願は、２０２１年１０月２１日に出願された日本出願番号２０２１－１７２４３２号に基づくもので、ここにその記載内容を援用する。

　本開示は、スイッチング素子の駆動を固定オン時間でパルス幅変調制御することにより入力電圧を所望の出力電圧に変換するスイッチング電源装置に関する。

　従来、スイッチング素子の駆動を固定オン時間でパルス幅変調制御するＣＯＴ制御方式のスイッチング電源装置がある。なお、本明細書では、パルス幅変調のことを、その略称であるＰＷＭと称することがある。また、ＣＯＴは、Constant On Timeの略称である。ＣＯＴ制御方式のスイッチング電源装置では、出力電圧に現れるリップル電圧を利用してスイッチング素子のオンオフ制御が行われる。

　ＣＯＴ制御方式のスイッチング電源装置では、出力電圧を平滑するコンデンサとして等価直列抵抗が比較的小さいセラミックコンデンサを用いた場合、十分なリップル電圧が得られず、出力電圧の制御が不安定になるといった課題がある。なお、本明細書では、等価直列抵抗のことを、その略称であるＥＳＲと称することがある。このような課題を解決するための技術として、特許文献１に開示された技術が挙げられる。すなわち、特許文献１には、ＲＣフィルタを用いて疑似的なリップル電圧を生成し、その疑似的なリップル電圧を出力電圧のフィードバック電圧に注入する疑似リップル注入方式を採用したスイッチング電源装置が開示されている。

特開２０１４－２３０３００号公報

　上記した各従来技術では、入力電圧が低下して高デューティとなった場合、リップル電圧または疑似リップル電圧の信号振幅が小さくなり、フィードバック信号のＳ／Ｎが悪化する懸念がある。フィードバック信号のＳ／Ｎ悪化に起因してノイズの影響による誤検出が発生した場合、スイッチング素子をオンするタイミングであるオンタイミングが正しく生成されずにＰＷＭ波形が不安定となり、ひいては出力電圧の制御が不安定となる可能性がある。

　また、上記した各従来技術では、リップル電圧または疑似リップル電圧の信号振幅を増幅してＳ／Ｎを改善することが可能であると考えられるが、そうすると、逆にリップル電圧または疑似リップル電圧が十分に得られる場合に信号振幅が大きくなり過ぎてしまい、後段の回路の入力ダイナミックレンジを超える可能性があることから、入力電圧の範囲の上限が制限される可能性がある。これらの問題は、例えば車両に搭載される車載バッテリの電圧をスイッチング電源装置の入力電圧とする用途のように、入力電圧の範囲が比較的広くなる用途において一層顕在化する。

　本開示の目的は、入力電圧が低下した場合であっても出力電圧の制御を安定化することができるスイッチング電源装置を提供することにある。

　本開示の一態様において、スイッチング電源装置は、スイッチング素子を備え、そのスイッチング素子の駆動を固定オン時間でパルス幅変調制御することにより入力電圧を所望の出力電圧に変換するスイッチング電源装置であって、オンタイミング生成回路、オン時間生成回路、駆動信号生成回路および駆動回路を備える。オンタイミング生成回路は、スイッチング素子をオンするタイミングであるオンタイミングに対応するオンタイミング信号を生成する。オン時間生成回路は、スイッチング素子をオンする時間であるオン時間に対応するオン時間信号を生成する。駆動信号生成回路は、オンタイミング信号およびオン時間信号に基づいて駆動信号を生成する。駆動回路は、駆動信号に基づいてスイッチング素子を駆動する。

　上記構成において、オンタイミング生成回路は、誤差増幅器、コモン電圧生成部、リップル信号生成部および第１比較器を備える。誤差増幅器は、出力電圧に応じたフィードバック電圧と基準電圧との誤差を増幅した誤差増幅信号を出力する差動出力型の構成である。コモン電圧生成部は、コモン電圧を生成する。リップル信号生成部は、出力電圧に含まれるリップル電圧に応じた電圧を正相化した正相リップル信号およびリップル電圧に応じた電圧を逆相化した逆相リップル信号を生成する。第１比較器は、誤差増幅器の出力信号、コモン電圧、正相リップル信号および逆相リップル信号に基づいて生成される一対の差動信号を比較することによりオンタイミング信号を生成する。

　上記構成によれば、リップル電圧に応じた正相リップル信号および逆相リップル信号に基づいて生成される差動化された信号である一対の差動信号を第１比較器で比較することによりオンタイミング信号を生成するようになっている。このようにすれば、コモンモードノイズおよび電源ノイズに対する耐量を向上すること、つまりＳ／Ｎを大幅に改善することができる。したがって、上記構成によれば、入力電圧が低下した場合であっても出力電圧の制御を安定化することができるという優れた効果が得られる。そのため、上記構成のスイッチング電源装置は、例えば車両に搭載される車載バッテリの電圧を入力電圧とする用途のように、入力電圧の範囲が比較的広くなる用途にも適用することができる。

　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態に係るスイッチング電源装置の構成を模式的に示す図であり、図２は、第１実施形態に係るオン時間生成回路の具体的な構成例を示す図であり、図３は、第１実施形態に係るリップル信号生成部の具体的な構成例を示す図であり、図４は、第１実施形態に係る差動出力型の誤差増幅器の具体的な構成例を示す図であり、図５は、第１実施形態に係る低オンデューティ時における各部の信号および電圧の波形を模式的に示すタイミングチャートであり、図６は、第１実施形態に係る高オンデューティ時における各部の信号および電圧の波形を模式的に示すタイミングチャートであり、図７は、第２実施形態に係るスイッチング電源装置の構成を模式的に示す図であり、図８は、第２実施形態に係るリップル信号生成部の具体的な構成例を示す図であり、図９は、第２実施形態に係る入力電圧に比例した電流を生成するための具体的な構成例を示す図であり、図１０は、第３実施形態に係るスイッチング電源装置の構成を模式的に示す図であり、図１１は、第４実施形態に係るスイッチング電源装置の構成を模式的に示す図であり、図１２は、パワーステージの変形例を模式的に示す図その１であり、図１３は、パワーステージの変形例を模式的に示す図その２であり、図１４は、パワーステージの変形例を模式的に示す図その３である。

　以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
　　　（第１実施形態）
　以下、第１実施形態について図１～図６を参照して説明する。

　　＜全体構成＞
　図１に示すように、本実施形態のスイッチング電源装置１は、スイッチング素子２、３の駆動を固定オン時間でＰＷＭ制御するＣＯＴ制御方式のスイッチング電源装置である。スイッチング電源装置１は、その全部または一部の構成が、例えばＡＳＩＣなどの半導体集積回路として構成されている。なお、ＡＳＩＣは、Application Specific Integrated Circuitの略称である。

　スイッチング素子２、３は、例えばＭＯＳトランジスタである。スイッチング素子２の一方の主端子は入力電圧ＶＩＮが与えられる電源線４に接続され、その他方の主端子はノードＮ１に接続されている。スイッチング素子３の一方の主端子はノードＮ１に接続され、その他方の主端子は回路の基準電位が与えられるグランドに接続されている。ノードＮ１と出力電圧ＶＯＵＴを出力するための電源線５との間にはインダクタ６が接続されている。電源線５とグランドとの間には、出力電圧ＶＯＵＴを平滑するコンデンサ７が接続されている。

　スイッチング素子２、３、インダクタ６、コンデンサ７によりスイッチング電源装置１のパワーステージ８が構成されている。スイッチング電源装置１は、パワーステージ８の２つのスイッチング素子２、３を相補的にオンオフすることにより、入力電圧ＶＩＮを所望の出力電圧ＶＯＵＴに変換する同期整流方式の降圧型スイッチング電源装置である。スイッチング電源装置１は、例えば自動車などの車両に搭載される電子制御装置向けの電源として用いられる。この場合、入力電圧ＶＩＮは、車両に搭載される車載バッテリから直接供給される電圧となっている。

　スイッチング電源装置１は、分圧回路９、オンタイミング生成回路１０、オン時間生成回路１１、駆動信号生成回路１２、駆動回路１３などを備えている。分圧回路９は、電源線５およびグランドの間に複数の抵抗を直列接続することにより構成されている。分圧回路９は、出力電圧ＶＯＵＴを複数の抵抗により分圧して得られる出力電圧ＶＯＵＴに応じたフィードバック電圧ＦＢを出力する。

　オンタイミング生成回路１０は、スイッチング素子２、３をオンするタイミングであるオンタイミングに対応するオンタイミング信号Ｓａを生成して出力する。オンタイミング生成回路１０は、差動出力型の誤差増幅器１４、コモン電圧生成部１５、リップル信号生成部１６、比較器１７などを備えている。誤差増幅器１４は、完全差動誤差増幅器として構成されており、その一方の入力端子にはフィードバック電圧ＦＢが入力され、その他方の入力端子には基準電圧ＶＲＥＦが入力されている。基準電圧ＶＲＥＦは、出力電圧ＶＯＵＴの目標値に対応した電圧である。

　誤差増幅器１４は、その非反転出力端子および反転出力端子からフィードバック電圧ＦＢと基準電圧ＶＲＥＦとの誤差を増幅した誤差増幅信号を出力する。誤差増幅器１４から出力される誤差増幅信号は、高帯域成分が除去された概ね直流成分だけの信号となる。誤差増幅器１４の非反転出力端子および反転出力端子は、それぞれ信号線１８、１９に接続されている。コモン電圧生成部１５は、誤差増幅器１４の出力のコモンモードレベルを制御するためのものと同様のコモン電圧ＶＣＯＭを生成する。

　リップル信号生成部１６には、フィードバック電圧ＦＢが入力されている。リップル信号生成部１６は、フィードバック電圧ＦＢに基づいて正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍを生成する。正相リップル信号Ｖｒａｍｐ＿Ｐは、出力電圧ＶＯＵＴに含まれるリップル成分、つまりリップル電圧に応じた電圧を正相化した信号であり、例えば図５および図６に示すようなランプ波形の信号となっている。逆相リップル信号Ｖｒａｍｐ＿Ｍは、リップル電圧に応じた電圧を逆相化した信号であり、例えば図５および図６に示すようなランプ波形の信号となっている。

　上記構成において、コモン電圧生成部１５の出力端子は、抵抗２０、２１を介して信号線１８に接続されているとともに抵抗２２、２３を介して信号線１９に接続されている。また、上記構成において、リップル信号生成部１６の逆相リップル信号Ｖｒａｍｐ＿Ｍの出力端子は、コンデンサ２４および抵抗２１を介して信号線１８に接続されている。また、上記構成において、リップル信号生成部１６の正相リップル信号Ｖｒａｍｐ＿Ｐの出力端子は、コンデンサ２５および抵抗２３を介して信号線１９に接続されている。

　このような構成により、オンタイミング生成回路１０は、誤差増幅器１４の出力信号である誤差増幅信号をコモン電圧ＶＣＯＭでバイアスした信号に対して正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍを交流結合して注入することで生成される一対の差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍを生成するようになっている。言い換えると、オンタイミング生成回路１０は、誤差増幅器１４の出力信号、コモン電圧ＶＣＯＭ、正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍに基づいて一対の差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍを生成するようになっている。

　差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍは、例えば図５および図６に示すような信号となっている。すなわち、差動信号ＶＣ＿Ｐは、逆相リップル信号Ｖｒａｍｐ＿Ｍと同様に変化するランプ波形の信号となっている。また、差動信号ＶＣ＿Ｍは、正相リップル信号Ｖｒａｍｐ＿Ｐと同様に変化するランプ波形の信号となっている。この場合、差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍは、コモン電圧ＶＣＯＭを中心として上下対称の波形となっている。差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍは、それぞれ信号線１８、１９を介して後段の比較器１７に与えられる。

　比較器１７の非反転入力端子には差動信号ＶＣ＿Ｐが入力され、その反転入力端子には差動信号ＶＣ＿Ｍが入力されている。オンタイミング生成回路１０は、比較器１７の出力信号をオンタイミング信号Ｓａとして出力するようになっている。つまり、比較器１７は、一対の差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍを比較することによりオンタイミング信号Ｓａを生成するものであり、第１比較器として機能する。

　オン時間生成回路１１は、スイッチング素子２、３をオンする時間であるオン時間に対応するオン時間信号Ｓｂを生成して出力する。駆動信号生成回路１２は、オンタイミング生成回路１０から出力されるオンタイミング信号Ｓａおよびオン時間生成回路１１から出力されるオン時間信号Ｓｂに基づいて駆動信号を生成する。この場合、駆動信号生成回路１２は、ＳＲラッチ回路として構成されている。

　駆動信号生成回路１２のセット端子Ｓにはオンタイミング信号Ｓａが与えられ、そのリセット端子Ｒにはオン時間信号Ｓｂが与えられている。この場合、駆動信号生成回路１２の非反転出力端子Ｑから出力される２値の信号である非反転出力信号Ｄが駆動信号となる。そのため、以下の説明では、駆動信号について非反転出力信号と同様の符号Ｄを付して表すこととする。駆動信号生成回路１２の反転出力端子Ｑバーから出力される２値の信号である反転出力信号ＤＢは、オン時間生成回路１１に与えられる。なお、図１などでは、ＳＲラッチ回路の反転出力端子について、符号Ｑの上に「－」を付して示している。

　駆動回路１３は、駆動信号生成回路１２から与えられる駆動信号Ｄに基づいてスイッチング素子２、３を駆動する。駆動回路１３は、駆動信号Ｄをレベルシフトするなどしてゲート信号Ｇ１、Ｇ２を生成し、それらゲート信号Ｇ１、Ｇ２をスイッチング素子２、３のゲートに出力する。スイッチング素子２、３は、それぞれゲート信号Ｇ１、Ｇ２に基づいて駆動される。この場合、駆動回路１３は、駆動信号Ｄがハイレベルである期間にスイッチング素子２をオン駆動するとともに、駆動信号Ｄがロウレベルである期間にスイッチング素子２をオフ駆動するようなゲート信号Ｇ１を生成して出力する。

　　＜オン時間生成回路の具体的な構成＞
　オン時間生成回路１１の具体的な構成としては、例えば図２に示すような構成を採用することができる。図２に示すように、オン時間生成回路１１は、電流源２６、スイッチ２７、コンデンサ２８および比較器２９を備えている。電流源２６は、電源線４およびノードＮ２の間に接続されており、入力電圧ＶＩＮに依存して増減する定電流、つまり入力電圧ＶＩＮに比例した定電流である電流ＩａをノードＮ２に向けて出力する。

　スイッチ２７は、例えばＭＯＳトランジスタにより構成されており、ノードＮ２およびグランドの間に接続されている。スイッチ２７の端子間、つまりノードＮ２およびグランドの間には、コンデンサ２８が接続されている。スイッチ２７は、反転出力信号ＤＢに応じてオンオフされる。具体的には、スイッチ２７は、反転出力信号ＤＢがハイレベルである期間にオンされるとともに、反転出力信号ＤＢがロウレベルである期間にオフされる。

　このような構成によれば、コンデンサ２８は、駆動信号Ｄがハイレベルである期間、つまりスイッチング素子２がオンされる期間に電流Ｉａにより充電されるとともに、駆動信号Ｄがロウレベルである期間、つまりスイッチング素子２がオフされる期間に放電される。このように、コンデンサ２８は、入力電圧ＶＩＮに比例した電流Ｉａにより充電される容量として機能する。この場合、スイッチ２７は、反転出力信号ＤＢ、ひいては駆動信号Ｄに基づいてコンデンサ２８の充放電を制御するようになっている。

　比較器２９の反転入力端子には出力電圧ＶＯＵＴが入力され、その非反転入力端子にはコンデンサ２８の端子電圧である電圧Ｖｒａｍｐ２が入力されている。電圧Ｖｒａｍｐ２は、例えば図５および図６に示すようなランプ波形の信号となっている。このような構成により、比較器２９の出力信号は、電圧Ｖｒａｍｐ２が出力電圧ＶＯＵＴに達するタイミングでレベルが反転する２値の信号となる。オン時間生成回路１１は、比較器２９の出力信号をオン時間信号Ｓｂとして出力するようになっている。つまり、比較器２９は、コンデンサ２８の端子電圧である電圧Ｖｒａｍｐ２および出力電圧ＶＯＵＴを比較することによりオン時間信号Ｓｂを生成するものであり、第２比較器として機能する。

　　＜リップル信号生成部の具体的な構成＞
　オンタイミング生成回路１０のリップル信号生成部１６の具体的な構成としては、例えば図３に示すような構成を採用することができる。図３に示すように、リップル信号生成部１６は、完全差動型の誤差増幅器３１、電圧源３２および抵抗３３～３５を備えている。誤差増幅器３１の反転入力端子には、フィードバック電圧ＦＢが抵抗３３を介して入力されている。誤差増幅器３１の非反転入力端子には、電圧源３２により生成される所定の基準電圧Ｖｒが入力されている。

　誤差増幅器３１の非反転入力端子および反転出力端子の間には抵抗３４が接続されている。誤差増幅器３１の反転入力端子および非反転出力端子の間には抵抗３５が接続されている。このような構成によれば、誤差増幅器３１の非反転出力信号が正相リップル信号Ｖｒａｍｐ＿Ｐとなり、誤差増幅器３１の反転出力信号が逆相リップル信号Ｖｒａｍｐ＿Ｍとなる。

　　＜差動出力型の誤差増幅器の具体的な構成＞
　オンタイミング生成回路１０の誤差増幅器１４の具体的な構成としては、例えば図４に示すような構成を採用することができる。図４に示すように、誤差増幅器１４は、誤差増幅部３６およびコモン電圧生成部３７などを備えたコモンモードフィードバックを用いた差動出力型の誤差増幅器として構成されている。

　誤差増幅部３６は、Ｐチャネル型ＭＯＳトランジスタであるトランジスタＱ１～Ｑ１０、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＱ１１～Ｑ１７およびダイオードＤ１～Ｄ４を備えている。トランジスタＱ１のソースは、例えば＋５Ｖなどの電源電圧ＶＤＤが与えられる電源線３８に接続され、そのドレインはトランジスタＱ２を介してトランジスタＱ３、Ｑ４の各ソースに接続されている。トランジスタＱ３のゲートには基準電圧ＶＲＥＦが与えられ、トランジスタＱ４のゲートにはフィードバック電圧ＦＢが与えられる。

　トランジスタＱ３のドレインは、トランジスタＱ１１を介してグランドに接続されている。トランジスタＱ４のドレインは、トランジスタＱ１２を介してグランドに接続されている。トランジスタＱ１１、Ｑ１２の各ゲートは、共通接続されている。トランジスタＱ５のソースは電源線３８に接続され、そのドレインはトランジスタＱ６、Ｑ１３を介してグランドに接続されている。トランジスタＱ５のゲートはトランジスタＱ１のゲートに接続され、トランジスタＱ６のゲートはトランジスタＱ２のゲートに接続されている。トランジスタＱ１３のゲートは、トランジスタＱ１１、Ｑ１２のゲートに接続されている。

　トランジスタＱ７のソースは電源線３８に接続され、そのドレインはトランジスタＱ８、Ｑ１４、Ｑ１５を介してグランドに接続されている。トランジスタＱ９のソースは電源線３８に接続され、そのドレインはトランジスタＱ１０、Ｑ１６、Ｑ１７を介してグランドに接続されている。トランジスタＱ７、Ｑ９の各ゲートはトランジスタＱ１のゲートに接続され、トランジスタＱ８、Ｑ１０の各ゲートはトランジスタＱ２のゲートに接続されている。

　トランジスタＱ１４のソースはトランジスタＱ３のドレインに接続され、トランジスタＱ１６のソースはトランジスタＱ４のドレインに接続されている。トランジスタＱ１５、Ｑ１７の各ゲートは、共通接続されている。トランジスタＱ８およびトランジスタＱ１４の相互接続ノードであるノードＮ３は、誤差増幅器１４の非反転出力端子に相当するものであり、信号線１８に接続されている。トランジスタＱ１０およびトランジスタＱ１６の相互接続ノードであるノードＮ４は、誤差増幅器１４の反転出力端子に相当するものであり、信号線１９に接続されている。

　ダイオードＤ１のアノードはノードＮ３に接続され、そのカソードはダイオードＤ２を順方向に介してノードＮ４に接続されている。ダイオードＤ３のアノードはノードＮ４に接続され、そのカソードはダイオードＤ４を順方向に介してノードＮ３に接続されている。ダイオードＤ１、Ｄ３の各カソードは、ダイオードＤ２、Ｄ４の各アノードに接続されている。ダイオードＤ１～Ｄ４の相互接続ノードであるノードＮ５は、抵抗Ｒ１およびコンデンサＣ１を介してグランドに接続されている。

　コモン電圧生成部３７は、抵抗Ｒ２、Ｒ３、Ｐチャネル型ＭＯＳトランジスタであるトランジスタＱ２１～Ｑ２４およびＮチャネル型ＭＯＳトランジスタであるトランジスタＱ２５、Ｑ２６を備えている。抵抗Ｒ２、Ｒ３は、電源線３８およびグランド間に直列接続されている。トランジスタＱ２１のソースは電源線３８に接続され、そのドレインはトランジスタＱ２２を介してトランジスタＱ２３、Ｑ２４の各ソースに接続されている。トランジスタＱ２３のドレインはトランジスタＱ２５を介してグランドに接続され、トランジスタＱ２４のドレインはトランジスタＱ２６を介してグランドに接続されている。

　トランジスタＱ２１のゲートは誤差増幅部３６のトランジスタＱ１のゲートなどに接続され、トランジスタＱ２２のゲートは誤差増幅部３６のトランジスタＱ２のゲートなどに接続されている。トランジスタＱ２３のゲートは、コモン電圧ＶＣＯＭの出力端子となるものであり、誤差増幅部３６のノードＮ５に接続されている。トランジスタＱ２４のゲートは、抵抗Ｒ２、Ｒ３の相互接続ノードであるノードＮ６に接続されている。トランジスタＱ２５、Ｑ２６の各ゲートは、共通接続されるとともに誤差増幅部３６のトランジスタＱ１５、Ｑ１７の各ゲートに接続されている。

　このように、コモン電圧生成部３７は、電源電圧ＶＤＤを抵抗Ｒ２、Ｒ３により分圧した分圧電圧をトランジスタＱ２１～Ｑ２６により構成されるバッファを介してコモン電圧ＶＣＯＭとして出力する構成となっている。コモン電圧生成部３７から出力されるコモン電圧ＶＣＯＭが誤差増幅部３６にフィードバックされることにより、誤差増幅器１４の出力のコモンモードレベルが所望するレベルに制御される。なお、オンタイミング生成回路１０のコモン電圧生成部１５の具体的な構成として、コモン電圧生成部３７と同様の構成を採用することができる。

　以上説明した本実施形態によれば、次のような効果が得られる。
　上記構成によれば、オンタイミング生成回路１０は、出力電圧ＶＯＵＴに含まれるリップル成分であるリップル電圧に応じた正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍに基づいて生成される差動化された信号である一対の差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍを比較器１７で比較することによりオンタイミング信号Ｓａを生成するようになっている。

　このようにすれば、図５に示すように、入力電圧ＶＩＮが比較的高くＰＷＭ制御のための駆動信号Ｄがハイレベルとなる期間がロウレベルとなる期間に比べて短くなる、つまり低オンデューティとなる場合のように各リップル信号Ｖｒａｍｐ＿Ｐ、Ｖｒａｍｐ＿Ｍの振幅が比較的大きく得られる場合はもちろん、図６に示すように、入力電圧ＶＩＮが比較的低く駆動信号Ｄがハイレベルとなる期間がロウレベルとなる期間に比べて長くなる、つまり高オンデューティとなる場合のように各リップル信号Ｖｒａｍｐ＿Ｐ、Ｖｒａｍｐ＿Ｍの振幅が比較的小さくなる場合にも、コモンモードノイズおよび電源ノイズの影響を受けてオンタイミング信号Ｓａが誤ったオンタイミングを表す信号となることが抑制される。

　そのため、上記構成によれば、コモンモードノイズおよび電源ノイズに対する耐量を向上すること、つまり出力電圧ＶＯＵＴのフィードバックに関連する信号のＳ／Ｎを大幅に改善することができる。したがって、本実施形態によれば、入力電圧ＶＩＮが低下した場合であっても出力電圧ＶＯＵＴの制御を安定化することができるという優れた効果が得られる。これにより、本実施形態のスイッチング電源装置１は、例えば車両に搭載される車載バッテリの電圧を入力電圧とする用途のように、入力電圧ＶＩＮの範囲が比較的広くなる用途にも適用することができる。

　オンタイミング生成回路１０は、誤差増幅器１４の出力信号をコモン電圧ＶＣＯＭでバイアスした信号に対して正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍを交流結合して注入することで一対の差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍを生成するようになっている。このようにすれば、差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍが出力電圧ＶＯＵＴに含まれるリップル成分をより正確に反映した信号となることから、オンタイミング信号Ｓａの生成精度、ひいては出力電圧ＶＯＵＴの制御精度を良好なものとすることができる。

　オン時間生成回路１１は、入力電圧ＶＩＮに比例した電流により充電されるコンデンサ２８と、コンデンサ２８の端子電圧Ｖｒａｍｐ２および出力電圧ＶＯＵＴを比較することによりオン時間信号Ｓｂを生成する比較器２９と、を備えた構成となっている。このような構成によれば、スイッチング素子２、３のオン時間が入力電圧ＶＩＮに依存して変化するようになり、その結果、スイッチング素子２、３のスイッチング周波数が入力電圧ＶＩＮに依存して変化することが抑制される。

　　　（第２実施形態）
　以下、第２実施形態について図７～図９を参照して説明する。
　　＜全体構成＞
　図７に示すように、本実施形態のスイッチング電源装置４１は、図１に示した第１実施形態のスイッチング電源装置１に対し、オンタイミング生成回路１０に代えてオンタイミング生成回路４２を備えている点などが異なっている。オンタイミング生成回路４２は、オンタイミング生成回路１０に対し、リップル信号生成部１６に代えてリップル信号生成部４３を備えている点などが異なっている。

　リップル信号生成部４３には、入力電圧ＶＩＮが入力されている。リップル信号生成部４３は、入力電圧ＶＩＮに基づいて、リップル電圧に応じた電圧を正相化した正相リップル信号およびリップル電圧に応じた電圧を逆相化した逆相リップル信号を疑似的に生成する。リップル信号生成部４３により疑似的に生成される正相リップル信号および逆相リップル信号は、リップル信号生成部１６により生成される正相リップル信号および逆相リップル信号と概ね同じ信号となることから、それらの符号についても同じものを付すこととする。

　　＜リップル信号生成部の具体的な構成＞
　オンタイミング生成回路４２のリップル信号生成部４３の具体的な構成としては、例えば図８に示すような構成を採用することができる。なお、図８などでは、誤差増幅器１４をアンプのシンボルで表すとともに、コモン電圧生成部１５を電圧源のシンボルで表している。図８に示すように、リップル信号生成部４３は、電流源４４、４５、スイッチ４６、４７、コンデンサ４８、４９、抵抗５０、５１およびバッファ５２、５３を備えている。

　電流源４４、４５は、一定の電流を流す定電流源である。スイッチ４６、４７は、駆動信号Ｄに応じて、共通端子ｃと２つの切替端子ａ、ｂとの間の接続状態を切り替えることができる構成となっている。具体的には、スイッチ４６、４７は、駆動信号Ｄがハイレベルである期間に共通端子ｃと一方の切替端子ａとを接続するような第１状態に切り替えられ、駆動信号Ｄがロウレベルである期間に共通端子ｃと他方の切替端子ｂとを接続するような第２状態に切り替えられる。

　電流源４４は、電源線４およびスイッチ４６の共通端子ｃの間に接続されている。スイッチ４６の一方の切替端子ａはノードＮ１１に接続され、その他方の切替端子ｂはグランドに接続されている。コンデンサ４８は、ノードＮ１１およびグランドの間に接続されている。コンデンサ４８の端子間、つまりノードＮ１１およびグランドの間には、抵抗５０が接続されている。

　電流源４５は、スイッチ４６の共通端子ｃおよびグランドの間に接続されている。スイッチ４６の一方の切替端子ａはノードＮ１２に接続され、その他方の切替端子ｂは電源線４に接続されている。コンデンサ４９は、ノードＮ１２および電源線４の間に接続されている。コンデンサ４９の端子間、つまりノードＮ１２および電源線４の間には、抵抗５１が接続されている。

　上記構成によれば、コンデンサ４８は、駆動信号Ｄがハイレベルである期間、つまりスイッチング素子２がオンされる期間に入力電圧ＶＩＮに依存して増減する電流、つまり入力電圧ＶＩＮに比例した電流により充電されるとともに、駆動信号Ｄがロウレベルである期間、つまりスイッチング素子２がオフされる期間に抵抗５０を介して放電される。このように、コンデンサ４８は、スイッチング素子２をオンするオン時間に対応した期間に入力電圧ＶＩＮに比例した電流により充電されるとともに、スイッチング素子２をオフする時間であるオフ時間に対応した期間に放電される正相側容量として機能する。

　また、上記構成によれば、コンデンサ４９は、駆動信号Ｄがハイレベルである期間、つまりスイッチング素子２がオンされる期間に入力電圧ＶＩＮに依存して増減する電流、つまり入力電圧ＶＩＮに比例した電流により放電されるとともに、駆動信号Ｄがロウレベルである期間、つまりスイッチング素子２がオフされる期間に抵抗５１を介して充電される。このように、コンデンサ４９は、スイッチング素子２をオンするオン時間に対応した期間に入力電圧ＶＩＮに比例した電流により放電されるとともに、スイッチング素子２をオフする時間であるオフ時間に対応した期間に充電される逆相側容量として機能する。

　この場合、コンデンサ４８の端子電圧、つまりノードＮ１１の電圧が正相リップル信号Ｖｒａｍｐ＿Ｐとなる。また、この場合、コンデンサ４９の端子電圧、つまりノードＮ１２の電圧が逆相リップル信号Ｖｒａｍｐ＿Ｍとなる。このように、リップル信号生成部４３は、コンデンサ４８の端子電圧により正相リップル信号Ｖｒａｍｐ＿Ｐを生成するとともに、コンデンサ４９の端子電圧により逆相リップル信号Ｖｒａｍｐ＿Ｍを生成するようになっている。

　上記構成において、リップル信号生成部４３の逆相リップル信号Ｖｒａｍｐ＿Ｍの出力端子は、バッファ５２、コンデンサ２４および抵抗２１を介して信号線１８に接続されている。また、上記構成において、リップル信号生成部４３の正相リップル信号Ｖｒａｍｐ＿Ｐの出力端子は、バッファ５３、コンデンサ２５および抵抗２３を介して信号線１９に接続されている。バッファ５２、５３は、入力信号を例えば１倍など所定のゲインで増幅した信号を出力するように構成されている。

　　＜入力電圧に比例した電流を生成するための具体的な構成＞
　電流源４４、４５、つまり入力電圧ＶＩＮに比例した電流を生成するための具体的な構成としては、例えば図９に示すような構成を採用することができる。なお、ここでは、電流源４４の電流のことを正相疑似リップル電流と称するとともに、電流源４５の電流のことを逆相疑似リップル電流と称することとする。図９に示すように、依存電流生成部５５は、Ｐチャネル型ＭＯＳトランジスタであるトランジスタＱ３１～Ｑ３４、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＱ３５～Ｑ４１および抵抗Ｒ３１、Ｒ３２を備えている。

　トランジスタＱ３１～Ｑ３４の各ソースは、例えば＋５Ｖなどの電源電圧ＶＤＤが与えられる電源線５７に接続されている。トランジスタＱ３２、Ｑ３４は、それらのゲート・ドレイン間が接続されている、つまりダイオード接続されている。トランジスタＱ３１、Ｑ３２の各ゲートは共通接続されており、トランジスタＱ３１、Ｑ３２はカレントミラー回路を構成している。トランジスタＱ３３、Ｑ３４の各ゲートは共通接続されており、トランジスタＱ３３、Ｑ３４はカレントミラー回路を構成している。

　トランジスタＱ３１のドレインは、ノードＮ３１に接続されている。トランジスタＱ３５は、起動用のトランジスタであり、そのゲート・ソース間が接続されている。トランジスタＱ３５のゲートは、ノードＮ３１に接続されている。トランジスタＱ３２のドレインは、トランジスタＱ３６および抵抗Ｒ３１を介してグランドに接続されている。トランジスタＱ３３のドレインは、トランジスタＱ３７、Ｑ３８を介してグランドに接続されている。トランジスタＱ３６、Ｑ３７の各ゲートは、共通接続されるとともにトランジスタＱ３５のドレインに接続されている。トランジスタＱ３８のゲートは、抵抗Ｒ３１を介してグランドに接続されている。

　トランジスタＱ３４のドレインは、トランジスタＱ３９、Ｑ４０を介してグランドに接続されている。トランジスタＱ３９のゲートは、トランジスタＱ３５のドレインに接続されている。トランジスタＱ４１のドレインは抵抗Ｒ３２を介して電源線４に接続され、そのソースはグランドに接続されている。トランジスタＱ４１は、そのゲート・ドレイン間が接続されている。つまりダイオード接続されている。トランジスタＱ４０、Ｑ４１の各ゲートは、共通接続されている。

　上記構成によれば、トランジスタＱ３６から抵抗Ｒ３１へと流れる電流およびトランジスタＱ３１からノードＮ３１へと流れる電流は、下記（１）式により表される電流Ｉｂとなる。ただし、トランジスタＱ４１などのゲート・ソース間電圧をＶｇｓとし、抵抗Ｒ３１の抵抗値をＲａとする。
　　　　Ｉｂ＝Ｖｇｓ／Ｒａ　　　…（１）

　また、上記構成によれば、電源線４から抵抗Ｒ３２へと流れる電流は、下記（２）式により表される電流Ｉｃとなる。ただし、抵抗Ｒ３２の抵抗値をＲｂとする。
　　　　Ｉｃ＝（ＶＩＮ－Ｖｇｓ）／Ｒｂ　　　…（２）

　一方、リップル電流生成部５６は、Ｐチャネル型ＭＯＳトランジスタであるトランジスタＱ４２～Ｑ４６、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＱ４７～Ｑ５２および電圧源５８を備えている。トランジスタＱ４２～Ｑ４４の各ソースは、電源線５７に接続されている。トランジスタＱ４３は、そのゲート・ドレイン間が接続されている。つまりダイオード接続されている。トランジスタＱ４２、Ｑ４３の各ゲートは共通接続されており、トランジスタＱ４２、Ｑ４３はカレントミラー回路を構成している。

　トランジスタＱ４２のドレインは、トランジスタＱ４７、Ｑ４８を介してグランドに接続されている。トランジスタＱ４３のドレインは、トランジスタＱ４９を介してグランドに接続されている。トランジスタＱ４４のドレインは、トランジスタＱ４５、Ｑ４６の各ソースに接続されている。トランジスタＱ４５のゲートには反転出力信号ＤＢが与えられ、トランジスタＱ４６のゲートには非反転出力信号Ｄが与えられている。トランジスタＱ４６のドレインは、トランジスタＱ５１のドレインに接続されている。

　トランジスタＱ４６、Ｑ５１の相互接続ノードであるノードＮ３２には、電圧源５８により生成される一定の電圧ＢＩＡＳが与えられている。電圧ＢＩＡＳは、電源電圧ＶＤＤとグランドとの間の中間電圧である。トランジスタＱ５０、Ｑ５１の各ソースは、共通接続されるとともにトランジスタＱ５２のドレインに接続されている。トランジスタＱ５０のゲートには非反転出力信号Ｄが与えられ、トランジスタＱ５１のゲートには反転出力信号ＤＢが与えられている。トランジスタＱ５２は、そのゲート・ドレイン間が接続されている。つまりダイオード接続されている。トランジスタＱ５２のゲートは、トランジスタＱ４９のゲートに接続されている。

　上記構成によれば、トランジスタＱ４２からトランジスタＱ４７へと流れる電流は、電流Ｉｂに電流Ｉｃを加えた電流であり、下記（３）式により表される電流Ｉｄとなる。ただし、抵抗Ｒ３１、抵抗Ｒ３２の各抵抗値が同一の抵抗値Ｒであるものとする。
　　　　Ｉｄ＝ＶＩＮ／Ｒ　　　…（３）

　このように、上記構成によれば、カレントミラー回路で発生する電圧Ｖｔ、つまり電圧Ｖｇｓの影響が排除された、純粋に入力電圧ＶＩＮに依存した電流Ｉｄを生成することができる。この場合、トランジスタＱ４５のドレイン電流が正相疑似リップル電流となり、トランジスタＱ５０のドレイン電流が逆相疑似リップル電流となる。これら正相疑似リップル電流および逆相疑似リップル電流は、いずれも入力電圧ＶＩＮに依存した電流となっている。

　このような正相疑似リップル電流および逆相疑似リップル電流を用いてコンデンサ４８、４９を充放電することにより、正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍを得ることができる。この場合、正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍは、非反転出力信号Ｄがハイレベルであるとともに反転出力信号ＤＢがロウレベルであるＯＦＦ時には一定の電圧ＢＩＡＳにバイアスされるようになっている。このようにする理由は次の通りである。

　すなわち、ＯＦＦ時にランプ波である正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍが中間電圧である電圧ＢＩＡＳにバイアスされていないと、各リップル信号Ｖｒａｍｐ＿Ｐ、Ｖｒａｍｐ＿Ｍの電位が一定電圧に戻らずに次回ＯＮ時にランプ波の立ち上がりが開始される電位が変化する。そうすると、正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍの差動波形の対称性が崩れてしまい、オンタイミング信号Ｓａの生成精度が低下するおそれがある。上述したように、ＯＦＦ時に各リップル信号Ｖｒａｍｐ＿Ｐ、Ｖｒａｍｐ＿Ｍを電圧ＢＩＡＳにバイアスすることにより、このような問題の発生を防止することができる。

　以上説明した本実施形態によっても第１実施形態と同様の効果が得られる。また、本実施形態のスイッチング電源装置４１では、リップル信号生成部４３は、入力電圧ＶＩＮに基づいて、第１実施形態と同様の正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍを疑似的に生成するようになっている。つまり、スイッチング電源装置４１では、疑似リップル注入方式を採用している。このようにすれば、出力電圧ＶＯＵＴを平滑するコンデンサ７として、ＥＳＲが比較的小さいセラミックコンデンサを採用することも可能となる。

　リップル信号生成部４３は、オン時間に対応した期間に入力電圧ＶＩＮに比例した電流により充電されるとともにオフ時間に対応した期間に放電されるコンデンサ４８と、オン時間に対応した期間に入力電圧ＶＩＮに比例した電流により放電されるとともにオフ時間に対応した期間に充電されるコンデンサ４９と、を備え、コンデンサ４８の端子電圧により正相リップル信号Ｖｒａｍｐ＿Ｐを生成するとともに、コンデンサ４９の端子電圧により逆相リップル信号Ｖｒａｍｐ＿Ｍを生成するようになっている。

　このようにすれば、出力電圧ＶＯＵＴのフィードバック電圧ＦＢに基づいて生成される正相リップル信号Ｖｒａｍｐ＿Ｐおよび逆相リップル信号Ｖｒａｍｐ＿Ｍと同等の疑似的な正相リップル信号Ｖｒａｍｐ＿Ｐおよび疑似的な逆相リップル信号Ｖｒａｍｐ＿Ｍを精度良く生成することができる。したがって、上記構成によれば、差動信号ＶＣ＿Ｐ、ＶＣ＿Ｍが出力電圧ＶＯＵＴに含まれるリップル成分をより正確に反映した信号となることから、オンタイミング信号Ｓａの生成精度、ひいては出力電圧ＶＯＵＴの制御精度を良好なものとすることができる。

　　　（第３実施形態）
　以下、第３実施形態について図１０を参照して説明する。
　図１０に示すように、本実施形態のスイッチング電源装置６１は、図８に示した第２実施形態のスイッチング電源装置４１に対し、オン時間生成回路１１に代えてオン時間生成回路６２を備えている点などが異なっている。オン時間生成回路６２は、オン時間生成回路１１に対し、電流源６３、スイッチ６４、コンデンサ６５、６６および抵抗６７、６８が追加されている点などが異なっている。

　電流源６３は、一定の電流を流す定電流源である。スイッチ６４は、駆動信号Ｄに応じて、共通端子ｃと２つの切替端子ａ、ｂとの間の接続状態を切り替えることができる構成となっている。具体的には、スイッチ６４は、駆動信号Ｄがハイレベルである期間に共通端子ｃと一方の切替端子ａとを接続するような第１状態に切り替えられ、駆動信号Ｄがロウレベルである期間に共通端子ｃと他方の切替端子ｂとを接続するような第２状態に切り替えられる。

　電流源６３は、電源線４およびスイッチ６４の共通端子ｃの間に接続されている。スイッチ６４の一方の切替端子ａはノードＮ６１に接続され、その他方の切替端子ｂはグランドに接続されている。コンデンサ６５は、ノードＮ６１およびグランドの間に接続されている。コンデンサ６５の端子間、つまりノードＮ６１およびグランドの間には、抵抗６７が接続されている。ノードＮ６１およびグランドの間には、抵抗６８およびコンデンサ６６が直列接続されている。抵抗６８およびコンデンサ６６は、ＲＣフィルタ回路を構成している。抵抗６７８およびコンデンサ６６の相互接続ノードであるノードＮ６２は、比較器２９の反転入力端子に接続されている。

　上記構成によれば、コンデンサ６５は、駆動信号Ｄがハイレベルである期間、つまりスイッチング素子２がオンされる期間に入力電圧ＶＩＮに依存して増減する電流、つまり入力電圧ＶＩＮに比例した電流により充電されるとともに、駆動信号Ｄがロウレベルである期間、つまりスイッチング素子２がオフされる期間に抵抗６７を介して放電される。このように、コンデンサ６５は、スイッチング素子２をオンするオン時間に対応した期間に入力電圧ＶＩＮに比例した電流により充電されるとともに、スイッチング素子２をオフする時間であるオフ時間に対応した期間に放電される第２容量として機能する。

　上記構成では、ノードＮ６２の電圧ＶＣ２は、コンデンサ６５の端子電圧を抵抗６８およびコンデンサ６６からなるＲＣフィルタにより平滑化した電圧であり、出力電圧ＶＯＵＴに比例した出力比例電圧に相当する。このように、上記構成では、電流源６３、スイッチ６４、コンデンサ６５、６６および抵抗６７、６８により、出力電圧ＶＯＵＴに比例した出力比例電圧である電圧ＶＣ２を生成する電圧生成回路６９が構成されている。電圧生成回路６９は、出力電圧ＶＯＵＴを用いることなく、入力電圧ＶＩＮおよびデューティ信号である駆動信号Ｄを用いて電圧ＶＣ２を生成するようになっている。この場合、比較器２９は、電圧Ｖｒａｍｐ２および電圧ＶＣ２を比較することによりオン時間信号Ｓｂを生成する。

　以上説明した本実施形態によっても、第２実施形態と同様の効果が得られる。また、本実施形態のスイッチング電源装置６１では、オン時間生成回路６２は、出力電圧ＶＯＵＴを用いることなく入力電圧ＶＩＮおよび駆動信号Ｄを用いて出力比例電圧である電圧ＶＣ２を生成する電圧生成回路６９を備えている。そして、オン時間生成回路６２では、電圧ＶＣ２を仮想的に出力電圧ＶＯＵＴとみなしたうえで、比較器２９が電圧Ｖｒａｍｐ２および電圧ＶＣ２を比較することによりオン時間信号Ｓｂが生成される。このような構成によれば、スイッチング素子２、３、インダクタ６などで生じる抵抗成分による電圧降下に起因して発生するスイッチング周波数の負荷電流依存性をキャンセルすることができる。

　　　（第４実施形態）
　以下、第４実施形態について図１１を参照して説明する。
　図１１に示すように、本実施形態のスイッチング電源装置７１は、図１０に示した第３実施形態のスイッチング電源装置６１に対し、オン時間生成回路６２に代えてオン時間生成回路７２を備えている点などが異なっている。オン時間生成回路７２は、オン時間生成回路６２に対し、電流源６３、スイッチ６４、コンデンサ６５および抵抗６７が省かれている点などが異なっている。

　この場合、抵抗６８およびコンデンサ６６の直列回路は、リップル信号生成部４３のノードＮ１１およびグランドの間に接続されている。リップル信号生成部４３が備える電流源４４、スイッチ４６、コンデンサ４８および抵抗５０は、オン時間生成回路６２における電流源６３、スイッチ６４、コンデンサ６５および抵抗６７と同様の回路を構成している。そのため、上記構成では、リップル信号生成部４３が備える電流源４４、スイッチ４６、コンデンサ４８および抵抗５０が、オン時間生成回路６２における電流源６３、スイッチ６４、コンデンサ６５および抵抗６７と同様に機能する。

　このように、オン時間生成回路７２は、リップル信号生成部４３が備える一部の構成を共用化することにより、オン時間生成回路６２と同様の動作を行うことができるようになっている。すなわち、オン時間生成回路７２は、電流源６３として電流源４４を共用し、スイッチ６４としてスイッチ４６を共用し、第２容量に相当するコンデンサ６５としてコンデンサ４８を共用し、抵抗６７として抵抗５０を共用することにより構成されている。この場合、電流源４４、スイッチ４６、コンデンサ４８、抵抗５０、コンデンサ６６および抵抗６８により、電圧ＶＣ２を生成する電圧生成回路７３が構成されている。

　以上説明した本実施形態によっても、第３実施形態と同様の効果が得られる。また、本実施形態のスイッチング電源装置７１では、オン時間生成回路７２は、一部の構成についてリップル信号生成部４３の構成を共用化するようになっている。このようにすれば、共用化される構成の分だけ、回路規模が小さく抑えられ、その結果、スイッチング電源装置７１の小型化を図ることができる。

　　　（その他の実施形態）
　なお、本開示は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
　上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

　本開示は、同期整流方式の降圧型スイッチング電源装置であるスイッチング電源装置１、４１、６１、７１に限らず、スイッチング素子を備え、そのスイッチング素子の駆動を固定オン時間でパルス幅変調制御することにより入力電圧を所望の出力電圧に変換するスイッチング電源装置全般に適用することができる。例えば、スイッチング電源装置のパワーステージとして、パワーステージ８に代えて、図１２～図１４に示すようなパワーステージを採用することができる。

　図１２に示すパワーステージ８１は、パワーステージ８に対し、スイッチング素子３に代えてダイオード８２を備えている点などが異なっている。ダイオード８２は、そのカソードがノードＮ１に接続され、そのアノードがグランドに接続されている。このようなパワーステージ８１は、ダイオード整流方式の降圧型スイッチング電源装置において用いられるものである。

　図１３に示すパワーステージ８３は、パワーステージ８に対し、スイッチング素子２およびインダクタ６の接続位置が逆にされている点などが異なっている。この場合、インダクタ６が電源線４およびノードＮ１の間に接続され、スイッチング素子２がノードＮ１および電源線５の間に接続されている。このようなパワーステージ８３は、同期整流方式の昇圧型スイッチング電源装置において用いられるものである。

　図１４に示すパワーステージ８４は、パワーステージ８３に対し、スイッチング素子２に代えてダイオード８５を備えている点などが異なっている。ダイオード８５は、そのカソードがノードＮ１に接続され、そのアノードが電源線５に接続されている。このようなパワーステージ８４は、ダイオード整流方式の昇圧型スイッチング電源装置において用いられるものである。

　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims

　スイッチング素子（２、３）を備え、そのスイッチング素子の駆動を固定オン時間でパルス幅変調制御することにより入力電圧を所望の出力電圧に変換するスイッチング電源装置であって、
　前記スイッチング素子をオンするタイミングであるオンタイミングに対応するオンタイミング信号を生成するオンタイミング生成回路（１０、４２）と、
　前記スイッチング素子をオンする時間であるオン時間に対応するオン時間信号を生成するオン時間生成回路（１１、６２、７２）と、
　前記オンタイミング信号および前記オン時間信号に基づいて駆動信号を生成する駆動信号生成回路（１２）と、
　前記駆動信号に基づいて前記スイッチング素子を駆動する駆動回路（１３）と、
　を備え、
　前記オンタイミング生成回路は、
　前記出力電圧に応じたフィードバック電圧と基準電圧との誤差を増幅した誤差増幅信号を出力する差動出力型の誤差増幅器（１４）と、
　コモン電圧を生成するコモン電圧生成部（１５）と、
　前記出力電圧に含まれるリップル電圧に応じた電圧を正相化した正相リップル信号および前記リップル電圧に応じた電圧を逆相化した逆相リップル信号を生成するリップル信号生成部（１６、４３）と、
　前記誤差増幅器の出力信号、前記コモン電圧、前記正相リップル信号および前記逆相リップル信号に基づいて生成される一対の差動信号を比較することにより前記オンタイミング信号を生成する第１比較器（１７）と、
　を備えるスイッチング電源装置。
　前記リップル信号生成部（４３）は、前記入力電圧に基づいて前記正相リップル信号および前記逆相リップル信号を生成する請求項１に記載のスイッチング電源装置。
　前記リップル信号生成部は、
　前記オン時間に対応した期間に前記入力電圧に比例した電流により充電されるとともに、前記スイッチング素子をオフする時間であるオフ時間に対応した期間に放電される正相側容量（４８）と、
　前記オン時間に対応した期間に前記入力電圧に比例した電流により放電されるとともに前記オフ時間に対応した期間に充電される逆相側容量（４９）と、
　を備え、
　前記正相側容量の端子電圧により前記正相リップル信号を生成するとともに、前記逆相側容量の端子電圧により前記逆相リップル信号を生成する請求項２に記載のスイッチング電源装置。
　前記オンタイミング生成回路は、
　前記誤差増幅器の出力信号を前記コモン電圧でバイアスした信号に対して前記正相リップル信号および前記逆相リップル信号を交流結合して注入することで前記差動信号を生成するようになっている請求項１から３のいずれか一項に記載のスイッチング電源装置。
　前記オン時間生成回路（１１）は、
　前記入力電圧に比例した電流により充電される容量（２８）と、
　前記容量の端子電圧および前記出力電圧を比較することにより前記オン時間信号を生成する第２比較器（２９）と、
　を備える請求項１から４のいずれか一項に記載のスイッチング電源装置。
　前記オン時間生成回路（７２）は、
　前記入力電圧に比例した電流により充電される第１容量（２８）と、
　前記オン時間に対応した期間に前記入力電圧に比例した電流により充電されるとともに前記スイッチング素子をオフする時間であるオフ時間に対応した期間に放電される第２容量（４８）の端子電圧に基づいて前記出力電圧に比例した出力比例電圧を生成する電圧生成回路（７３）と、
　前記第１容量の端子電圧および前記出力比例電圧を比較することにより前記オン時間信号を生成する第２比較器（２９）と、
　を備え、
　前記オン電圧生成回路は、少なくとも前記第２容量として前記リップル信号生成部の前記正相側容量を共用することにより構成されている請求項３に記載のスイッチング電源装置。