CN108536206B - 一种电压调节器及电压调节方法 - Google Patents

Abstract

本发明实施例公开了一种电压调节器，其中：增益级电路，用于接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益；缓冲器电路，用于将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；所述负载驱动级电路，用于为所述输出电压提供负载电流；所述增益级电路，还用于当所述输入电压下降时，产生差分输出电流驱使所述第二晶体管的漏源电流减小；检测电路，用于将所述漏源电流转化为电压信号，并将所述电压信号传给下拉电路；所述下拉电路，用于将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度。本发明同时还公开了一种电压调节方法。

Description

一种电压调节器及电压调节方法

技术领域

本发明涉及电路领域，尤其涉及一种电压调节器及电压调节方法。

背景技术

电压调节器，例如DC-DC(Direct Current-Direct Current Converter，升降压型转换器)和LDO(Low Dropout Regulator，低压差线性稳压器)，广泛应用于便携式电子设备中，它的需求也因具体应用场景的特点而有所侧重。在常见的应用中，电压调节器的输入相对比较稳定，它一般来自于内部或外部产生的基准电压或电流。然而，在一些特殊应用中，例如，MTK(Media Tek，联发科技股份有限公司手机系统)平台射频功率放大器的GSM(Global System for Mobile communication，全球移动通信系统)功率控制，它的输入不再恒定不变，而是按照某种时序有规律地变化，例如，它参与了调制，其输出波形会影响调制谱，而且要求它的输出能紧紧地跟随着输入变化。

发明内容

有鉴于此，本发明实施例为解决现有技术中存在的至少一个问题而提供一种电压调节器及电压调节方法，能够使得电压调节器的输出电压快速地跟随输入电压变化，且电压调节电路的消耗小。

本发明实施例的技术方案是这样实现的：

第一方面，本发明实施例提供一种电压调节器，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路和负载驱动级电路，其中：

所述增益级电路，用于接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

所述缓冲器电路，用于将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；

所述负载驱动级电路，用于为所述输出电压提供负载电流；

所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，其中，

所述增益级电路，还用于当所述输入电压下降时，产生差分输出电流驱使所述第二晶体管的漏源电流减小；

所述检测电路，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

所述下拉电路，用于将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度。

第二方面，本发明实施例提供一种电压调节方法，所述方法应用于电压调节器中，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路和负载驱动级电路，其中，所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，所述方法包括：

所述增益级电路接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

所述缓冲器电路将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；

所述负载驱动级电路为所述输出电压提供负载电流；

当所述输入电压下降时，所述增益级电路产生差分输出电流驱使所述第二晶体管的漏源电流减小；

将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

所述下拉电路将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度。

本发明实施例提供的电压调节方法及电压调节器，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路和负载驱动级电路，其中：所述增益级电路，用于接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益；所述缓冲器电路，用于将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；所述负载驱动级电路，用于为所述输出电压提供负载电流；所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，其中，所述增益级电路，还用于当所述输入电压下降时，产生差分输出电流驱使所述第二晶体管的漏源电流减小；所述检测电路，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；所述下拉电路，用于将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度，如此，能够实现电压调节器的输出电压快速地跟随输入电压变化。

附图说明

图1为一种基本的LDO电路原理图；

图2a为图1所示LDO电路的输入-输出结果图一；

图2b为图1所示LDO电路的输入-输出结果图二；

图3为一种带饱和检测和快速恢复的LDO电路原理图；

图4为本发明实施例电压调节器的示意性框图一；

图5为本发明实施例电压调节器的示意性框图二；

图6为本发明实施例电压调节器中的检测电路实现方式示意图；

图7为本发明实施例电压调节器的示意性框图三；

图8为本发明实施例电压调节器的示意性框图四；

图9为本发明实施例电压调节器的示意性框图五；

图10为本发明实施例电压调节器的示意性电路图；

图11为本发明实施例电压调节方法的实现流程示意图一；

图12为本发明实施例电压调节方法的实现流程示意图二。

具体实施方式

一般地，目前输出随输入变化的电压调节器，主要有两种，第一种是常见的LDO电压调节器，第二种是带饱和检测和快速恢复的LDO电压调节器。

第一种常见的LDO电压调节器，可以参见图1，图1为一种基本的LDO电路原理图，如图1所示，其中，晶体管M1至M9构成了折叠共源共栅级，晶体管M10、M11构成了缓冲级，晶体管MP，即Power MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)和电阻R1、R2构成了共源级，电容C1为密勒补偿电容，电容Cload为负载电容。此LDO电路存在如下缺陷，电路的下拉电流能力差，当负载电容较大且轻载时，此LDO电路的输入-输出曲线如图2a所示，从图2a中可以看出，输出电压Vout在输入电压Vin快速下降时出现了明显的拖尾现象；另外，当电源电压VDD较低而输入电压Vin的峰值较高时，即输出电压Vout饱和，输出电压Vout与输入电压Vin的比例不再满足目标值时，输入-输出曲线如图2b所示，输出电压Vout没有快速跟随输入电压Vin变化，造成这一现象的原因是晶体管MP、M7，或晶体管MP、M7、M5进入深线性区，从而导致恢复时间过长。

第二种带饱和检测和快速恢复的LDO电压调节器，可以参见图3，图3为一种带饱和检测和快速恢复的LDO电路原理图，如图3所示，它利用由运算放大器A1、晶体管M12和电阻R3、R4组成的电压缓冲器产生一钳位基准电压，即，当电源电压VDD较高时，将输出电压Vout钳位在vbg*(1+R3/R4)，当电源电压VDD较低时，将输出电压Vout钳位在一跟随电源电压VDD变化的电压上；合理地设计晶体管MP、电阻R1至R4、晶体管M12的值，可以防止晶体管M7或晶体管M7、M5进入深线性区，使输出电压Vout能更快速地跟随输入电压Vin变化，即，第二种带饱和检测和快速恢复的LDO电压调节器可以克服输出电压没有快速跟随输入电压变化的缺陷，但是，第二种带饱和检测和快速恢复的LDO电压调节器的缺点是需要增加一个运算放大器，导致电路消耗较大。

下面结合附图和实施例对本发明的技术方案进一步详细阐述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本实施例提供一种电压调节器，图4为本发明实施例电压调节器的示意性框图一，如图4所示，该电压调节器包括：增益级电路41，缓冲器电路42，负载驱动级电路43，检测下拉电路44，密勒补偿电容C1和负载电容Cload，其中：

所述增益级电路41，包括晶体管M1至M9，用于接收所述电压调节器的输入电压Vin和反馈电压，并为所述输入电压和反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

这里，所述增益级电路41接收所述电压调节器的输入电压Vin和反馈电压，确保系统性失调在可接受范围内，其中，所述反馈电压由所述电压调节器的输出电压Vout经电阻R1、R2分压后得到。

所述缓冲器电路42，包括晶体管M10、M11，用于将所述增益级电路41的高输出阻抗点的输出传递到所述负载驱动级电路43的输入端；

这里，所述缓冲器电路42通过将所述增益级电路41的高输出阻抗点的输出传递到所述负载驱动级电路43的输入端，可以降低所述增益级电路41的驱动能力要求。

所述负载驱动级电路43，包括晶体管MP和电阻R1、R2，用于为所述输出电压提供负载电流；

所述检测下拉电路44，包括第二晶体管441、检测电路442和下拉电路443，其中，

所述第二晶体管441包括晶体管M15；

所述增益级电路41，还用于当所述输入电压Vin快速下降时，产生差分输出电流驱使所述第二晶体管441的栅极电位快速上升，导致所述第二晶体管441的漏源电流减小；

所述检测电路442，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路443；

所述下拉电路443，用于将所述检测电路442两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压Vout的下降速度；

这里，电压调节器接收输入电压Vin、电源电压VDD、接地电压VSS以及偏置电压Vb1、Vb2、Vb3并且产生输出电压Vout。

本发明实施例中，通过在增益级电路、缓冲器电路和负载驱动级电路组成的环路中加入检测下拉电路，使得当输入电压Vin快速下降时，第二晶体管的漏源电流显著减小，检测电路将其检测结果，即电压信号传给下拉电路，下拉电路对检测电路两端的电压进行反相，提高了电压调节器下拉电流能力，如此，使得输出电压能快速地跟随输入电压下降，且电压调节电路的消耗小。

本实施例提供一种电压调节器，图5为本发明实施例电压调节器的示意性框图二，如图5所示，该电压调节器包括：增益级电路51，缓冲器电路52，负载驱动级电路53，检测下拉电路54，电压钳位电路55，密勒补偿电容C1和负载电容Cload，其中：

所述增益级电路51，包括晶体管M1至M9，用于接收所述电压调节器的输入电压Vin和反馈电压，并为所述输入电压和反馈电压提供差分增益，确保系统性失调在可接受范围内，其中，所述反馈电压由所述电压调节器的输出电压Vout经电阻R1、R2分压后得到；

所述缓冲器电路52，包括晶体管M10、M11，用于将所述增益级电路51的高输出阻抗点的输出传递到所述负载驱动级电路53的输入端；

所述负载驱动级电路53，包括晶体管MP和电阻R1、R2，用于为所述输出电压提供负载电流；

所述检测下拉电路54，包括第二晶体管541、检测电路542和下拉电路543，其中，

所述第二晶体管541，包括晶体管M15；

所述增益级电路51，还用于当所述输入电压Vin快速下降时，产生差分输出电流驱使所述第二晶体管541的栅极电位快速上升，导致所述第二晶体管541的漏源电流减小；

所述检测电路542，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路543；

所述下拉电路543，用于将所述检测电路542两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压Vout的下降速度；

所述电压钳位电路55，包括钳位电压产生器和晶体管M14，连接于所述增益级电路51的输出端和所述电压调节器的电源电压VDD之间，用于防止所述增益级电路51进入深线性区；

下面结合图5对电压调节器的具体工作过程做详细的描述：

当电源电压VDD低到足以使Vout饱和时，晶体管MP、M11的栅极电压会降低并将驱使晶体管M7，或晶体管M7、M5进入深线性区，此时晶体管M14的源极会输出电流使晶体管M7保持工作在饱和区，从而将增益级电路51的输出电压钳位在预设的电位附近。当电源电压VDD回升以后，晶体管M14的栅源电压减小，这时候晶体管M14会关断，增益级电路51、缓冲器电路52和负载驱动级电路53构成的环路能快速地重新工作。

当电压调节器的输入电压Vin快速下降时，刚开始时由于下拉电流较小，电压调节器的输出电压Vout不能及时跟随输入电压Vin下降，增益级电路51的输出电平将快速上升，使得流过第二晶体管541，即晶体管M15的电流显著减小，检测电路542使能下拉电路543从而增加下拉电流，驱使输出电压Vout快速下降以跟随输入电压Vin变化。当输入电压Vin再次上升时，此时下拉电路543可能还处在使能状态，因为增益级电路51的差分输入电压为零，下拉电路543从使能状态恢复到非使能状态需要一定的时间，此时需要等到输入电压Vin上升到一定程度后，将下拉电路543置于非使能状态，输出电压Vout才会重新上升；

这里，电压调节器接收输入电压Vin、电源电压VDD、接地电压VSS以及偏置电压Vb1、Vb2、Vb3并且产生输出电压Vout。

本发明实施例中，通过在增益级电路、缓冲器电路和负载驱动级电路组成的环路中加入检测下拉电路，使得当输入电压Vin快速下降时，第二晶体管的漏源电流显著减小，检测电路将其检测到的结果，即电压信号传给下拉电路，下拉电路对检测电路两端的电压进行反相，从而提高了电压调节器的下拉电流能力，通过在增益级电路、缓冲器电路和负载驱动级电路组成的环路中加入电压钳位电路，使得当电源电压VDD低到足以使输出电压Vout饱和时，将增益级电路的输出电压钳位在预设的电位附近，如此，使得输出电压能快速地跟随输入电压变化，且电压调节电路的消耗小。

本实施例提供一种电压调节器，图7为本发明实施例电压调节器的示意性框图三，如图7所示，该电压调节器包括：增益级电路71，缓冲器电路72，负载驱动级电路73，检测下拉电路74，电压钳位电路75，嵌套密勒补偿电容76和负载电容Cload，其中：

所述增益级电路71，包括晶体管M1至M9，用于接收所述电压调节器的输入电压Vin和所述反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压Vout经电阻R1、R2分压后得到；

所述缓冲器电路72，包括晶体管M10、M11，用于将所述增益级电路71的高输出阻抗点的输出传递到所述负载驱动级电路73的输入端；

所述负载驱动级电路73，包括晶体管MP和电阻R1、R2，用于为所述输出电压提供负载电流；

所述检测下拉电路74，包括第二晶体管741、检测电路742和下拉电路743，其中，

所述第二晶体管741，包括晶体管M15；

所述增益级电路71，还用于当所述输入电压Vin快速下降时，产生差分输出电流驱使所述第二晶体管741的栅极电位快速上升，导致所述第二晶体管741的漏源电流减小；

所述检测电路742，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路743；

所述下拉电路743，用于将所述检测电路742两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压Vout的下降速度；

所述电压钳位电路75，包括钳位电压产生器和晶体管M14，连接于所述增益级电路71和所述电压调节器的电源电压VDD之间，用于防止所述增益级电路71进入深线性区；

所述嵌套密勒补偿电容76由两个电容组成，分别为第一电容C1和第二电容C2，其中，所述第一电容C1，连接于所述增益级电路71的输出端和所述电压调节器的输出端Vout之间，所述第二电容C2，连接于所述缓冲器电路72的输出和所述电压调节器的输出端Vout之间；

所述嵌套密勒补偿电容76，用于对所述电压调节器进行密勒补偿；

这里，电压调节器接收输入电压Vin、电源电压VDD、接地电压VSS以及偏置电压Vb1、Vb2、Vb3并且产生输出电压Vout。

本实施例提供一种电压调节器，图8为本发明实施例电压调节器的示意性框图四，如图8所示，该电压调节器包括：增益级电路81，缓冲器电路82，负载驱动级电路83，检测下拉电路84，电压钳位电路85，密勒补偿电容C1和负载电容Cload，其中：

所述增益级电路81，包括晶体管M1至M9，用于接收所述电压调节器的输入电压Vin和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压Vout经电阻R1、R2分压后得到；

所述缓冲器电路82，包括晶体管M10、M11，将所述增益级电路81的高输出阻抗点的输出传递到所述负载驱动级电路83的输入端；

所述负载驱动级电路83，包括晶体管MP和电阻R1、R2，用于为所述输出电压提供负载电流；

所述检测下拉电路84，包括第二晶体管、检测电路和下拉电路，其中，

所述第二晶体管，包括晶体管M15，连接于所述增益级电路81和所述电压调节器的电源电压VDD之间；

所述增益级电路81，还用于当所述输入电压Vin快速下降时，产生差分输出电流驱使所述第二晶体管的栅极电位快速上升，导致所述第二晶体管的漏源电流减小；

所述检测电路，包括电阻Rsns，连接于所述第二晶体管和所述电压调节器的接地电压之间，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

这里，所述检测电路，可以由检测电阻或者检测电流源构成，对应的，一种是检测电阻实现方式，另一种是检测电流实现方式；其中，检测电阻实现方式可以参见图6a，检测电阻Rsns可以实时地采样晶体管M15的漏源电流，当所述漏源电流快速变小时，检测电路两端的电压经由晶体管M16、M17组成的反相器反相后，传输到晶体管M18的栅极，产生较大的下拉电流，所述下拉电路开始工作；检测电流实现方式可以参见图6b，当检测电路为电流源时，例如采用栅源电压固定的NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管，则所述电流源的检测电流Isns直接与所述第二晶体管，即晶体管M15的漏源电流比较，当所述漏源电流比所述检测电流大时，检测电路两端的电压经由晶体管M16、M17组成的反相器反相后，传输到晶体管M18栅极的电压为低电平，所述下拉电路不工作，当所述漏源电流比所述检测电流小时，检测电路两端的电压经由晶体管M16、M17组成的反相器反相后，传输到晶体管M18栅极的电压为高电平，所述下拉电路开始工作。

所述下拉电路，包括补偿电容C3、晶体管M16至M18，连接于所述检测电路和所述电压调节器的输出端之间，用于将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压Vout的下降速度；

这里，所述补偿电容C3，连接于所述检测电路和所述电压调节器的输出端之间，用于隔离所述检测下拉电路84对所述增益级电路81、所述缓冲器电路82和所述负载驱动级电路83构成的主环路工作稳定性的影响；

所述电压钳位电路85，包括基准电压产生器和晶体管M12至M14，连接于所述增益级电路81和所述电压调节器的电源电压VDD之间，用于防止所述增益级电路81进入深线性区，其中，晶体管M12至M13和基准电压产生器实现了钳位电压产生功能；

这里，电压调节器接收输入电压Vin、电源电压VDD、接地电压VSS以及偏置电压Vb1、Vb2、Vb3并且产生输出电压Vout。

本实施例提供一种电压调节器，图9为本发明实施例电压调节器的示意性框图五，如图9所示，该电压调节器包括：增益级电路91，缓冲器电路92，负载驱动级电路93，检测下拉电路94，电压钳位电路95，密勒补偿电容C1和负载电容Cload，其中：

所述增益级电路91，包括晶体管M1至M9，用于接收所述电压调节器的输入电压Vin和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压Vout经电阻R1、R2分压后得到；

所述缓冲器电路92，包括晶体管M10、M11，用于将所述增益级电路91的高输出阻抗点的输出传递到所述负载驱动级电路93的输入端；

所述负载驱动级电路93，包括晶体管MP和电阻R1、R2，用于为所述输出电压提供负载电流；

所述检测下拉电路94，包括第二晶体管、检测电路和下拉电路，其中，

所述第二晶体管，包括晶体管M15；

所述增益级电路91，还用于当所述输入电压Vin快速下降时，产生差分输出电流驱使所述第二晶体管的栅极电位快速上升，导致所述第二晶体管的漏源电流减小；

所述检测电路，包括电阻Rsns，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

所述下拉电路，包括补偿电容C3、晶体管M16至M18、缓冲器B1，用于将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压Vout的下降速度；

这里，所述缓冲器B1，连接于所述补偿电容C3和所述电压调节器的输出端之间，用于提高所述下拉电路的驱动能力；

所述电压钳位电路95，包括基准电压产生器和晶体管M12至M14，连接于所述增益级电路91和所述电压调节器的电源电压VDD之间，用于防止所述增益级电路91进入深线性区；

这里，电压调节器接收输入电压Vin、电源电压VDD、接地电压VSS以及偏置电压Vb1、Vb2、Vb3并且产生输出电压Vout。

本实施例提供一种电压调节器，图10为本发明实施例电压调节器的示意性电路图，如图10所示，该电压调节器包括：增益级电路101，缓冲器电路102，负载驱动级电路103，检测下拉电路104，电压钳位电路105，密勒补偿电容C1和负载电容Cload，其中：

增益级电路101包括晶体管M1至M9，缓冲器电路102包括晶体管M10、M11，负载驱动级电路103包括晶体管MP和电阻R1、R2，检测下拉电路104包括晶体管M15至M18、电阻Rsns、电容C3，电压钳位电路105包括晶体管M12至M14、以及作为基准电压产生器的二极管连接的NMOS管M19，其中二极管连接的NMOS管M19还用于产生偏置电压Vb3。

下面结合图10对检测下拉电路104的具体工作过程做详细的描述：

首先假定输入电压Vin恒定不变，在负载电容Cload较大，且由晶体管MP输出的负载电流较小的情况下，流过晶体管M15漏源两端的电流较大，晶体管M15的栅源电压等于晶体管M11的栅源电压加上晶体管MP的栅源电压，由于晶体管M11和MP均导通，晶体管M15的栅源电压远大于晶体管M15的阈值电压，检测电阻Rsns两端的压降较大，压降接近VDD-VSS，经晶体管M16和M17组成的反相器后，输出到晶体管M18的栅极为低电平，此时输出电压端Vout的下拉电流较小，下拉电流主要由负载电流和流过电阻R1、R2的电流提供。

当输入电压Vin快速下降时，反馈电压，即晶体管M2的栅极电压会变得比输入电压Vin大很多，此时差分输入对产生的差分电流使晶体管M9的上拉能力较晶体管M7的下拉能力强得多，从而驱使晶体管M15的栅极电压上升，此时晶体管M11和MP均从导通变为关断，流过晶体管M15的漏源电流快速减小，这样检测电阻Rsns两端的电压也快速减小，经晶体管M16和M17的反相后，输出到晶体管M18的栅极为高电平，从而推动晶体管M18提供较大的下拉电流，这时候输出电压Vout能快速跟随输入电压Vin下降。

当输出电压Vout下降到一定程度后，反馈电压，即晶体管M2的栅极电压也同时按比例下降，此时差分输入对产生的差分电流变小并转换极性，晶体管M7的下拉电流略大于晶体管M9的上拉电流，晶体管M15的栅极电压下降，晶体管M15的漏源电流增大。当晶体管M15的漏源电流增大到足以使晶体管M16和M17组成的反相器翻转后，晶体管M18的下拉电流减小为零，此时恢复为只有增益级电路101、缓冲器电路102和负载驱动级电路103在工作。

下面结合图10对电压钳位电路105的具体工作过程做详细的描述：

当电压调节器的输入电压Vin保持不变，电源电压VDD较快地下降到电压调节器的输出电压Vout饱和时，或，当电源电压VDD较低且保持不变，输入电压Vin较快地上升到输出电压Vout饱和时，或，当输入电压Vin上升，同时电源电压VDD下降时，即，当电源电压低到不足以使输出电压Vout的输出达到目标值时，增益级电路101输出的差分电流将驱使晶体管M11的栅极电压下降得比较低，此时晶体管M7的下拉电流大于晶体管M9的上拉电流，但由于晶体管M14的栅极电压不随电源电压VDD和输入电压Vin变化，晶体管M14将提供较大的上拉电流从而将晶体管M11的栅极电压钳位住，这样晶体管M7和M5均不会进入深线性区，即尽管由增益级电路101、缓冲器电路102和负载驱动级电路103构成的环路已断开，但各元器件均工作在正常工作区域。当输入电压Vin下降，或/和，电源电压VDD上升到一定程度后，晶体管M14不再提供上拉电流，主环路能快速响应并驱使输出电压Vout快速地跟随输入电压Vin变化；

这里，电压调节器接收输入电压Vin、电源电压VDD、接地电压VSS以及偏置电压Vb1、Vb2、Vb3并且产生输出电压Vout。

本发明实施例中，通过在增益级电路、缓冲器电路和负载驱动级电路组成的环路中加入电压钳位电路，使得当电源电压VDD低到足以使输出电压Vout饱和时，将增益级电路的输出电压钳位在预设的电位附近，防止增益级电路进入深线性区从而使得电压调节器能够快速地响应或恢复；通过在增益级电路、缓冲器电路和负载驱动级电路构成的环路中加入检测下拉电路，使得当输入电压Vin快速下降时，第二晶体管的漏源电流减小，检测电路将其检测到的结果，即电压信号传给下拉电路，下拉电路对检测电路两端的电压进行反相，从而提高了电压调节器的下拉电流能力，此时晶体管MP处于非导通状态，输出电压Vout主要由负载电容存储的电荷多少决定，因此下拉电流变大时负载电容可以更快速地放电，从而输出电压Vout快速下降，如此，能够实现结构简单的饱和检测及快速恢复电路，使得电压调节器能够一直处于快速响应和恢复的状态，提高了下拉电流能力，从而使输出电压能快速地跟随输入电压变化，且电压调节电路的消耗小。

基于上述的实施例，本发明实施例再提供一种电压调节方法，所述方法应用于电压调节器中，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路和负载驱动级电路，其中，所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，图11为本发明实施例电压调节方法的实现流程示意图一，如图11所示，该方法包括：

S111，所述增益级电路接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

S112，所述缓冲器电路将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；

S113，所述负载驱动级电路为所述输出电压提供负载电流；

S114，当所述输入电压下降时，所述增益级电路产生差分输出电流驱使所述第二晶体管的漏源电流减小；

S115，将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

S116，所述下拉电路将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度。

基于上述的实施例，本发明实施例再提供一种电压调节方法，所述方法应用于电压调节器中，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路、负载驱动级电路、电压钳位电路、补偿电容、缓冲器和嵌套密勒补偿电容，其中，所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，图12为本发明实施例电压调节方法的实现流程示意图二，如图12所示，该方法包括：

S121，所述增益级电路接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

S122，所述缓冲器电路将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；

S123，所述负载驱动级电路为所述输出电压提供负载电流；

S124，当所述输入电压下降时，所述增益级电路产生差分输出电流驱使所述第二晶体管的漏源电流减小；

S125，将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

S126，所述下拉电路将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度；

S127，所述电压钳位电路防止所述增益级电路进入深线性区；

S128，所述补偿电容隔离所述检测下拉电路对所述增益级电路、所述缓冲器电路和所述负载驱动级电路构成的环路工作稳定性的影响；

S129，所述缓冲器提高所述下拉电路的驱动能力；

S130，所述嵌套密勒补偿电容对所述电压调节器进行密勒补偿。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述，仅为本发明的实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种电压调节器，其特征在于，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路和负载驱动级电路，其中：

所述增益级电路，用于接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

所述缓冲器电路，用于将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；

所述负载驱动级电路，用于为所述输出电压提供负载电流；

所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，其中，所述第二晶体管连接于所述增益级电路的输出端和所述电压调节器的电源电压之间；

所述增益级电路，还用于当所述输入电压下降时，产生差分输出电流驱使所述第二晶体管的漏源电流减小；

所述检测电路，连接于所述第二晶体管和所述电压调节器的接地电压之间，用于将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

所述下拉电路，连接于所述检测电路和所述电压调节器的输出端之间，用于将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度。

2.根据权利要求1所述的电压调节器，其特征在于，所述电压调节器还包括电压钳位电路，其中：

所述电压钳位电路，连接于所述增益级电路的输出端和所述电压调节器的电源电压之间，用于防止所述增益级电路进入深线性区。

3.根据权利要求1所述的电压调节器，其特征在于，

所述检测电路，由检测电阻或检测晶体管构成。

4.根据权利要求1所述的电压调节器，其特征在于，所述下拉电路包括补偿电容、第三晶体管、第四晶体管、第五晶体管和缓冲器，其中：

所述补偿电容一端与所述检测电路连接，所述补偿电容的另一端分别与所述第三晶体管的漏极和所述第四晶体管的漏极连接，所述补偿电容用于隔离所述检测下拉电路对所述增益级电路、所述缓冲器电路和所述负载驱动级电路构成的环路工作稳定性的影响；

所述第三晶体管的栅极与所述检测电路连接，所述第三晶体管的源极与所述电源电压连接；

所述第四晶体管的栅极与所述检测电路连接，所述第四晶体管的源极与所述接地电压连接；

所述缓冲器一端与所述第三晶体管的漏极和所述第四晶体管的漏极连接，所述缓冲器的另一端与所述第五晶体管的栅极连接，所述缓冲器用于提高所述下拉电路的驱动能力；

所述第五晶体 管的漏极与所述电压调节器的输出端连接，所述第五晶体管的源极与所述接地电压连接。

5.根据权利要求1至4任一项所述的电压调节器，其特征在于，所述电压调节器还包括嵌套密勒补偿电容，其中：

所述嵌套密勒补偿电容，由两个电容组成，分别为第一电容和第二电容，其中，所述第一电容，连接于所述增益级电路的输出端和所述电压调节器的输出端之间，所述第二电容，连接于所述缓冲器电路的输出端和所述电压调节器的输出端之间；

所述嵌套密勒补偿电容，用于对所述电压调节器进行密勒补偿。

6.一种电压调节方法，其特征在于，所述方法应用于电压调节器中，所述电压调节器包括：增益级电路、缓冲器电路、检测下拉电路和负载驱动级电路，其中，所述检测下拉电路，包括第二晶体管、检测电路和下拉电路，其中，所述第二晶体管连接于所述增益级电路的输出端和所述电压调节器的电源电压之间，所述检测电路连接于所述第二晶体管和所述电压调节器的接地电压之间，所述下拉电路，连接于所述检测电路和所述电压调节器的输出端之间，所述方法包括：

所述增益级电路接收所述电压调节器的输入电压和反馈电压，并为所述输入电压和所述反馈电压提供差分增益，其中，所述反馈电压由所述电压调节器的输出电压经电阻分压后得到；

所述缓冲器电路将所述增益级电路的高输出阻抗点的输出传递到所述负载驱动级电路的输入端；

所述负载驱动级电路为所述输出电压提供负载电流；

当所述输入电压下降时，所述增益级电路产生差分输出电流驱使所述第二晶体管的漏源电流减小；

所述检测电路将所述漏源电流转化为电压信号，并将所述电压信号传给所述下拉电路；

所述下拉电路将所述检测电路两端的电压进行反相，增加所述电压调节器的下拉电流，提升所述电压调节器的输出电压的下降速度。

7.根据权利要求6所述的方法，其特征在于，所述电压调节器还包括电压钳位电路，连接于所述增益级电路的输出端和所述电压调节器的电源电压之间，所述方法还包括：

所述电压钳位电路防止所述增益级电路进入深线性区。

8.根据权利要求6所述的方法，其特征在于，所述方法还包括：

所述检测电路，由检测电阻或检测晶体管构成。

9.根据权利要求6所述的方法，其特征在于，所述电压调节器还包括补偿电容、第三晶体管、第四晶体管、第五晶体管和缓冲器，其中，所述补偿电容一端与所述检测电路连接，所述补偿电容的另一端分别与所述第三晶体管的漏极和所述第四晶体管的漏极连接；

所述第三晶体管的栅极与所述检测电路连接，所述第三晶体管的源极与所述电源电压连接；

所述第四晶体管的栅极与所述检测电路连接，所述第四晶体管的源极与所述接地电压连接；

所述缓冲器一端与所述第三晶体管的漏极和所述第四晶体管的漏极连接，所述缓冲器的另一端与所述第五晶体管的栅极连接；

所述第五晶体 管的漏极与所述电压调节器的输出端连接，所述第五晶体管的源极与所述接地电压连接，所述方法还包括：

所述补偿电容隔离所述检测下拉电路对所述增益级电路、所述缓冲器电路和所述负载驱动级电路构成的环路工作稳定性的影响；

所述缓冲器提高所述下拉电路的驱动能力。

10.根据权利要求6至9任一项所述的方法，其特征在于，所述电压调节器还包括嵌套密勒补偿电容，由两个电容组成，分别为第一电容和第二电容，其中，所述第一电容，连接于所述增益级电路的输出端和所述电压调节器的输出端之间，所述第二电容，连接于所述缓冲器电路的输出端和所述电压调节器的输出端之间，所述方法还包括：

所述嵌套密勒补偿电容对所述电压调节器进行密勒补偿。

Images