JP2011152023A

JP2011152023A - スイッチングレギュレータ

Info

Publication number: JP2011152023A
Application number: JP2010013612A
Authority: JP
Inventors: Mitsuyasu Deguchi; 充康出口
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2010-01-25
Filing date: 2010-01-25
Publication date: 2011-08-04
Anticipated expiration: 2030-01-25
Also published as: CN102136800B; US8508196B2; JP5684987B2; CN102136800A; TW201220657A; KR20110087234A; US20110181262A1; KR101774583B1; TWI496394B

Abstract

【課題】ソフトスタート時間の極端な延長を招くことなく、ソフトスタート動作による安定的な起動を行うことができるスイッチングレギュレータを提供する。
【解決手段】スタートアップ期間において、帰還電圧ＦＢに近似した電圧をソフトスタート用基準電圧の初期値として与え、スタートアップ終了した瞬間において、帰還電圧ＦＢとソフトスタート用基準電圧が概ね等しい状態を作ることで、スタートアップから通常制御への動作状態の移行を円滑に行うことを実現した、スイッチングレギュレータ回路を提供する。
【選択図】図１

Description

本発明は、スイッチングレギュレータに関し、より詳しくはスイッチングレギュレータのソフトスタート機能に関する。

携帯電話、携帯音楽プレーヤー、デジタルカメラ、ＰＤＡなど電池で駆動される機器は近年ますますの普及をみている。これらの機器の中には、コスト面や外出時の電源確保の容易性などから、乾電池などを電源とするものも多い。さらに中でもランニングコストの低減や、環境意識の高まりなどから乾電池１本での動作を要求する機器もある。乾電池の終止電圧は一般に０．９Ｖ程度とされるため、これらの機器は０．９Ｖ〜１．５Ｖ程度の電圧を３Ｖや５Ｖなどの電圧に、スイッチングレギュレータを用いて昇圧し、機器の電源として供給する事となる。

しかしながら、０．９Ｖ〜１．５Ｖの低電圧でスイッチングレギュレータを安定的に動作させる事は非常に困難である。そこで、スイッチングレギュレータを方形波発振器のパルス（数１０ＫＨｚ〜数百ＫＨｚ）で昇圧動作させ、出力にある程度高い電圧（１．５Ｖ〜２．０Ｖ）を出力した後に、この電圧をスイッチングレギュレータの電源とする技術が用いられている。

図４は、従来のスイッチングレギュレータを示す回路図である。
従来のスイッチングレギュレータは、スイッチングレギュレータ制御回路１と周辺回路で構成されている。直流電圧源３４は、スイッチングレギュレータ制御回路１の電源であり、乾電池１本を想定し電圧範囲を０．９Ｖ〜１．５Ｖとする。方形波発振器１８は方形波パルスｃｌｋを出力する発振回路である。出力端子ＶＯＵＴの電圧は、スイッチングレギュレータ制御回路１の電源にもなっている。電圧検出回路１７は、出力端子ＶＯＵＴの電圧を監視する。出力端子ＶＯＵＴの電圧がスレッショルド電圧ＶＴＨよりも低ければ、電圧検出回路１７の検出信号ＶｐｇはＬとなる。方形波発振器１８は、電圧検出回路１７の検出信号ＶｐｇがＬのとき動作状態となる。マルチプレクサ回路１９は、電圧検出回路１７の検出信号ＶｐｇがＬのとき方形波パルスｃｌｋを出力し、電圧検出回路１７の検出信号ＶｐｇがＨのときＰＷＭコンパレータ１６の信号Ｖｐｗｍを出力する。バッファ回路２０は、パワートランジスタ３０を駆動する。

スイッチングレギュレータ制御回路１が昇圧動作を開始する前、出力端子ＶＯＵＴの電圧は直流電圧源３４の電圧ＶＩＮからダイオード３２の順方向電圧Ｖｆを引いた電圧となる。スレッショルド電圧ＶＴＨは、１．５Ｖに設定されたものとする。すなわち、電圧ＶＩＮが１．５Ｖ以下の時、出力端子ＶＯＵＴの出力電圧は１．５Ｖ以下になるから、電圧検出回路１７の検出信号ＶｐｇはＬとなる。よって、マルチプレクサ回路１９は方形波発振器１８の方形波パルスｃｌｋを出力する。パワートランジスタ３０は、方形波パルスｃｌｋで駆動され、スイッチングレギュレータは昇圧動作を開始する。この期間を、スタートアップ期間Ｔ１と称する。

スタートアップ期間Ｔ１において、検出信号ＶｐｇはＬであり、ソフトスタート回路１２の出力ＶＲＥＦ＿ＳＳを０Ｖに固定する為、スイッチングレギュレータ制御回路１は負帰還制御を行なわず、方形波パルスｃｌｋによる昇圧動作を行なう。

方形波パルスｃｌｋによる昇圧動作によって、出力端子ＶＯＵＴの出力電圧がスレッショルド電圧ＶＴＨを超えると、電圧検出回路１７の検出信号ＶｐｇはＨとなり、方形波発振器１８は動作を停止する。マルチプレクサ回路１９は、ＰＷＭコンパレータ１６の信号Ｖｐｗｍを出力する。

電圧検出回路１７の検出信号ＶｐｇがＨになると、ソフトスタート回路１２が動作を開始し、ソフトスタート期間Ｔ２となる。

図５は、従来のソフトスタート回路１２の一例を示す回路図である。
ソフトスタート回路１２は、以下のように動作をしてソフトスタート用の基準電圧ＶＲＥＦ＿ＳＳを出力する。定電流源１１３がコンデンサ１０７を充電し、コンデンサ１０７の電圧は徐々に上昇する。コンデンサ１０７の電圧は、Ｎ型ＭＯＳトランジスタ１０５のゲートを制御する。よって、基準電圧源１３の出力する基準電圧ＶＲＥＦは、Ｎ型ＭＯＳトランジスタ１０５から徐々に上昇するソフトスタート用の基準電圧ＶＲＥＦ＿ＳＳとして出力される。

上述のような構成のスイッチングレギュレータの課題を、図を参照して説明する。
図６は、図４のスイッチングレギュレータの動作説明のための図である。

スタートアップ期間Ｔ１からソフトスタート期間Ｔ２に切り替わると、方形波発振器１８は動作を停止し、ソフトスタート回路１２は動作を開始する。出力端子ＶＯＵＴの電圧は、スタートアップ期間Ｔ１に昇圧されているので、帰還電圧ＦＢも相当の電圧である。しかし、基準電圧ＶＲＥＦ＿ＳＳは、図からわかるように、０Ｖから徐々に上昇している。ここで、演算増幅器１４は、帰還電圧ＦＢと基準電圧ＶＲＥＦ＿ＳＳの大小関係を等しく保つように、ＰＷＭコンパレータ１６に電圧Ｖｅｒｒｏｕｔを出力する。帰還電圧ＦＢが基準電圧ＶＲＥＦ＿ＳＳに対して大きいので、演算増幅器１４の出力する電圧Ｖｅｒｒｏｕｔは、ランプ波発振回路１５のランプパルスＶｒａｍｐの電圧波形よりも大きい。従って、ＰＷＭコンパレータ１６はスイッチングパルスを出力しないので、スイッチングレギュレータは昇圧動作を行わない。よって、出力端子ＶＯＵＴの出力電圧は、負荷などによる放電により次第に低下する（期間ＴＡ）。電圧検出回路１７は、検出電圧にヒステリシスを持っており、ある程度の電圧低下では検出状態を解除しないように設計されている。ここで、負荷が大きいと、出力端子ＶＯＵＴの電圧低下が、このヒステリシスを超えてしまい、電圧検出回路１７が検出状態を解除してしまうことがある。この場合、再びスタートアップ期間Ｔ１に動作モードが戻り、方形波パルスｃｌｋによる昇圧動作を開始する。そして、負荷に変化が無ければ、スタートアップ期間Ｔ１と期間ＴＡを繰り返してしまう事となる。

上記課題を解決するために、図７に示す回路のスイッチングレギュレータが開示されている（特許文献１参照）。方形波発振器１８は、コンパレータ２１によって制御される。コンパレータ２１は、反転端子に入力される帰還電圧ＦＢが、非反転端子に入力されるソフトスタート用のスロープ電圧Ｖ＿ＳＳよりも低いときにＨレベルを出力し、方形波発振器１８を動作させる。コンデンサＣｓｓは、起動開始と同時に定電流源２２によって充電が開始される。従って、スロープ電圧Ｖ＿ＳＳは、起動と同時に電圧が上昇する。演算増幅器１４は反転入力端子が２つあり、一方に基準電圧Ｖｒｅｆが入力され、他方にスロープ電圧Ｖ＿ＳＳが入力されている。二つの反転入力端子は、入力される電圧が低い方の端子のみ機能するように設計されている。すなわち、スロープ電圧Ｖ＿ＳＳが上昇を続け、基準電圧Ｖｒｅｆに到達するまではスロープ電圧Ｖ＿ＳＳが有効となる。そして、スロープ電圧Ｖ＿ＳＳが基準電圧Ｖｒｅｆを超えると基準電圧Ｖｒｅｆが有効となる。

スイッチングレギュレータが起動されると、スロープ電圧Ｖ＿ＳＳは徐々に上昇する。スロープ電圧Ｖ＿ＳＳが帰還電圧ＦＢを超えると、方形波発振器１８が動作を開始する。そして、スイッチングレギュレータは方形波パルスｃｌｋによる昇圧動作を行なう。また、スロープ電圧Ｖ＿ＳＳが帰還電圧ＦＢより低くなると、方形波発振器１８は動作を停止する。すなわち、一種の周波数変調制御であり、スロープ電圧Ｖ＿ＳＳの立ち上がりに追従して、出力端子ＶＯＵＴの電圧は上昇する。

従って、出力端子ＶＯＵＴがスレッショルド電圧ＶＴＨを超え、電圧検出回路１７の検出信号ＶｐｇはＨとなったとき、帰還電圧ＦＢとスロープ電圧Ｖ＿ＳＳは近い電圧となっているので、図６のような期間ＴＡに相当するタイムラグが無く、円滑にスタートアップから通常制御への移行を実現している。

特開２００４−１６６４２８号公報

しかしながら、図７のスイッチングレギュレータでは、定電流源２２がコンデンサＣｓｓを充電してスロープ電圧Ｖ＿ＳＳを作っているので、電源電圧が低いときは、スロープ電圧Ｖ＿ＳＳの制御が非常に困難である。定電流源２２に供給される電源電圧が１Ｖを下回るような場合に、その定電流特性を維持する事は難しく、コンデンサＣｓｓに対する充電電流が大きく低下する。この低下の割合は、出力端子ＶＯＵＴの出力電圧が高く安定的にソフトスタート回路１２が動作している時に比べて、１／１０〜１／１００以下になる事も有り得る。この場合、スロープ電圧Ｖ＿ＳＳの立ち上がりの傾きは電流の減少率に等しく減少し、１０倍〜１００倍以上の時間を要する。すなわち、スイッチングレギュレータの起動時間が大幅に延び、このスイッチングレギュレータを搭載した機器の、電源スイッチ投入から、実際に使用が可能になるまでの時間が長くなるという課題がある。

本発明は上記課題を解決するためになされ、電源電圧に依存せず、スタートアップ状態から通常制御への動作状態の移行を円滑に行うことが可能なスイッチングレギュレータ回路を提供する。

本発明のスイッチングレギュレータは、上記課題を解決するために、スイッチングレギュレータの出力電圧が所定の電圧よりも低い時に、スタートアップ用スイッチング信号を出力する第１の発振回路と、スイッチングレギュレータの起動時において緩やかに上昇する基準電圧を出力する基準電圧回路と、基準電圧とスイッチングレギュレータの出力電圧に基づく帰還電圧とを比較する演算増幅器と、スイッチング信号を出力する第２の発振回路と、演算増幅器の出力信号とスイッチング信号を比較するＰＷＭコンパレータと、スイッチングレギュレータの出力電圧によってスタートアップ用スイッチング信号とＰＷＭコンパレータの出力信号とを切替えて出力する切替え回路と、を備えたソフトスタート機能を有するスイッチングレギュレータであって、出力電圧が所定の電圧を超える時に基準電圧値が帰還電圧値と等しくなる、または高くなる、ように制御する制御回路を備えたスイッチングレギュレータ回路を提供する。

本発明のスイッチングレギュレータによれば、電源電圧に依存せず、スタートアップ状態から通常制御への動作状態の移行を円滑に行うことが可能なスイッチングレギュレータ回路を提供する。

また、ソフトスタート時間が極端に長くなることが無いので、本発明のスイッチングレギュレータを搭載した機器は、電源スイッチをオンしてから使用可能になるまでの時間を短縮する事ができる。

本実施形態のソフトスタート機能を有するスイッチングレギュレータの回路図である。図１のスイッチングレギュレータの動作説明のための図である。本実施形態のソフトスタートブロックの一例を示す回路図である。従来のスイッチングレギュレータの回路図である。従来のソフトスタート回路の一例を示す回路図である。図４のスイッチングレギュレータの動作説明のための図である。従来のスイッチングレギュレータの第二の構成図である。図７のスイッチングレギュレータの動作説明のための図である。

以下、本発明の実施形態のスイッチングレギュレータを、図面を参照して説明する。
図１は、本実施形態のソフトスタート機能を有したスイッチングレギュレータである。

本実施形態のスイッチングレギュレータは、スイッチングレギュレータ制御回路１と周辺回路で構成されている。直流電圧源３４は、スイッチングレギュレータ制御回路１の電源であり、乾電池１本を想定し電圧範囲を０．９Ｖ〜１．５Ｖとする。直流電圧源３４とＧＮＤの間にコイル３３とスイッチングトランジスタ３０が接続されている。コイル３３とパワートランジスタ３０の接続点は、ダイオード３２を介して出力端子ＶＯＵＴに接続されている。出力端子ＶＯＵＴには、出力コンデンサ３１と、帰還回路である抵抗３５及び抵抗３６が接続されている。スイッチングレギュレータ制御回路１は、直流電圧源３４と第１電源端子ＶＩＮを接続し、出力端子ＶＯＵＴと第２電源端子ＶＯＵＴを接続し、パワートランジスタ３０のベースと出力端子ＥＸＴを接続し、帰還回路の出力端子と帰還電圧端子ＦＢを接続する。帰還回路は、スイッチングレギュレータ制御回路１に内蔵されても良い。

スイッチングレギュレータ制御回路１は、アンプ１１と、ソフトスタート回路１２と、基準電圧源１３と、演算増幅器１４と、ランプ波形発信器１５と、ＰＷＭコンパレータ１６と、電圧検出回路１７と、方形波発振器１８と、マルチプレクサ回路１９と、バッファ回路２０と、を備える。アンプ１１とソフトスタート回路１２は、ソフトスタートブロック１０を構成する。

第１電源端子ＶＩＮの電圧は、方形波発振器１８の電源になっている。第２電源端子ＶＯＵＴの電圧は、スイッチングレギュレータの出力電圧であり、方形波発振器１８を除く回路の電源にもなっている。帰還電圧端子ＦＢは、帰還回路の出力が接続されている。

電圧検出回路１７は、第２電源端子ＶＯＵＴの電圧を監視する。電圧検出回路１７の検出信号Ｖｐｇは、第２電源端子ＶＯＵＴの電圧がスレッショルド電圧ＶＴＨよりも低ければＬとなり、高ければＨとなる。

方形波発振器１８は、スタートアップ用スイッチング信号である方形波パルスｃｌｋを出力するスタートアップ用発振回路である。方形波発振器１８は、電圧検出回路１７の検出信号ＶｐｇがＬとのきに方形波パルスｃｌｋを出力する。方形波発振器１８は、発振周波数は製造バラツキや温度特性や電源電圧特性などで数１０ＫＨｚ〜数１００ＫＨｚの範囲でばらついても、昇圧動作には問題無いことから、０．９Ｖといった非常に低い電源電圧で動作が可能な回路で構成することが出来る。

演算増幅器１４は、入力される帰還電圧端子ＦＢの電圧とソフトスタート回路１２が出力する基準電圧ＶＲＥＦ＿ＳＳとを比較して、電圧Ｖｅｒｒｏｕｔを出力する。

アンプ１１は、演算増幅器１４の入力端子間に接続される。アンプ１１は、ゲイン１倍のアンプであり、電圧検出回路１７の検出信号ＶｐｇがＬのときに、演算増幅器１４の入力端子の電圧が等しくなるように動作する制御回路である。

ランプ波発振回路１５は、スイッチング信号であるランプパルスＶｒａｍｐを出力する発振回路である。ランプ波発振回路１５のランプパルスＶｒａｍｐは、三角波やノコギリ波などのある一定の傾きを持った発振波形となっている。

ＰＷＭコンパレータ１６は、演算増幅器１４の電圧Ｖｅｒｒｏｕｔとランプ波発振回路１５のランプパルスＶｒａｍｐとを比較し、信号Ｖｐｗｍを出力する。

マルチプレクサ回路１９は、方形波発振器１８の出力信号である方形波パルスｃｌｋと、ＰＷＭコンパレータ１６の信号Ｖｐｗｍと、いずれか一方を選択して出力する切替え回路である。マルチプレクサ回路１９は、電圧検出回路１７の検出信号ＶｐｇがＬの場合は方形波パルスｃｌｋを出力し、検出信号ＶｐｇがＨの場合は信号Ｖｐｗｍを出力する。

バッファ回路２０は、マルチプレクサ回路１９の出力する信号に基づいて、スイッチングレギュレータのスイッチング素子であるパワートランジスタ３０を駆動する。

上述のように構成されたスイッチングレギュレータの動作について、図面を元に説明する。図２は、図１のスイッチングレギュレータの動作を示す図である。

スイッチングレギュレータが昇圧動作を開始する前は、パワートランジスタ３０がオフしているので、出力端子ＶＯＵＴの電圧は直流電圧源３４の電圧ＶＩＮからダイオード３２の順方向電圧Ｖｆを減じた電圧である。ショットキーバリアダイオードの場合は、順方向電圧Ｖｆは０．２Ｖ〜０．３Ｖである。マルチプレクサ回路１９やバッファ回路２０などのデジタル回路は、電圧ＶＩＮが０．９Ｖで出力端子ＶＯＵＴが更に０．２Ｖ〜０．３Ｖ低い状態においても動作は可能である。

先ず、起動時Ｔｓにおいてスイッチングレギュレータが起動されたときの動作を説明する。

ここで、電圧検出回路１７のスレッショルド電圧ＶＴＨは１．５Ｖに設定されている。すなわち、電圧ＶＩＮが０．９Ｖ〜１．５Ｖの範囲にある時、電圧検出回路１７の検出信号ＶｐｇはＬとなる。従って、方形波発振器１８は動作を開始し方形波パルスｃｌｋ信号を出力する。また、マルチプレクサ回路１９は方形波発振器１８の出力を選択する。

よって、マルチプレクサ回路１９は方形波発振器１８の方形波パルスｃｌｋを出力する。出力端子ＥＸＴに出力された方形波パルスｃｌｋによって、パワートランジスタ３０が駆動され、スイッチングレギュレータが昇圧動作を開始する。

スイッチングレギュレータが方形波パルスｃｌｋ信号によって昇圧動作を行なう期間をスタートアップ期間Ｔ１と称する。スタートアップ期間Ｔ１において、本スイッチングレギュレータは負帰還制御を行なっておらず、出力端子ＶＯＵＴの出力電圧がスレッショルド電圧ＶＴＨを超えるまでの間において方形波パルスｃｌｋによる昇圧動作を行なう。

また、同時にソフトスタートブロック１０を構成するソフトスタート回路１２とアンプ１１も動作を開始する。アンプ１１は、起動時Ｔｓから帰還電圧ＦＢに近似する電圧を基準電圧ＶＲＥＦ＿ＳＳへ出力するように動作状態が設定される。しかしながら、起動時Ｔｓ直後では出力端子ＶＯＵＴの出力電圧が非常に低いためアンプ１１は正常に動作する事が出来ない。よって、基準電圧ＶＲＥＦ＿ＳＳと帰還電圧ＦＢの電位差は大きい。

演算増幅器１４は、演算増幅器であり、帰還回路を構成する場合、その反転入力と非反転入力の電位差が０Ｖとなるように帰還制御を行う。すなわち、演算増幅器１４は、基準電圧ＶＲＥＦ＿ＳＳが帰還電圧ＦＢより高ければ電圧Ｖｅｒｒｏｕｔを低くし、基準電圧ＶＲＥＦ＿ＳＳが帰還電圧ＦＢより低ければ電圧Ｖｅｒｒｏｕｔを高くする。すなわち、ソフトスタート期間Ｔ２となり、演算増幅器１４の帰還制御が始まる時点において、演算増幅器１４の反転入力と非反転入力の電位差がほぼ等しい電位にあれば、大きな変動を伴う帰還制御を行う必要が無く、安定的にスタートアップ期間Ｔ１からソフトスタート期間Ｔ２へ移行する事ができる。

図３は、本実施形態のソフトスタートブロック１０の一例を示す回路図である。
ソフトスタートブロック１０は、アンプ１１とソフトスタート回路１２を備えている。アンプ１１は、トランジスタ１００〜１０４と定電流源１１２からなる差動増幅回路と、トランジスタ１０５及び１１０とインバータ１１１からなる切り替え回路とを備える。ソフトスタート回路１２は、定電流源１１３、１１４及び１１５と、直流電圧源１０８と、コンデンサ１０７と、トランジスタ１０５及び１１０とを備えている。差動増幅回路は、入力であるトランジスタ１０１と１０２に帰還電圧ＦＢとソフトスタート回路１２の出力である基準電圧ＶＲＥＦ＿ＳＳが入力される。また、検出信号Ｖｐｇが入力されるトランジスタ１００によって動作と停止が制御される。さらに、検出信号Ｖｐｇがインバータ１１１を介して入力されるトランジスタ１１０と１０５によって、差動増幅回路の出力と定電流源１１３の出力とが切替えて出力される。図示しない起動回路から起動信号ＥＮがトランジスタ１０６のゲートに入力されることによって、コンデンサ１０７は充放電が制御される。トランジスタ１０９は、ゲート端子をコンデンサ１０７の電圧ＳＳ＿ＣＡＰによって制御される。

ソフトスタート回路１２は、ソフトスタート用の基準電圧ＶＲＥＦ＿ＳＳを出力する。アンプ１１は、検出信号ＶｐｇがＨとなり昇圧状態が切り替わった時に、基準電圧ＶＲＥＦ＿ＳＳ電圧が帰還電圧ＦＢとほぼ等しくなるように制御する。

起動時Ｔｓに検出信号ＶｐｇがＬであるから、トランジスタ１００が導通状態となり、差動増幅回路が動作を開始する。また、トランジスタ１０５は導通状態となり、トランジスタ１１０は非導通状態となるので、差動増幅回路の出力ノードはトランジスタ１０５を介してトランジスタ１０９のゲートに接続される。この時、差動増幅回路とトランジスタ１０９と定電流源１１４及び１１５とは、演算増幅器を構成する。演算増幅器は、トランジスタ１０９のソースが出力、トランジスタ１０２のゲートが反転入力、トランジスタ１０１の入力が非反転入力として機能する。従って、演算増幅器はボルテージフォロアー回路を構成し、帰還電圧ＦＢに等しい電圧を出力端子に出力する。すなわち、基準電圧ＶＲＥＦ＿ＳＳは帰還電圧ＦＢに等しい電圧となる。

上述のような昇圧動作によって出力端子ＶＯＵＴの出力電圧が電圧検出回路１７のスレッショルド電圧ＶＴＨを超えると、期間Ｔ２となる。電圧検出回路１７の検出信号ＶｐｇがＨになると、トランジスタ１００、１０５は非導通となり、差動増幅回路はその動作を停止する。トランジスタ１１０が導通状態となるので、定電流源１１３はコンデンサ１０７の充電を開始する。従って、ノードＳＳ＿ＣＡＰの電圧がゆっくり上昇を開始する。この時、定電流源１１４及び１１５は電流を流し続けるので、トランジスタ１０９はソースフォロアー回路として動作して、ノードＳＳ＿ＣＡＰの電圧からトランジスタ１０９の電圧Ｖｇｓ分下がった電圧を基準電圧ＶＲＥＦ＿ＳＳとして出力する。以上の事から、基準電圧ＶＲＥＦ＿ＳＳは期間Ｔ１において帰還電圧ＦＢに準ずる電圧に到達し、期間Ｔ２に入ると直ちに、ノードＳＳ＿ＣＡＰの充電波形に依存した形状で上昇を開始する。トランジスタ１０９は，ドレインに直流電圧源１０８が接続されている為、基準電圧ＶＲＥＦ＿ＳＳが直流電圧源１０８の電圧ＶＲＥＦまで上昇すると、それ以上は上昇する事が出来ない。従って、電圧ＶＲＥＦを安定電位として、ソフトスタート期間Ｔ２は終了する。

そして、スタートアップ期間Ｔ１において、検出信号ＶｐｇがＨとなると、方形波発振器１８は動作を停止し、マルチプレクサ回路１９は信号Ｖｐｗｍを出力する。すなわち、スイッチングレギュレータは通常のＰＷＭ制御で昇圧動作を行う。

以上説明したように、本発明のスイッチングレギュレータは、スタートアップ期間Ｔ１からソフトスタート期間Ｔ２へ切り替わる時に、ソフトスタート用の基準電圧ＶＲＥＦ＿ＳＳが帰還電圧ＦＢと等しくなっている。従って、スタートアップ期間Ｔ１からソフトスタート期間Ｔ２への移行が安定的に行われる。

なお、本発明のスイッチングレギュレータはスタートアップ期間Ｔ１からソフトスタート期間Ｔ２へ切り替わる時に、ソフトスタート用の基準電圧ＶＲＥＦ＿ＳＳが帰還電圧ＦＢと等しくなる構成として説明したが、基準電圧ＶＲＥＦ＿ＳＳが帰還電圧ＦＢより高くなるような構成でも良い。例えば、アンプ１１の増幅率を１以上に設定する、すなわちアンプ１１を非反転増幅回路とし、帰還電圧ＦＢを所望の倍率で増幅しても良い。このように構成すると、アンプ１１のオフセット電圧など性能バラツキに対して余裕を持つことが出来て、スタートアップ期間Ｔ１からソフトスタート期間Ｔ２への移行が安定的に行われる。

また、アンプ１１を、入力に帰還電圧ＶＦＢを接続し、出力にＶＲＥＦ＿ＳＳを接続したソースフォロアー回路で構成しても良い。しかしながら、ソースフォロアー回路の増幅率は一般に１以下であり、概ねソースフォロアー回路に用いるＭＯＳトランジスタの閾値電圧を入力電圧から差し引いた値が出力電圧となる。従って、デプレッション型トランジスタなど、閾値電圧が低いトランジスタを用いたソースフォロアー回路とすれば、増幅率を１に近づける事が可能である。

１０ソフトスタートブロック
１１アンプ
１２ソフトスタート回路
１３基準電圧源
１４演算増幅器
１５ランプ波発振回路
１６ＰＷＭコンパレータ
１７電圧検出回路
１８方形波発振器
１９マルチプレクサ回路
２０バッファ回路
２１コンパレータ
３０パワートランジスタ
３４、１０８直流電圧源
２２、１１２、１１３、１１４、１１５定電流源

Claims

スイッチングレギュレータの出力電圧が所定の電圧よりも低い時に、スタートアップ用スイッチング信号を出力する第１の発振回路と、
前記スイッチングレギュレータの起動時において、緩やかに上昇する基準電圧を出力する基準電圧回路と、
前記基準電圧と前記スイッチングレギュレータの出力電圧に基づく帰還電圧とを比較する演算増幅器と、
スイッチング信号を出力する第２の発振回路と、
前記演算増幅器の出力信号と前記スイッチング信号を比較するＰＷＭコンパレータと、
前記スイッチングレギュレータの出力電圧によって、前記スタートアップ用スイッチング信号と前記ＰＷＭコンパレータの出力信号とを切替えて出力する切替え回路と、を備えたソフトスタート機能を有するスイッチングレギュレータであって、
前記出力電圧が前記所定の電圧を超える時に、前記基準電圧値が前記帰還電圧値以上になるように制御する制御回路を備えたことを特徴とするスイッチングレギュレータ。
前記制御回路は、前記演算増幅器の入力端子間に接続されるゲイン１倍のアンプで構成される、ことを特徴とする請求項１記載のスイッチングレギュレータ。
前記制御回路は、ソースフォロアー回路で構成される、ことを特徴とした請求項１記載のスイッチングレギュレータ。
前記ソースフォロアー回路は、デプレッション型トランジスタを用いることを特徴とした請求項３記載のスイッチングレギュレータ。
前記制御回路は、前記演算増幅器を含んだ増幅回路で構成される、ことを特徴とした請求項１記載のスイッチングレギュレータ。
前記制御回路は、前記スイッチングレギュレータの出力電圧を電源とする、ことを特徴とする請求項１から５のいずれか記載のスイッチングレギュレータ。
前記制御回路は、前記スイッチングレギュレータの出力電圧が前記所定の電圧以上になった時に動作を停止する、ことを特徴とした請求項６記載のスイッチングレギュレータ。