JP4233037B2

JP4233037B2 - スイッチングレギュレータ

Info

Publication number: JP4233037B2
Application number: JP2004101437A
Authority: JP
Inventors: 英紀塩江
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-03-30
Filing date: 2004-03-30
Publication date: 2009-03-04
Anticipated expiration: 2024-03-30
Also published as: JP2005287255A

Description

本発明は、例えば携帯用の半導体集積回路等に用いられ、入力電圧を、昇圧、降圧、極性反転することによって所定の電圧に変換するＤＣ／ＤＣコンバータの一種であるスイッチングレギュレータに関する。

入力電圧を所定の電圧に変換して出力する回路としては、シリーズレギュレータ、スイッチングレギュレータ、チャージポンプ回路などが知られている。

スイッチングレギュレータは、ＤＣ／ＤＣコンバータの一種であり、入力電圧を昇圧して出力する昇圧型、入力電圧を降圧して出力する降圧型、入力電圧の極性を反転させて出力する反転型など、様々な変換方式のものがある。このようなスイッチングレギュレータとして、例えば非特許文献１に記載されている。

図８は、非特許文献１に記載されたスイッチングレギュレータの概略構成を示すブロック図である。

図８に示すスイッチングレギュレータは、入力端子ＶＩＮから入力された１次側電圧を変換し、出力側端子ＶＯＵＴから所望の２次側出力電圧として出力する電圧変換回路部２と、外部制御信号発生部１２からの信号に応じて電圧変換回路部２を制御する制御信号を電圧変換回路部２に出力する制御回路部１とを有している。制御回路部１は、半導体集積回路によって構成されており、また、電圧変換回路部２は、入力される電圧を、昇圧、降圧、極性の反転のいずれかを実施するように、制御回路部１に対して取り外し可能なディスクリート部品になっている。制御回路部１には、電圧変換回路部２が昇圧型、降圧型、反転型に応じて適切な制御信号を出力する外部制御信号発生部１２が接続されており、この外部制御信号発生部１２が操作されることによって、電圧変換回路部２の電圧変換モードに対応した信号が制御回路部１に出力される。

電圧変換回路部２は、昇圧型、降圧型、反転型によって回路構成が異なる。具体的な回路構成を、図９〜図１１にそれぞれ示す。図９は、昇圧型の電圧変換回路部２が設けられたスイッチングレギュレータの構成を示し、図１０は、降圧型の電圧変換回路部２が設けられたスイッチングレギュレータの構成を示し、図１１は、反転型の電圧変換回路部２が設けられたスイッチングレギュレータの構成を示している。以下に、それぞれの回路構成について説明する。

図９〜図１１にそれぞれ示すスイッチングレギュレータは、半導体集積回路によって構成された制御回路部１と、外部回路である電圧変換回路部２と、制御信号発生部１２とをそれぞれ有している。それぞれの制御回路部１は、電源端子ＶＣＣ、接地端子ＧＮＤ、制御端子ＥＸＴ、電流センス端子ＣＳ（ＣｕｒｒｅｎｔＳｅｎｓｅ）、フィードバック端子ＦＢ（ＦｅｅｄＢａｃｋ）、電圧参照端子ＶＲ（ＶｏｌｔａｇｅＲｅｆｅｒｅｎｓｅ）、選択端子ＳＥＬ（Ｓｅｌｅｃｔ）の７つの入出力端子を有している。また、制御回路部１には、基準電圧Ｖ１を発生する基準電圧発生回路５と、電圧変換回路部２が昇圧型、降圧型、反転型のいずれであるかを判別する判別回路３と、制御信号発生回路４とを有している。制御信号発生回路４は、判別回路３での判別結果に基づいて、電圧変換モードに対応した制御信号を制御端子ＥＸＴに出力する。

図９に示す昇圧型の電圧変換回路２は、１次側の入力電圧が印加されるコイルＬ１と、コイルＬ１に接続されたスイッチング装置９とを有している。スイッチング装置９は、第１スイッチＳＷ１および第２スイッチＳＷ２を有しており、制御回路部１の制御端子ＥＸＴから出力される制御信号によって、第１スイッチＳＷ１および第２スイッチＳＷ２のいずれか、または両方が制御される。

スイッチング装置９は、第１スイッチＳＷ１および第２スイッチＳＷ２のそれぞれの一端が共通接続された接続点Ｓ１と、第１スイッチＳＷ１の他端が接続された接続点Ｓ２と、第２スイッチＳＷ２の他端が接続された接続点Ｓ３とを有している。接続点Ｓ１は、１次側電圧が印加されるコイルＬ１に接続されている。コイルＬ１の他端は、入力端子ＶＩＮに接続されており、入力端子ＶＩＮから１次側の入力電圧が入力される。入力端子ＶＩＮは、制御回路部１の電源端子ＶＣＣに接続されており、入力端子ＶＩＮから入力される１次側の入力電圧が、制御回路部１の電源電圧として電源端子ＶＣＣに与えられている。

接続点Ｓ２は、一端が接地された第１抵抗Ｒ１の他端に接続されている。この第１抵抗Ｒ１は、コイルＬ１にエネルギーを蓄積する際に第１スイッチＳＷ１を流れる電流を検出するために設けられており、非常に小さな抵抗値になっている。接続点Ｓ３は、電圧変換回路部２の出力端子ＶＯＵＴに接続されている。接続点Ｓ２は、制御回路部１の電流センス端子ＣＳに接続されている。第２スイッチＳＷ２に接続された出力端子ＶＯＵＴは、容量Ｃ１を介して接地されている。また、出力端子ＶＯＵＴは、直列接続された第２抵抗Ｒ２および第３抵抗Ｒ３を介して接地されている。第２抵抗Ｒ２および第３抵抗Ｒ３の接続点は、制御回路部１のフィードバック端子ＦＢに接続されている。

このような構成のスイッチング装置９では、第１のスイッチＳＷ１は、入力端子ＶＩＮからの一次側の電圧のエネルギーをコイルＬ１に蓄積させる際に導通状態となり、コイルＬ１に蓄積されたエネルギーを容量Ｃ１に蓄積する際に非導通状態となる。また、第２のスイッチＳＷ２は、コイルＬ１にエネルギーを蓄積する際に非導通状態になり、コイルＬ１に蓄積されたエネルギーを容量Ｃ１に蓄積して昇圧し出力端子ＶＯＵＴから放出する際に導通状態になる。

図１０に示す降圧型の電圧変換回路部２では、入力端子ＶＩＮに抵抗Ｒ１を介してスイッチング装置９が接続されており、抵抗Ｒ１とスイッチング装置９との接続点Ｓ１が、制御回路部１の電流センス端子ＣＳに接続されている。スイッチング装置９には、第１スイッチＳＷ１と第２スイッチＳＷ２とが直列に接続されている。第２スイッチＳＷ２の他端である接続点Ｓ２は接地されている。第１スイッチＳＷ１と第２スイッチＳＷ２との接続点Ｓ３には、コイルＬ１の一端が接続されて、コイルＬ１の他端が容量Ｃ１および出力端子ＶＯＵＴに接続されている。出力端子ＶＯＵＴと接地との間には、直列に接続された第２抵抗Ｒ２および第３抵抗Ｒ３が設けられており、第２抵抗Ｒ２および第３抵抗Ｒ３の接続点の電位が、制御回路部１のフィードバック端子ＦＢに入力されている。

電圧変換回路部２が反転型の場合のスイッチングレギュレータの構成を図１１に示す。この場合には、入力端子ＶＩＮに抵抗Ｒ１を介してスイッチング装置９が接続されており、抵抗Ｒ１とスイッチング装置９との接続点Ｓ１が、制御回路部３の電流センス端子ＣＳに接続されている。スイッチング装置９には、第１スイッチＳＷ１と第２スイッチＳＷ２とが直列に接続されている。第１スイッチＳＷ１と第２スイッチＳＷ２との接続点Ｓ２には、コイルＬ１の一端が接続されており、コイルＬ１の他端が接地されている。第２スイッチＳＷ２の他端である接続点Ｓ３は、容量Ｃ１および出力端子ＶＯＵＴに接続されている。

この反転型の電圧変換回路部２においては、出力端子ＶＯＵＴおよび容量Ｃ１に、第２抵抗Ｒ２の一端が接続され、この第２抵抗Ｒ２の他端に第３抵抗Ｒ３が直列接続されており、第３抵抗Ｒ３の他端が、制御回路部１の電圧参照端子ＶＲに接続されている。第２抵抗Ｒ２および第３抵抗Ｒ３の接続点は、制御回路部３のフィードバック端子ＦＢに接続されている。

図９〜図１１に示すスイッチングレギュレータでは、外部回路である各電圧変換回路部２の構成が異なっており、各電圧変換回路部２を制御する制御回路部１は、各電圧変換回路部２が、昇圧型、降圧型、反転型のいずれであるかを判定する必要がある。このために、制御回路部１には、選択端子ＳＥＬが設けられて、この選択端子ＳＥＬに、外部信号発生部１２が接続されている。そして、外部信号発生部１２から、昇圧型、降圧型、反転型に対応した判定信号が入力されると、制御回路部１に設けられた判定回路３は、入力される判定信号に基づいて、電圧変換回路部２が昇圧型、降圧型、反転型のいずれであるかを判定し、その判定結果に対応した信号を、制御信号発生回路４に出力する。

制御信号発生回路４では、判定回路３からの出力に基づいて、昇圧型、降圧型、反転型のいずれかである電圧変換回路部２に対応した制御信号を、制御端子ＥＸＴから出力する。そして、この制御端子ＥＸＴから出力される制御信号に基づいて、各電圧変換回路部２のスイッチング装置９が制御されることによって、各電圧変換回路部２は１次側の入力電圧を、所定の変換モードで変換して２次側電圧として出力する。
富士電機株式会社カタログ「富士スイッチング電源制御ＩＣＦＡ７７１５ＪＡｐｐｌｉｃａｔｉｏｎＮｏｔｅ」（'０３−０８）

図９〜図１１に示すスイッチングレギュレータにおいては、外部回路である電圧変換回路部２の構成が、昇圧型、降圧型、反転型のいずれであるかを、外部信号発生部１２から制御回路部１に入力される信号に基づいて判定している。しかしながら、このように、外部信号部１２を使用する構成では、制御回路部１に、外部信号発生部１２を接続するための選択端子ＳＥＬを設ける必要がある。また、外部信号発生部１２が必要であるために、スイッチングレギュレータ自体が大型化するおそれもある。

本発明は、上記従来技術の課題を鑑みてなされたものであり、制御回路部の端子を追加することなく、電圧変換回路部が、昇圧型、降圧型および反転型のいずれであるかを判別し、適切な制御を行うことができるスイッチングレギュレータを提供することを目的とする。

本発明のスイッチングレギュレータは、入力電圧を、スイッチング部のスイッチング動作によって、昇圧状態、降圧状態、極性反転状態のいずれか一つに変換して出力する電圧変換回路部と、該電圧変換回路部が昇圧型、降圧型、反転型のいずれであるかを判別する判別回路と、該判別回路による判別結果に対応する制御信号を、該電圧変換回路部から出力される電圧に基づいて調整して、該電圧変換回路部のスイッチング部に出力する制御信号発生部とを有する制御回路部とを備え、該制御回路部の判定部は、該電圧変換回路部におけるスイッチング動作の開始前における所定の電圧に基づいて、昇圧型、降圧型、反転型のいずれであるかを判定することを特徴とする。

好ましくは、前記電圧変換回路部は、入力電圧が入力される入力端子と、該入力端子に一端が接続されたコイルと、該コイルの他端にそれぞれの一端が接続された第１スイッチおよび第２スイッチを有するスイッチング装置と、該スイッチング装置における第１スイッチの他端と接地との間に設けられた第１抵抗と、該スイッチング装置における第２スイッチの他端に接続された出力端子と、該スイッチング装置における第２スイッチの他端と接地との間に設けられた容量と、該出力端子と容量との接続点と接地との間に直列接続された状態で設けられた第２抵抗および第３抵抗とを備えた昇圧型であり、前記制御回路部の判定回路は、前記第１抵抗と第１スイッチとの接続点におけるスイッチング動作の開始前の電位に基づいて該電圧変換回路部が昇圧であることを判定する。

好ましくは、前記電圧変換回路部は、入力電圧が入力される入力端子と、該入力端子に一端が接続された第１抵抗と、該第１抵抗の他端と接地との間に直列接続された第１スイッチおよび第２スイッチを有するスイッチング装置と、該スイッチング装置の第１スイッチおよび第２スイッチの接続点に一端が接続されたコイルと、該コイルの他端に接続された出力端子と、該コイルの他端と接地との間に設けられた容量と、該出力端子と容量との接続点と接地との間に直列接続された状態で設けられた第２抵抗および第３抵抗とを備えた降圧型であって、前記制御回路部の判定回路は、前記第１抵抗と第１スイッチとの接続点におけるスイッチング動作開始前の電位と、前記第２抵抗と第３抵抗との接続点におけるスイッチング動作開始前の電位とに基づいて該電圧変換回路部が降圧型であることを判定する。

好ましくは、前記電圧変換回路部は、入力電圧が入力される入力端子と、該入力端子に一端が接続された第１抵抗と、該第１抵抗の他端に一端が接続された第１スイッチと、該第１スイッチの他端に一端が接続された第２スイッチとを有するスイッチング装置と、該スイッチング装置の第１スイッチおよび第２スイッチの接続点と接地との間に設けられたコイルと、該スイッチング装置における該第２スイッチの他端に接続された出力端子と、該スイッチング装置における該第２スイッチの他端と接地との間に設けられた容量と、該出力端子と容量との接続点に一端が接続された第２抵抗と、該第２抵抗の他端に一端が接続された第３抵抗とを備えた反転型であり、前記制御回路部は、該第３抵抗の他端に所定の基準電圧を与える規準電圧発生回路を備え、前記制御回路部の判定回路は、前記第２抵抗と第３抵抗との接続点におけるスイッチング動作開始前の電位に基づいて該電圧変換回路部が反転型であることを判定する。

好ましくは、前記第１スイッチは、ＮチャンネルＭＯＳトランジスタまたはＮＰＮトランジスタである。

好ましくは、前記第１スイッチは、ＰチャンネルＭＯＳトランジスタまたはＰＮＰトランジスタである。

好ましくは、前記第２スイッチはダイオードである。

好ましくは、前記制御回路部の判別部は、前記第１抵抗と第１スイッチとの接続点におけるスイッチング動作開始前の電位を判定するための第１の判定部と、前記第２抵抗と第３抵抗との接続点におけるスイッチング動作開始前の電位を、接地電位または基準電位と比較して判定するための第２の判定部と、該第２の判定部の出力を保持するラッチ回路部とを有する。

好ましくは、前記第１の判定部および前記第２の判定部は、それぞれ、ＣＭＯＳインバータである。

好ましくは、前記制御信号発生部は、前記第２判定部によって前記電圧変換回路部が反転型と判定された場合に、出力される制御信号の極性を、前記電圧変換回路部が昇圧型または降圧型と判定された場合の極性を反転させて出力する。

好ましくは、前記電圧変換回路部は、取り外し可能なディスクリート部品である。

以上のように、本発明によれば、電圧変換回路部を制御する制御回路部への端子の追加、電圧変換回路部の構成に応じた信号を出力するための外部信号源が不要となり、電圧変換回路部が、昇圧型、降圧型、反転型のいずれであるかを自動的に判定することができる。従って、昇圧型、降圧型、反転型のいずれの電圧変換回路部であっても、特別な操作をすることなく、対応することができる。

以下に、本発明のスイッチングレギュレータの実施形態を、図面に基づいて説明する。なお、以下の実施形態において、図９〜図１１に示す従来技術と共通する部分および箇所については、同じ符号を付して説明する。

図１は、本発明のスイッチングレギュレータの実施形態１の構成を示すブロック図である。

図１に示すスイッチングレギュレータは、入力端子ＶＩＮから入力される１次側電圧である入力電圧を、昇圧、降圧、反転のいずれかの電圧変換をして、出力端子ＶＯＵＴから所望の２次側の電圧を出力する電圧変換回路部２と、この電圧変換回路部２が昇圧型、降圧型、反転型のいずれであるかを判別して電圧変換回路部２を制御する制御信号を出力する制御回路部１Ａとを有している。制御回路部１Ａは半導体集積回路によって構成されており、電圧変換回路部２は、制御回路部１Ａの外部回路であり、制御回路部１Ａに対して取り外し可能なディスクリート部品になっている。

図２は、図１に示すスイッチングレギュレータにおける制御回路部１Ａおよび電圧変換回路部２の具体例を示す回路図である。

図２に示すように、制御回路部１Ａは、電源端子ＶＣＣと、接地端子ＧＮＤと、制御端子ＥＸＴと、電流センス端子ＣＳと、フィードバック端子ＦＢと、電圧参照端子ＶＲとの６つの入出力端子を有している。また、制御回路部１Ａには、基準電圧Ｖ１を発生する基準電圧発生回路５と、電圧変換回路部２の電圧変換モードが、昇圧型、降圧型、反転型のいずれであるかを判別する判別回路３Ａと、制御信号発生回路４とを有している。制御信号発生回路４は、判別回路３Ａにおける判別結果に基づいて、電圧変換回路部２から出力される電圧を制御する制御信号を、制御端子ＥＸＴに出力する。

電圧変換回路部２は、入力される１次側電圧を昇圧して、昇圧された電圧を２次側電圧として出力する昇圧型、入力される１次側電圧を降圧して、降圧された電圧を２次側電圧として出力する降圧型、入力される１次側電圧を昇圧して極性を反転して出力する反転型のいずれかになっている。図２に示すスイッチングレギュレータでは、入力される１次側電圧を昇圧して、昇圧された電圧を２次側電圧として出力する昇圧型である。

この昇圧型の電圧変換回路２は、１次側電圧が印加されるコイルＬ１と、このコイルＬ１に接続されたスイッチング装置９とを有している。スイッチング装置９は、第１スイッチＳＷ１および第２スイッチＳＷ２を有しており、制御回路部１Ａの制御端子ＥＸＴから出力される制御信号によって、第１スイッチＳＷ１および第２スイッチＳＷ２のいずれかまたは両方がスイッチング制御される。

スイッチング装置９は、第１スイッチＳＷ１および第２スイッチＳＷ２のそれぞれの一端が共通接続された接続点Ｓ１と、第１スイッチＳＷ１の他端が接続された接続点Ｓ２と、第２スイッチＳＷ２の他端が接続された接続点Ｓ３とを有している。接続点Ｓ１は、１次側の入力電圧が印加されるコイルＬ１に接続されている。コイルＬ１の他端は、入力端子ＶＩＮに接続されており、入力端子ＶＩＮから１次側の電圧が入力される。

なお、入力端子ＶＩＮは、制御回路部１Ａの電源端子ＶＣＣに接続されており、入力端子ＶＩＮから入力される１次側の電圧が、制御回路部１Ａの電源電圧として電源端子ＶＣＣに与えられている。

スイッチング装置９の接続点Ｓ２は、一端が接地された第１抵抗Ｒ１の他端に接続されている。この第１抵抗Ｒ１は、コイルＬ１にエネルギーを蓄積する際に第１スイッチＳＷ１に流れる電流を検出するために設けられており、非常に小さな抵抗値になっている。接続点Ｓ３は、電圧変換回路部２の出力端子ＶＯＵＴに接続されている。第１スイッチＳＷ１と第１抵抗Ｒ１との接続点Ｓ２は、制御回路部１Ａの電流センス端子ＣＳに接続されている。第２スイッチＳＷ２に接続された出力端子ＶＯＵＴは、容量Ｃ１を介して接地されている。また、出力端子ＶＯＵＴは、直列接続された第２抵抗Ｒ２および第３抵抗Ｒ３を介して接地されている。第２抵抗Ｒ２および第３抵抗Ｒ３の接続点は、制御回路部１Ａのフィードバック端子ＦＢに接続されている。

このような構成のスイッチング装置９では、第１スイッチＳＷ１は、入力端子ＶＩＮから入力される１次側の電圧のエネルギーをコイルＬ１に蓄積させる際に導通状態となり、コイルＬ１に蓄積されたエネルギーを容量Ｃ１に蓄積する際に非導通状態となる。また、第２スイッチＳＷ２は、コイルＬ１にエネルギーを蓄積する際に非導通状態になり、コイルＬ１に蓄積されたエネルギーを容量Ｃ１に蓄積して昇圧し出力端子ＶＯＵＴから放出する際に導通状態になる。

昇圧型の電圧変換回路部２に設けられるスイッチング装置９において、例えば、図５（ａ）に示すように、第１スイッチＳＷ１が、ＮチャンネルＭＯＳトランジスタによって構成されている。このＮチャンネルＭＯＳトランジスタは、ドレインが接続点Ｓ１を介してコイルＬ１に接続され、ソースが接続点Ｓ２を介して接地され、ゲートが制御回路部１Ａの制御端子ＥＸＴに接続されている。第２スイッチＳＷ２はダイオードによって構成されており、ダイオードのアノードが接続点Ｓ１を介してコイルＬ１に接続され、カソードが接続点Ｓ３を介して容量Ｃ１および出力端子ＶＯＵＴに接続されている。

従って、制御回路部１Ａの制御端子ＥＸＴからハイレベルの制御信号が出力されることによって、第１スイッチＳＷ１であるＮチャンネルＭＯＳトランジスタが導通状態になる。この場合、第２スイッチＳＷ２であるダイオードは、電流を容量Ｃ１側には流さない非導通状態である。コイルＬ１にエネルギーが蓄積されると、制御回路部１Ａの制御端子ＥＸＴからローレベルの制御信号が出力され、第１スイッチＳＷ１であるＮチャンネルＭＯＳトランジスタが導通状態になり、第２スイッチＳＷ２であるダイオードは、電流を容量Ｃ１に流す導通状態になる。これにより、コイルＬ１に蓄積されたエネルギーが容量Ｃ１に蓄積されて昇圧される。そして、昇圧された電圧が、出力端子ＶＯＵＴから出力される。

出力端子ＶＯＵＴから出力される電圧によって、直列接続された第２抵抗Ｒ２と第３抵抗Ｒ３との接続点の電圧が変動し、この電圧が制御回路部１Ａのフィードバック端子ＦＢに与えられている。従って、制御回路部１Ａのフィードバック端子ＦＢには、出力端子ＶＯＵＴから出力される電圧に対応した電圧が出力される。

また、第１スイッチＳＷ１であるＮチャンネルＭＯＳトランジスタが導通状態になって、コイルＬ１にエネルギーが蓄積される際には、第１抵抗Ｒ１に電流が流れ、この電流値に対応した電圧が、電流センス端子ＣＳに出力される。

このような昇圧型の電圧変換回路部２では、スイッチング装置９によるスイッチング動作が開始されない電圧変換動作の開始前には、第１スイッチＳＷ１および第２スイッチＳＷ２が非導通状態であるために、出力端子ＶＯＵＴから電圧は出力されず、出力端子ＶＯＵＴと接地との間に直列接続された第２抵抗Ｒ２と第３抵抗Ｒ３との接続点は、接地電圧付近の電圧レベルになる。従って、フィードバック端子ＦＢには、接地電圧付近の電圧が与えられる。同様に、第１スイッチＳＷ１が非導通状態であって電圧変換回路部２による電圧変換動作が開始される前は、第１スイッチＳＷ１と接地された第１抵抗Ｒ１との接続点の電圧は、接地電圧付近の電圧レベルになり、電流センス端子ＣＳには接地電圧付近の電圧レベルが与えられる。

なお、このような昇圧型の電圧変換回路部２では、スイッチング装置９の第１スイッチＳＷ１として、ＮチャンネルＭＯＳトランジスタに代えて、ＮＰＮＭＯＳトランジスタ（バイポーラトランジスタ）トランジスタを使用してもよい。

電圧変換回路部２が降圧型の場合のスイッチングレギュレータの構成を図３に示す。この場合には、入力端子ＶＩＮに第１抵抗Ｒ１を介してスイッチング装置９が接続されており、第１抵抗Ｒ１とスイッチング装置９との接続点Ｓ１が、制御回路部１Ａの電流センス端子ＣＳに接続されている。スイッチング装置９には、直列に接続された第１スイッチＳＷ１および第２スイッチＳＷ２が設けられている。第２スイッチＳＷ２の他端が接続されたスイッチング装置９の接続点Ｓ２は接地されている。第１スイッチＳＷ１と第２スイッチＳＷ２との接続点Ｓ３には、コイルＬ１の一端が接続されており、コイルＬ１の他端が容量Ｃ１および出力端子ＶＯＵＴに接続されている。出力端子ＶＯＵＴと接地との間には、直列に接続された抵抗Ｒ２およびＲ３が設けられており、抵抗Ｒ２およびＲ３の接続点の電位が、制御回路部１Ａのフィードバック端子ＦＢに入力されている。

このような降圧型の電圧変換回路部２のスイッチング装置９において、例えば、図５（ｂ）に示すように、第１スイッチＳＷ１がＰチャンネルＭＯＳトランジスタで構成され、第２スイッチＳ２がダイオードで構成される。第１スイッチＳＷ１で構成されるＰチャンネルＭＯＳトランジスタは、ソースが第１抵抗Ｒ１との接続点Ｓ１に接続され、ドレインが接地との接続点Ｓ２に接続され、ゲートが制御回路部１Ａの制御信号端子ＥＸＴに接続されている。第２のスイッチＳＷ２であるダイオードは、アノードが、接地との接続点Ｓ２に接続され、カソードがコイルＬ１との接続点Ｓ３に接続されている。

従って、制御回路部１Ａの制御端子ＥＸＴからハイレベルの制御信号が出力されることによって、第１スイッチＳＷ１であるＰチャンネルＭＯＳトランジスタが導通状態になる。この場合、第２スイッチＳＷ２であるダイオードは、電流を接地側に流さない非導通状態であり、コイルＬ１にエネルギーが蓄積される。その後、制御回路部１Ａの制御端子ＥＸＴからローレベルの制御信号が出力され、第１スイッチＳＷ１であるＰチャンネルＭＯＳトランジスタが非導通状態になると、第２スイッチＳＷ２であるダイオードは、電流を接地側に流さない非導通状態であり、コイルＬ１に蓄積されたエネルギーが容量Ｃ１に蓄積される。そして、容量１に蓄積された電圧が、出力端子ＶＯＵＴから出力される。このように、スイッチング装置９によって、１次側の電圧が間欠的に出力端子ＶＯＵＴから出力されるために、出力端子ＶＯＵＴからは、１次側の電圧が降下した２次電圧が出力される。

出力端子ＶＯＵＴから出力される電圧によって、直列に接続された抵抗Ｒ２と抵抗Ｒ３との接続点の電圧が変動し、この電圧が制御回路部１Ａのフィードバック端子ＦＢに与えられている。従って、制御回路部１Ａのフィードバック端子ＦＢには、出力端子ＶＯＵＴから出力される電圧に対応した電圧が出力される。

このような降圧型の電圧変換回路部２では、スイッチング装置９によるスイッチング動作が開始されない電圧変換動作の開始前には、第１スイッチＳＷ１および第２スイッチＳＷ２が非導通状態であるために、出力端子ＶＯＵＴから電圧は出力されず、出力端子ＶＯＵＴと接地との間に直列接続された第２抵抗Ｒ２と第３抵抗Ｒ３との接続点は、接地電圧付近の電圧レベルになる。従って、フィードバック端子ＦＢには、接地電圧付近の電圧が与えられる。これに対して、入力端子ＶＩＮに接続された第１抵抗Ｒ１とスイッチング装置９の第１スイッチＳＷ１との接続点の電位は、入力端子ＶＩＮに電圧が印加されるために高電圧レベルになる。従って、電流センス端子ＣＳには、高電位の電圧が与えられる。

なお、このような降圧型の電圧変換回路部２では、スイッチング装置９の第１スイッチＳＷ１として、ＰチャンネルＭＯＳトランジスタに代えて、ＰＮＰＭＯＳトランジスタ(バイポーラトランジスタ)を使用してもよい。

電圧変換回路部２が反転型の場合のスイッチングレギュレータの構成を図４に示す。この場合には、入力端子ＶＩＮに第１抵抗Ｒ１を介してスイッチング装置９が接続されており、第１抵抗Ｒ１とスイッチング装置９との接続点Ｓ１が、制御回路部１Ａの電流センス端子ＣＳに接続されている。スイッチング装置９には、直列に接続された第１スイッチＳＷ１および第２スイッチＳＷ２が設けられている。第１スイッチＳＷ１と第２スイッチＳＷ２との接続点Ｓ２には、コイルＬ１の一端が接続されており、コイルＬ１の他端が接地されている。第２スイッチＳＷ２の他端は接続点Ｓ３に接続されており、接続点Ｓ３は、容量Ｃ１および出力端子ＶＯＵＴに接続されている。

この反転型の電圧変換回路部２においては、出力端子ＶＯＵＴおよび容量Ｃ１に、第２抵抗Ｒ２の一端が接続され、この第２抵抗Ｒ２の他端に第３抵抗Ｒ３が直列接続されており、第３抵抗Ｒ３の他端が、制御回路部１Ａの電圧参照端子ＶＲに接続されている。第２抵抗Ｒ２および第３抵抗Ｒ３の接続点は、制御回路部１Ａのフィードバック端子ＦＢに接続されている。なお、制御回路部３Ａの電圧参照端子ＶＲには、制御回路部１Ａに設けられた基準電圧発生回路５から出力される規準電圧Ｖ１が与えられている。

このような反転型の電圧変換回路部２のスイッチング装置９において、例えば、図５（ｃ）に示すように、第１スイッチＳＷ１がＰチャンネルＭＯＳトランジスタで構成され、第２スイッチＳ２がダイオードで構成される。第１スイッチＳＷ１で構成されるＰチャンネルＭＯＳトランジスタは、ソースが第１抵抗Ｒ１との接続点Ｓ１に接続され、ドレインが第２スイッチＳＷ２およびコイルＬ１との接続点Ｓ２に接続され、ゲートが制御回路部の制御端子ＥＸＴに接続されている。第２スイッチＳ２であるダイオードは、カソードがコイルＬ１および第１スイッチＳＷ１であるＰチャンネルＭＯＳトランジスタとの接続点Ｓ３に接続され、アノードが、容量Ｃ１および出力端子ＶＯＵＴとの接続点Ｓ３に接続されている。

従って、制御回路部１Ａの制御端子ＥＸＴからハイレベルの制御信号が出力されることによって、第１スイッチＳＷ１であるＰチャンネルＭＯＳトランジスタが導通状態になる。これにより、コイルＬ１に電流が流れる。この場合、第２スイッチＳＷ２であるダイオードは、電流を容量Ｃ１側に流さない非導通状態であり、コイルＬ１にエネルギーが蓄積されるとともに、容量Ｃ１に電荷が蓄積される。その後、制御回路部１Ａの制御端子ＥＸＴからローレベルの制御信号が出力され、第１スイッチＳＷ１であるＰチャンネルＭＯＳトランジスタが非導通状態になると、第２スイッチＳＷ２であるダイオードは、電流をコイルＬ１側に流す導通状態になり、容量Ｃ１に蓄積された電荷による電流が、コイルＬ１に流れる。これにより、出力端子ＶＯＵＴからは、１次側の入力電圧に対して極性が反転した２次電圧が出力される。

このような反転型の電圧変換回路部２では、スイッチング装置９によるスイッチング動作が開始されない電圧変換動作の開始前には、第１スイッチＳＷ１が非導通状態であるために、第１スイッチＳＷ１および第２スイッチＳＷ２が非導通状態であるために、出力端子ＶＯＵＴから電圧は出力されないが、出力端子ＶＯＵＴと接地との間に直列接続された第２抵抗Ｒ２と第３抵抗Ｒ３との接続点は、制御回路部１Ａの電圧参照端子ＶＲに与えられる基準電圧発生回路５からの基準電圧Ｖ１付近の電圧になる。従って、フィードバック端子ＦＢには、基準電圧Ｖ１付近の電圧が与えられる。これに対して、入力端子ＶＩＮに接続された第１抵抗Ｒ１とスイッチング装置９の第１スイッチＳＷ１との接続点の電位は、入力端子ＶＩＮに電圧が印加されるために高電圧レベルになる。従って、電流センス端子ＣＳには、高電位の電圧が与えられる。

なお、このような反転型の電圧変換回路部２では、スイッチング装置９の第１スイッチＳＷ１として、ＰチャンネルＭＯＳトランジスタに代えて、ＰＮＰＭＯＳトランジスタ(バイポーラトランジスタ)を使用してもよい。

本発明のスイッチングレギュレータでは、昇圧型、降圧型、反転型のいずれかの電圧変換回路部２が選択的に使用される。そして、制御回路部１Ａは、電圧変換回路部２が昇圧型、降圧型、反転型のいずれであっても、電圧変換回路部２のスイッチング装置９を最適に制御することができる。

制御回路部１Ａの判別回路３Ａには、第１の判定器６と、第２の判定器７と、ラッチ回路８とが設けられている。第１の判定器には、電流センス端子ＣＳに入力されるスイッチング装置９と抵抗Ｒ１との接続点の電圧が入力されるようになっている。第２の判定器７には、電圧がフィードバック端子ＦＢから入力される抵抗Ｒ２と抵抗Ｒ３との接続点の電圧が入力されると共に、基準電圧発生回路５からの基準電圧Ｖ１が入力されるようになっている。

第２の判定器７では、フィードバック端子ＦＢの電圧レベルを、基準電圧発生回路５から入力される基準電圧Ｖ１と比較して、ラッチ回路８に出力するようになっている。ラッチ回路８は、第２の判定器７の出力を保持する。第１の判定器６および第２の判定器７は、例えばＣＭＯＳインバーター回路によって構成されている。

第１の判定器６では、電圧変換回路部２による電圧変換のためのスイッチング装置９のスイッチング制御が開始される前において、電流センス端子ＣＳの電圧レベルが入力端子ＶＩＮに入力される１次側の入力電圧付近であるか、接地電圧付近であるかが判定され、これにより電圧変換回路部２が昇圧型であるか、昇圧型以外（降圧型または反転型）であるかを判別するようになっている。すなわち、電圧変換回路部２による電圧変換のためのスイッチング装置９のスイッチング制御が開始される前には、昇圧型の電圧変換回路部２の場合にのみ、電流センス端子ＣＳの出力が接地電圧付近になるのに対して、降圧型および反転型の電圧変換回路部２では、電流センス端子ＣＳの出力は、入力端子ＶＩＮに入力される１次側の入力電圧付近になる。これにより、電圧変換回路部２が昇圧型であるか、昇圧型以外（反転型または降圧型）であるかが判別される。

また、第２の判定器７では、電圧変換回路部２による電圧変換のためのスイッチング装置９のスイッチング制御が開始される前のフィードバック端子ＦＢの電圧レベルが、基準電圧発生回路５から出力される基準電圧Ｖ１付近であるか、接地電圧付近であるかが判定され、これにより電圧変換回路部２が反転型であるか、またはそれ以外（昇圧型または降圧型）であるかが判別される。すなわち、圧変換回路部２による電圧変換のためのスイッチング装置９のスイッチング制御が開始される前には、昇圧型および降圧型の電圧変換回路部２の場合には、フィードバック端子ＦＢの出力が接地電圧付近になるのに対して、反転型の電圧変換回路部２では、フィードバック端子ＦＢには、基準電圧発生回路５から出力される基準電圧Ｖ１付近の電位になる。これにより、電圧変換回路部２が反転型であるか、反転型以外（昇圧型または降圧型）であるかが判別される。

そして、第１の判定器６において昇圧型と判定されず、また、第２の判定器７において反転型と反転されない場合には、降圧型と判定される。

ラッチ回路８では、第２の判定器７の出力が保持される。すなわち、第２の判定器７ではフィードバック端子ＦＢ電圧が検出されており、フィードバック端子ＦＢの電圧は、スイッチング制御が開始された後に目標電圧に向かってシフトする。例えば、電圧変換回路部２が昇圧型である場合には、スイッチング制御の開始前にはフィードバック端子ＦＢの電圧は接地電圧付近であるが、スイッチング制御の開始後は基準電圧Ｖ１付近になり、第２の判定器７の出力が逆転される。したがって、第２の判定器７の出力は、スイッチング制御が開始された後に、判定が覆らないように、ラッチ回路８にて保持する必要がある。これに対して、第１の判定器６では、電流センス端子ＣＳに入力される電圧が検出されており、電流センス端子ＣＳの電圧は、スイッチング制御が開始された後も、通常、接地電圧付近で推移するため、スイッチング制御が開始された後に第１の判定器６の出力が覆ることはない。

図６は、図２〜図４に示す制御信号発生回路４の構成例を示す回路図である。

制御信号発生回路４には、フィードバック端子ＦＢに入力される電圧を比較基準電圧Ｖｒｅｆとを比較する差動増幅器（エラーアンプ）４ａと、この差動増幅器４ａの出力ＥＯが入力されるコンパレータ４ｃと、コンパレータ４ｃの出力が入力されるラッチ回路４ｄと、ラッチ回路４ｄの出力が入力される反転制御部４ｅとを有しており、反転制御部４ｅの出力が、制御端子ＥＸＴに出力される。

コンパレータ４ｃには、差動増幅器４ａの出力ＥＯ以外に、図示しない発振器からの出力信号ＯＳＣが入力されている。この発振器からは三角波信号が出力される。

差動増幅器４ａでは、フィードバック端子ＦＢに入力される電圧が、予め設定された比較基準電圧Ｖｒｅｆよりも小さくなっている場合に、比較基準電圧Ｖｒｅｆとの差分に相当する信号を出力する。

コンパレータ４ｃでは、図７に示すように、図示しない発振器からの三角波の出力信号ＯＳＣに電流センス端子ＣＳから入力される電圧波形を重畳したＯＳＣＣＳと、差動増幅器４ａの出力電圧ＥＯとが比較され、ＥＯ電圧がＯＳＣＣＳよりも低い期間にローレベル、高い期間にハイレベルの信号が出力される。従って、フィードバック端子ＦＢに入力される電圧（電圧変換回路部２の出力電圧）が低下して、差動増幅器４ａの出力電圧ＥＯが低下すると、ハイレベル信号の出力期間が長くなり、デューティ比が大きな信号が出力される。

コンパレータ４ｃの出力は、ラッチ回路４ｄによってラッチされて、反転制御部４ｅに出力される。反転制御部４ｅは、ラッチ回路４ｄによってラッチされた出力信号を、インバータ４ｆによって反転して出力する状態と、インバータ４ｆによって反転することなく出力する状態とに、判別回路３Ａの第２の判定器７から出力される信号に基づいて切り換えられるようになっている。すなわち、第２の判定器７から出力される信号が、反転型の電圧変換回路部２を示す場合には、反転制御部４ｅは、インバータ４ｆによって反転した信号を出力し、昇圧型および降圧型の場合には、インバータ４ｆによって反転していない信号を出力する。

これにより、電圧変換回路部２の動作モード（昇圧型、降圧型および反転型のいずれか）に応じて最適な制御信号が制御信号発生回路４から制御端子ＥＸＴに出力されて、電圧変換回路部２のスイッチング装置９に供給される。

なお、制御回路部１Ａに設けられる基準電圧発生回路５は、バンドギャップ回路などを用いて、外部電圧に依存しない基準電圧Ｖ１を発生するように構成されている。

図２〜図４に示す本発明のスイッチングレギュレータでは、電圧変換回路部２による電圧変換のためのスイッチング装置９のスイッチング制御が開始される前において、前述したように、制御回路部１Ａにて、昇圧型、反転型、降圧型のいずれであるかが判定される。

すなわち、図２に示すように、電圧変換回路部２が昇圧型の場合には、電流センス端子ＣＳの電圧レベルが、接地電圧付近であることが第１の判定器６によって判定されることによって、制御信号発生回路４には、電圧変換回路部２が降圧型であることを示す信号が入力される。制御信号発生回路４は、この入力信号に基づいて、昇圧型の電圧変換回路部２に対応した最適な制御信号を、制御端子ＥＸＴに出力し、この制御端子ＥＸＴに出力される制御信号に基づいて、電圧変換回路部２のスイッチング装置９の第１スイッチＳＷ１が制御される。これにより、電圧変換回路部２の出力端子ＶＯＵＴからは、１次側電圧が、所定の電圧にまで昇圧された状態の２次側電圧が出力される。

また、図３に示すように、電圧変換回路部２が降圧型の場合には、電流センス端子ＣＳの電圧レベルが、接地電圧付近でないことが第１の判定器６によって判定され、フィードバック端子ＦＢの電圧レベルが、基準電圧Ｖ１付近でないことが第２の判定器７によって判定されることによって、制御信号発生回路４には、電圧変換回路部２が降圧型であることを示す信号が入力される。制御信号発生回路４は、この入力信号に基づいて、昇圧型の電圧変換回路部２に対応した最適な制御信号を、制御端子ＥＸＴに出力し、この制御端子ＥＸＴに出力される制御信号に基づいて、電圧変換回路部２のスイッチング装置９の第１スイッチＳＷ１が制御される。これにより、電圧変換回路部２の出力端子ＶＯＵＴからは、１次側電圧が所定の電圧にまで降圧された状態の２次電圧が出力される。

さらに、図４に示すように、電圧変換回路部２が反転型の場合には、フィードバック端子ＦＢの電圧レベルが、基準電圧Ｖ１付近であることが第２の判定器７によって判定されることによって、制御信号発生回路４には、電圧変換回路部２が反転型であることを示す信号が入力される。制御信号発生回路４は、この入力信号に基づいて、昇圧型の電圧変換回路部２に対応した最適な制御信号を制御端子ＥＸＴに出力し、この制御端子ＥＸＴに出力される制御信号に基づいて、電圧変換回路部２のスイッチング装置９の第１スイッチＳＷ１が制御される。これにより、電圧変換回路部２の出力端子ＶＯＵＴからは、１次側電圧が所定の電圧にまで昇圧されて反転状態になった２次電圧が出力される。

このように、本発明のスイッチングレギュレータによれば、制御回路部１Ａによって電圧変換回路部２の動作モードが昇圧型、降圧型、反転型のいずれであるかの判別を、自動的に判別して、判別された動作モードに対応した制御信号を出力することができる。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明によれば、電圧変換回路部を制御する制御回路部への端子を追加する必要画なく、電圧変換回路部の構成に応じて制御方法を切り替える制御信号を発生する外部信号源が不要となるため、小型化および低消費電力化を図ることが可能であり、特に、携帯用の半導体集積回路や電子機器などの電源回路として好適に利用することが可能である。

本発明のスイッチングレギュレータの構成を示すブロック図である。本発明のスイッチングレギュレータにおいて、電圧回路部が昇圧型の場合の構成を示す回路図である。本発明のスイッチングレギュレータにおいて、電圧回路部が降圧型の場合の構成を示す回路図である。本発明のスイッチングレギュレータにおいて、電圧回路部が反転型の場合の構成を示す回路図である。（ａ）は、電圧回路部が昇圧型の場合のスイッチング装置の構成を示す回路図、（ｂ）は、電圧回路部が降圧型の場合のスイッチング装置の構成を示す回路図、（ｃ）は、電圧回路部が反転型の場合のスイッチング装置の構成を示す回路図である。本発明のスイッチングレギュレータの制御信号発生部の構成を示す回路図である。本発明のスイッチングレギュレータの制御信号発生部の動作を説明するための信号波形図である。従来のスイッチングレギュレータの構成を示すブロック図である。従来のスイッチングレギュレータにおいて、電圧回路部が昇圧型の場合の構成を示す回路図である。従来のスイッチングレギュレータにおいて、電圧回路部が降圧型の場合の構成を示す回路図である。従来のスイッチングレギュレータにおいて、電圧回路部が反転型の場合の構成を示す回路図である。

符号の説明

１Ａ制御回路部
２電圧変換回路部
３Ａ判別回路
４制御信号発生回路
５基準電圧発生回路
６第１の判定器
７第２の判定器
８ラッチ回路
９スイッチング装置
Ｌ１コイル
Ｒ１第１抵抗
Ｒ２第２抵抗
Ｒ３第３抵抗
Ｃ１容量
ＳＷ１第１スイッチ
ＳＷ２第２スイッチ
Ｖ１基準電圧
ＶＣＣ電源端子
ＶＩＮ入力端子
ＶＯＵＴ出力端子
ＣＳ電流センス端子
ＦＢフィードバック端子

Claims

入力電圧を、スイッチング部のスイッチング動作によって、昇圧状態、降圧状態、極性反転状態のいずれか一つに変換して出力する電圧変換回路部と、
該電圧変換回路部が昇圧型、降圧型、反転型のいずれであるかを判別する判別回路と、該判別回路による判別結果に対応する制御信号を、該電圧変換回路部から出力される電圧に基づいて調整して、該電圧変換回路部のスイッチング部に出力する制御信号発生部とを有する制御回路部とを備え、
該制御回路部の判定部は、該電圧変換回路部におけるスイッチング動作の開始前における所定の電圧に基づいて、昇圧型、降圧型、反転型のいずれであるかを判定することを特徴とするスイッチングレギュレータ。
前記電圧変換回路部は、
入力電圧が入力される入力端子と、
該入力端子に一端が接続されたコイルと、
該コイルの他端にそれぞれの一端が接続された第１スイッチおよび第２スイッチを有するスイッチング装置と、
該スイッチング装置における第１スイッチの他端と接地との間に設けられた第１抵抗と、
該スイッチング装置における第２スイッチの他端に接続された出力端子と、
該スイッチング装置における第２スイッチの他端と接地との間に設けられた容量と、
該出力端子と容量との接続点と接地との間に直列接続された状態で設けられた第２抵抗および第３抵抗とを備えた昇圧型であり、
前記制御回路部の判定回路は、前記第１抵抗と第１スイッチとの接続点におけるスイッチング動作の開始前の電位に基づいて該電圧変換回路部が昇圧であることを判定する、請求項１に記載のスイッチングレギュレータ。
前記電圧変換回路部は、
入力電圧が入力される入力端子と、
該入力端子に一端が接続された第１抵抗と、
該第１抵抗の他端と接地との間に直列接続された第１スイッチおよび第２スイッチを有するスイッチング装置と、
該スイッチング装置の第１スイッチおよび第２スイッチの接続点に一端が接続されたコイルと、
該コイルの他端に接続された出力端子と、
該コイルの他端と接地との間に設けられた容量と、
該出力端子と容量との接続点と接地との間に直列接続された状態で設けられた第２抵抗および第３抵抗とを備えた降圧型であって、
前記制御回路部の判定回路は、前記第１抵抗と第１スイッチとの接続点におけるスイッチング動作開始前の電位と、前記第２抵抗と第３抵抗との接続点におけるスイッチング動作開始前の電位とに基づいて該電圧変換回路部が降圧型であることを判定する、請求項１に記載のスイッチングレギュレータ。
前記電圧変換回路部は、
入力電圧が入力される入力端子と、
該入力端子に一端が接続された第１抵抗と、
該第１抵抗の他端に一端が接続された第１スイッチと、該第１スイッチの他端に一端が接続された第２スイッチとを有するスイッチング装置と、
該スイッチング装置の第１スイッチおよび第２スイッチの接続点と接地との間に設けられたコイルと、
該スイッチング装置における該第２スイッチの他端に接続された出力端子と、
該スイッチング装置における該第２スイッチの他端と接地との間に設けられた容量と、
該出力端子と容量との接続点に一端が接続された第２抵抗と、
該第２抵抗の他端に一端が接続された第３抵抗とを備えた反転型であり、
前記制御回路部は、該第３抵抗の他端に所定の基準電圧を与える規準電圧発生回路を備え、
前記制御回路部の判定回路は、前記第２抵抗と第３抵抗との接続点におけるスイッチング動作開始前の電位に基づいて該電圧変換回路部が反転型であることを判定する、請求項１に記載のスイッチングレギュレータ。
前記第１スイッチは、ＮチャンネルＭＯＳトランジスタまたはＮＰＮトランジスタである請求項２に記載のスイッチングレギュレータ。
前記第１スイッチは、ＰチャンネルＭＯＳトランジスタまたはＰＮＰトランジスタである請求項３または４に記載のスイッチングレギュレータ。
前記第２スイッチはダイオードである請求項２〜４のいずれかに記載のスイッチングレギュレータ。
前記制御回路部の判別部は、前記第１抵抗と第１スイッチとの接続点におけるスイッチング動作開始前の電位を判定するための第１の判定部と、
前記第２抵抗と第３抵抗との接続点におけるスイッチング動作開始前の電位を、接地電位または基準電位と比較して判定するための第２の判定部と、
該第２の判定部の出力を保持するラッチ回路部とを有する請求項２〜４のいずれかに記載のスイッチングレギュレータ。
前記第１の判定部および前記第２の判定部は、それぞれ、ＣＭＯＳインバータである請求項８に記載のスイッチングレギュレータ。
前記制御信号発生部は、前記第２判定部によって前記電圧変換回路部が反転型と判定された場合に、出力される制御信号の極性を、前記電圧変換回路部が昇圧型または降圧型と判定された場合の極性を反転させて出力する請求項８に記載のスイッチングレギュレータ。
前記電圧変換回路部は、取り外し可能なディスクリート部品である請求項１〜１０のいずれかに記載のスイッチングレギュレータ。