JP2009148129A

JP2009148129A - Ｄｃ−ｄｃコンバータ駆動回路

Info

Publication number: JP2009148129A
Application number: JP2007325606A
Authority: JP
Inventors: Kazuo Henmi; 和夫逸見
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-12-18
Filing date: 2007-12-18
Publication date: 2009-07-02
Anticipated expiration: 2027-12-18
Also published as: JP5160210B2; US20090153115A1

Abstract

【課題】降圧動作モードおよび昇圧動作モードのどちらでも選択でき、且つどちらのモードでも負荷電力供給制御用スイッチング素子を所謂ローサイド構成とすることができるDC-DCコンバータ駆動回路を提供することにある。
【解決手段】負荷電力制御用スイッチング信号は、コントローラ１０によって負荷電力供給状態センス信号および基準信号に基づき基準電源電位を基準として論理変化する。かかるセンス信号は、降圧動作モード時は、同モードにおいて活性化される電流センスアンプ１により、入力電源電位を基準として変化する負荷電力供給状態帰還信号から基準電源電位を基準として変化する信号に変換されてコントローラ５に供給される。一方、昇圧動作モード時は、負荷電力供給状態帰還信号は基準電源電位を基準として変化するので、当該信号がセンス信号として用いられコントローラ５に供給される。
【選択図】図１

Description

本発明は、入力電源電圧を降圧または昇圧して負荷を駆動するDC-DCコンバータ駆動回路に関し、特に、実質的に定電流で負荷を駆動すべく入力電源電圧を降圧または昇圧するDC-DCコンバータ駆動回路に関する。

DC-DCコンバータ駆動回路は、入力電源電圧とは異なる電圧であって負荷が必要とする電圧および/または電流で負荷を駆動する回路として多用されている。基本的な構成としては、入力電源電圧供給端子および基準電源電圧供給端子間に、負荷と、負荷に対して直列または並列に接続されたスイッチング素子とを有する。また、負荷への駆動電圧または駆動電流に応じたセンス信号を生成する電圧/電流センス回路を有しており、そのセンス信号に基づきスイッチング素子の導通・非導通を制御し、目的とする駆動電圧や駆動電流を得るものである。

センス回路としては、特許文献１に示されているように負荷に対して入力電源電圧側にセンス抵抗を接続したものや、特許文献２に示されるように負荷に対して基準電源電圧側にセンス抵抗を接続したものがある。

さらに、負荷が必要とする電圧が入力電源電圧よりも小さい場合は入力電源電圧を降圧する必要があり、逆に大きい場合は昇圧する必要がある。特許文献３および４には、入力電源電圧の大きさに応じて入力電源電圧を自動的に降圧または昇圧するDC-DCコンバータが示されている。

さらにまた、特許文献５には、入力電源電圧を降圧するかまたは昇圧するかはシステムに依存して決まることから、一方を選択し降圧および昇圧のいずれか固定して動作させるDC-DCコンバータが示されている。

特開平７−３１９５６５号公報特開２００４−１３５３７８号公報特開２００７−０９７３６１号公報特開２００７−０５３８８３号公報特開２００６−０２５４９８号公報

入力電源電圧の大きさに応じて入力電源電圧を自動的に降圧または昇圧するDC-DCコンバータは、各種システムに対応できる利点はあるものの、コンバータの構成が複雑化し高価になる。一方、入力電源電圧を降圧するか或いは昇圧するかは構築すべきシステムに依存するが、どちらかを選択できれば十分という要請も強い。この点から、特許文献５に開示の、降圧モードおよび昇圧モードのいずれかを選択し、その選択した動作モードに固定して動作させるDC-DCコンバータが有利である。

しかしながら、特許文献５に示された動作モード切換方式では、エラーアンプへのセンス信号および基準電圧の供給端子を動作モード切換に応じて変更する構成としているため、昇圧モードでは、所謂ローサイドスイッチとしてNチャネルMOSトランジスタを基準電源電圧端子側に接続し、一方、降圧モードでは、所謂ハイサイドスイッチとしてPチャネルMOSトランジスタを入力電源電圧端子側に接続する必要がある。このように、動作モードに応じて使用するMOSトランジスタの導電型を選ぶ必要がある。さらに、ハイサイドスイッチ構成では、MOSトランジスタの駆動回路も高耐圧仕様とする必要があり、この結果、集積回路化した場合では高耐圧仕様のデバイス構造やプロセスとなりチップサイズを肥大化することになる。

本発明によるDC-DCコンバータ駆動回路は、入力電源電位および基準電源電位間に設けられた負荷回路への電力供給を制御するスイッチング信号であって基準電源電位を基準として論理変化するスイッチング信号をセンス信号および基準信号に応答して発生するコントローラと、降圧動作モード時は、入力電源電位を基準として変化する帰還信号を受け、上記基準電源電位を基準として変化する信号に当該帰還信号を変換し上記センス信号として上記コントローラに供給する降圧動作用帰還手段と、昇圧動作モードの時は、上記基準電源電位を基準として変化する帰還信号を受け上記センス信号としてコントローラに供給する昇圧動作用帰還手段と、を備えることを特徴としている。

このように、本発明では、負荷への電力供給を制御するスイッチング信号は、選択されている動作モードに係らず基準電源電位を基準として論理変化している。即ち、降圧モードを選択しても昇圧モードを選択しても所謂ローサイド構成としてスイッチング素子を接続することが可能となる。ところが、降圧モードを選択する場合、負荷回路からの帰還信号は、入力電源電位を基準として変化するため、このままでは、センス信号としてコントローラに供給することは出来ない。そこで、係る帰還信号を基準電源電位を基準として変化する信号に変換してコントローラに供給している。一方、昇圧モードを選択する場合、負荷回路からの帰還信号は基準電源電位を基準として変化することになるので、コントローラへのセンス信号として利用することが出来る。

かくして、本発明によれば、降圧動作モードでも昇圧動作モードでも同一導電型のパワートランジスタをスイッチング素子として利用できるDC-DCコンバータが提供される。また、DC-DCコンバータ駆動回路を集積回路化する場合でも、チップサイズの縮小化も図れる。集積回路化に際してはパワートランジスタも内蔵させることができる。

以下、本発明の好ましい実施形態につき、図面を参照して詳細に説明する。

図１を参照すると、本発明の第1の実施形態によるDC-DCコンバータ駆動回路１００は、入力電源電位供給端子１５、グランドと示された基準電源電位供給端子１６、降圧／昇圧動作モード切換制御端子９、降圧動作用帰還端子６、昇圧動作用帰還端子７およびスイッチング心経出力端子１７を有する集積回路として構成されている。降圧動作用帰還端子６は電流センスアンプ１の入力ノードに接続されている。このセンスアンプ１は、端子９に降圧動作活性化信号としてのハイレベルが印加されたときに動作状態となり、端子６からの帰還信号を端子１６の基準電源電位を基準として変化するセンス信号に変換してコントローラ１０に供給する。一方、端子９がロウレベルとして昇圧動作活性化信号が供給された場合は、センスアンプ９は非活性化状態となり、端子７への帰還信号がセンス信号をしてコントローラ１０に供給される。

コントローラ１０は、誤差増幅回路（エラーアンプ）３および制御回路４を備え、センス信号と基準電圧源２からの基準信号とに応答して、負荷駆動用のスイッチング信号をスイッチ駆動回路５を介して出力端子１７に発生する。

係る構成において、入力電源電位よりも低い電圧をもって負荷を定電流駆動するDC-DCコンバータとする場合(所謂、降圧動作モード)、駆動集積回路１００の外部回路としての負荷回路は、パワートランジスのようなスイッチング素子M1と抵抗R1、インダクタL1、負荷８およびダイオードD1とを図１のように接続して構成する。すなわち、外付回路は、例えば４０Vの電位である入力電源Vinに一端が接続されるセンス抵抗Ｒ１と、センス抵抗Ｒ１に直列に接続されるインダクタＬ１と、インダクタＬ１に直列接続される負荷８と、負荷８と直列に接続されるスイッチング素子Ｍ１と、負荷８とスイッチング素子Ｍ１との間のノードと入力電源Ｖｉｎとの間に接続されるショットキーバリアダイオードＤ１とを有する。

本実施形態では、端子１７のスイッチング信号は基準電源電位を基準とした論理振幅を有するので、スイッチング素子M1としてNチャネルMOSトランジスタが使用され、そのドレインが負荷８に、ソースがグランドとしての基準電源電位に、ゲートが端子１７にそれぞれ接続される。入力電源電位Vinは端子１５にも接続される。

負荷8はLED素子であってもよい。その場合、LED素子は、直列あるいは並列に複数接続されたものであってもよい。また、負荷8は、電熱線のような抵抗成分を有するものであってもよい。

そして、帰還端子６は、抵抗R1とインダクタL1との接続点に接続され、帰還端子７はオープンに設定される。降圧／昇圧動作選択としての選択端子９にはハイレベルが供給され、その結果、電流センスアンプ１はセンス抵抗素子Ｒ１の両端の電位差を所定の増幅率で増幅し且つ基準電源電位を基準としたセンス信号に変換する。

なお、ＤＣ−ＤＣコンバータ駆動回路１００において、電流センスアンプ１は入力電源Ｖｉｎによって駆動され、その他の構成要素は、入力電源Vinよりも低い電圧の電源電圧によって駆動される。ここで、低い電圧の電源は、回路１００で入力電源Vinから生成されてもよい。あるいは、入力電源Vinとは異なる低い電圧の電源から供給されてもよい。勿論、その他の構成要素は入力電源Vinで駆動されても良い。

誤差増幅器３は、２つの入力端子に入力される信号の差分を増幅して出力する。降圧動作においては、電流センスアンプ１の出力電圧と基準電圧２の差分が増幅され、その出力は、制御回路４の入力端子に接続される。制御回路４は、一定の周波数を有する三角波信号源とコンパレータとを有し、入力された誤差増幅器３の出力信号に応じてパルスのハイレベル時間を調節してパルス信号を出力するPWM制御回路とすることができる。あるいは、周波数が可変のクロック発生源を有し、誤差増幅器３の出力信号に応じて周波数が可変のパルス信号を出力するPFM制御回路であってもよい。あるいは又、周波数が一定のクロック発生源を有し、誤差増幅器３の出力信号に応じて出力パルスの数を制御するPNF制御回路であってもよい。

制御回路４の出力ノードはスイッチング素子駆動回路５に入力される。スイッチング素子駆動回路５の出力部は、スイッチング素子M1のゲートを駆動するために必要な出力抵抗を有する。本実施の形態においては、スイッチング素子M1はN型MOSFETであり、そのゲート駆動電圧は１０V以下であるとする。その場合、スイッチング素子駆動回路５は１０V以下の耐圧を有する素子によって構成される。

一方、入力電源電位よりも高い電圧をもって負荷を定電流駆動するDC-DCコンバータとする場合(所謂、昇圧動作モード)、スイッチング素子を含む負荷回路でなる外部回路は図２のようになる。

すなわち、たとえば２０V程度の入力電源電位VinにはインダクタL1が接続され、インダクタL1の他端にはスイッチング素子M1のドレインが接続される。また、スイッチング素子M1のドレインはショットキーバリアダイオードD1のアノードに接続され、ショットキーバリアダイオードD1のカソードは、コンデンサC1及び負荷８に接続される。負荷8の他端には直列にセンス抵抗R1の一端が接続され、センス抵抗R1の他端は接地される。

そして、センス抵抗R1と負荷８との接続点が帰還端子７に接続される。このとき、帰還端子６はオープンとされる。選択端子９にロウレベルの昇圧動作活性化信号が供給される結果、電流センスアンプ１は非活性化状態となっているので、帰還端子６を入力電源Vinに接続してもよい。

コントローラ１０内のエラーアンプ３は、帰還端子７の信号をセンス信号として受け、これと基準電圧２との差を増幅する。制御回路４は、その誤差増幅結果に応答してスイッチ駆動回路５および端子１７を介してトランジスタM1のスイッチング動作を制御する。

かくして、電流センスアンプ１および二つの帰還端子６、７の存在により、降圧動作モードでも昇圧動作モードでも、負荷回路からの帰還信号は、基準電源電位を基準として変化するセンス信号としてコントローラ１０に供給される。したがって、端子１７には基準電源電位を基準として論理変化を有するスイッチング信号が得られることになるので、スイッチング素子M1を変更する必要は無くなり、負荷回路の接続関係を変更するだけで、降圧動作としてのDC-DCコンバータ、昇圧動作としてのDC-DCコンバータが得られる。

上記第1の実施形態では、スイッチング素子M1は外付部品として示したが、降圧動作モードおよび昇圧動作モードの両モードで同じ素子が使用できる。そこで、本発明の第2の実施形態として図３に示すように、同一のICパッケージあるいは同一のチップ上に、スイッチング素子としてのNチャネルMOSトランジスタM1を他の構成要素とともに集積化した集積回路１００として構成することが出来る。

トランジスタM1のドレインは端子１８に、ソースは端子１６にそれぞれ接続される。降圧動作モードでは、端子１８は、図１の負荷１８とダイオードD1の接続点に接続され、昇圧モードでは、端子１８は図２のインダクタL1とダイオードD1の接続点に接続される。

本発明の第2の実施形態によれば、外付部品によって構成される負荷回路の部品数を削減できるという効果を奏する。
図４を参照すると、本発明の第3の実施形態によるDC-DCコンバータ駆動回路１００が示されている。これは、電流センスアンプ１、エラーアンプ３および制御回路４をより詳細に示したものである。図１〜図３と同一の構成要素については同じ参照番号で示し、それらの説明は省略する。

なお、本実施形態では、スイッチング素子M1としてのNチャネルMOSトランジスタは図３と同様に集積回路の一構成要素として示されているが、図１、図２のように、集積回路に対し外付部品としてもよい。

図４において、電流センスアンプ1は、オペアンプ110とトランジスタ111と抵抗素子Ｒ2，Ｒ3を有する。オペアンプ110の出力はトランジスタ111のゲート（トランジスタがバイポーラ型トランジスタの場合はベース）に接続される。トランジスタ111のソース（トランジスタがバイポーラ型トランジスタの場合はエミッタ）にはＲ2が、そのドレイン（トランジスタがバイポーラ型トランジスタの場合はコレクタ）にはＲ３が接続される。Ｒ2の他端には、入力電源電位端子10を介して入力電源Ｖｉｎが接続される。Ｒ3の他端は接地される。Ｒ3とトランジスタ111と接続ノードが、電流センスアンプ１の出力ノードになる。抵抗素子R2とR3との抵抗値の比によって、電流センスアンプ1の増幅率が決められる。

降圧動作モードでは、図１の外部接続部品構成となるので、帰還端子6から入力される信号は、入力電源Vinを基準にしてセンス抵抗R1の電圧降下分だけ低下した電位になるが、電流センスアンプ1は、この電圧降下分を上記の増幅率で増幅し、接地電位を基準にしたときの電位として出力する。

本実施形態では、スイッチＳＷ3が端子１５と電流センスアンプとの間に接続され、スイッチSW４が端子６と電流センスアンプとの間に接続されている。選択端子9に入力される選択信号φ1が降圧動作モードとしてハイレベルとなると、スイッチSW3、４はそれぞれオフ、オンとなる。昇圧動作モードでは、ロウレベルの信号φ1によってスイッチSW3、４はそれぞれオン、オフとなる。

誤差増幅器3は、オペアンプ310と抵抗素子R3，4とからなる。ここで、抵抗素子R3,R4の抵抗値の比によって誤差増幅回路3の増幅率が決められる。また、オペアンプ310の入力端子の一方には、基準電圧2が印加される。

なお、図示しないが、例えば抵抗素子R5の両端子間に並列に、あるいは、オペアンプの非反転入力端子側にある抵抗素子R5の一端と、抵抗素子R4,5間のノードとの間に直列に、位相補償用容量素子を付加してもよい。

制御回路4は、コンパレータ411を有する。そのマイナス入力端子にはには三角波が入力され、プラス入力端子には誤差増幅器3の出力ノードが接続される。これによって、誤差増幅器3の出力信号と三角波信号とが比較される。その結果として、三角波信号の周期を有し、かつ、論理レベルがハイレベルの時間（いわゆるデューティ）が誤差増幅器3の出力信号の信号レベルに応じて変化するＰＷＭ変調が行われる。

降圧動作モードにおいては、選択端子9への選択信号はハイレベルとなる。又、外付部品構成は図１のとおりとなる。

これによって、電流センスアンプ1が動作し、センス抵抗R1の端子間の電位差Vsを所定の増幅率A倍に増幅して出力する。その増幅率Aは、図４の回路構成から明らかなように、R3／R2となる。この電流センスアンプ１の出力A・Vs（＝R3／R2・Vs）と基準電圧2とを誤差増幅回路3に入力してその差分を増幅して出力する。誤差増幅回路3の出力に応じて、スイッチング素子M1のオン・オフタイミングに相当するパルス信号を制御回路4にて発生させる。制御回路4から出力されるパルス信号は、スイッチ駆動回路5を経由してスイッチング素子M1のゲートへ出力される。（スイッチング素子M1のゲート容量と、スイッチ駆動回路5の出力抵抗とによって決まる時定数が、パルス信号がHighレベル期間が最小のときよりも十分小さくなるように設定される）
スイッチング素子M1がONの時は、入力電源Vinからセンス抵抗R1、インダクタL1、負荷8、スイッチング素子M1を介して、接地に対して電流が流れる。このとき、インダクタL1には電気的エネルギーが蓄積される。

スイッチング素子M1がOFFの時は、インダクタL1に蓄積されたエネルギーを放電するために、インダクタL1と負荷8との間のノードの電位が高くなり、インダクタL1から、負荷8、ショットキーバリアダイオードD1、センス抵抗R1を介してインダクタL1に電流が回生される。

スイッチング素子M1がオン・オフを繰り返すことによって、センス抵抗R1と負荷8には同じ電流が流れる。この電流がセンス抵抗R1に流れることによって生じる電圧降下Vsが、DC-DCコンバータ駆動回路100の内部でA・Vs＝基準電圧２になるときに、系全体の負帰還が安定する。すなわち、負荷8には、センス抵抗R1と電流センスアンプの増幅率Aと基準電圧2(=Vrefとする)とによって決まる電流(= Vref/（A・R1）)がほぼ安定して流れる。

一方、昇圧動作モードにおいては、選択端子9にロウレベルが印加される。これによって、電流センスアンプ1は停止する。また、昇圧動作モード時における外付部品構成は図２のとおりとなる。

したがって、センス抵抗R1の端子間の電位差Vsは、帰還端子7を介して誤差増幅器3に入力される。なお、図示しないが、帰還端子7と誤差増幅器3との間に、増幅率A‘を有する増幅回路を備えてもよい。また、センス抵抗R1は数オームのオーダーに対し、抵抗R3は数キロオームのオーダーであるので、抵抗R3の影響は実質無視できる。

誤差アンプ3では、帰還端子7に印加される信号(Vs)と、基準電圧2とが比較され、その差分が増幅されて出力される。誤差増幅回路3の出力に応じて、スイッチング素子M1のオン・オフタイミングに相当するパルス信号を制御回路4にて発生させる。制御回路4から出力されるパルス信号は、スイッチ駆動回路5を経由してスイッチング素子M1のゲートへ出力される。

スイッチング素子M1がONの時は、入力電源VinからインダクタL1、スイッチング素子を介して、接地に対して電流が流れる。このとき、インダクタL1には電気的エネルギーが蓄積される。このとき、負荷8とセンス抵抗R1には、コンデンサC1に蓄えられた電気エネルギーが放電されることによって電流が流れる。

スイッチング素子M1がOFFの時は、インダクタL1に蓄積されたエネルギーを放電するために、インダクタL1とスイッチング素子M1との間のノード(スイッチング素子M1のドレイン)の電位が高くなり、インダクタL1から、負ショットキーバリアダイオードD1、負荷8、センス抵抗R1を介して接地に対して電流が流れる。このとき、コンデンサC1にも電気的エネルギーが蓄積される。

スイッチング素子M1がオン・オフを繰り返すことによって、センス抵抗R1と負荷8には同じ電流が流れる。この電流がセンス抵抗R1に流れることによって生じる電圧降下Vsが、DC-DCコンバータ駆動回路100の内部でVs＝基準電圧２（あるいは、A’・Vs=基準電圧2）になるときに、系全体の負帰還が安定する。すなわち、負荷8には、センス抵抗R1と基準電圧2(=Vrefとする)とによって決まる電流(= Vref/R1、あるいはVref/(A’・R1))がほぼ安定して流れる。

かくして、降圧動作モードも昇圧動作モードも選択的にサポートできるDC-DCコンバータが提供され、必要とするスイッチング素子は両動作モードでも所謂ロウサイド構成として接地側に接続される。動作モードに応じてスイッチング素子の種類を入れ替える必要も無い。

図５に本発明の第4の実施形態を示す。なお、図４と重複する構成要素については、説明を省略する。

本DC-DCコンバータ駆動回路100においては、帰還端子は一つで、端子６のみである。即ち、端子６を降圧および昇圧の両動作モードにおける帰還端子に兼用している。そのために、帰還端子6と電流センスアンプ1の出力ノードとの間に新たにスイッチＳＷ5を備える。信号φ1はロウレベルのとき、すなわち昇圧動作モードのとき、SW5はオンとなる。

係る構成によれば、帰還端子数も削減されることになり、特に集積回路化した際のコスト低減に寄与する。

以上のとおり、本発明によれば、一のDC-DCコンバータ駆動回路によって、昇圧・降圧のいずれか一方の動作モードを選択してDC-DCコンバータを構成できるという効果を奏する。また、昇圧動作モード・降圧動作モードのいずれを選択するかに関係なく、同じスイッチング素子駆動回路５を共用できることと、スイッチング素子駆動回路の素子耐圧が入力電源Vinの電圧よりも低く抑えられることとから、スイッチング素子駆動回路の規模を抑制できるという効果を奏する。

本発明の第1の実施形態に係る、特に降圧動作モードの回路図。本発明の第1の実施形態に係る、特に昇圧動作モードの回路図。本発明の第２の実施形態に係る回路図。本発明の第３の実施形態に係る回路図。本発明の第４の実施形態に係る回路図。

符号の説明

１００・・・集積回路化されたDC-DCコンバータ駆動回路、１５・・・入力電源電位供給端子、１６・・・基準電源電位供給端子、６，７・・・帰還端子、１７スイッチング信号出力端子、９・・・動作モード選択端子

Claims

入力電源電位および基準電源電位間に設けられた負荷回路への電力供給を制御するスイッチング信号であって基準電源電位を基準として論理変化するスイッチング信号をセンス信号および基準信号に応答して発生するコントローラと、降圧動作モード時は前記負荷回路から前記入力電源電位を基準として変化する第１帰還信号を受け当該第１帰還信号を前記基準電源電位を基準として変化する信号に変換して前記センス信号として前記コントローラに供給する降圧動作用帰還手段と、昇圧動作モードの時は前記負荷回路から上記基準電源電位を基準として変化する第２帰還信号を受けて上記センス信号としてコントローラに供給する昇圧動作用帰還手段とを備えることを特徴とするDC-DCコンバータ駆動回路。
前記降圧動作用帰還手段は電流センスアンプを有し、前記電流センスアンプは前記降圧動作モード時に活性され前記昇圧動作モード時に非活性化されることを特徴とする請求項１記載のDC-DCコンバータ駆動回路。
前記電流センスアンプは、オペアンプと前記基準電源電位に一端が接続された抵抗とを有し、前記抵抗から前記基準電源電位を基準として変化する信号に変換した信号が得られることを特徴とする請求項２記載のDC-DCコンバータ駆動回路。
前記コントローラは誤差増幅回路を有し、前記誤差増幅回路の第１入力ノードに降圧動作用帰還手段および昇圧動作用帰還手段の出力ノードが接続され、前記誤差増幅回路の第２入力ノードに前記基準信号が供給されていることを特徴とする請求項１乃至３のいずれかに記載のDC-DCコンバータ駆動回路。
前記降圧動作用帰還手段は第１帰還信号が供給される第１帰還端子を有し、前記昇圧動作用帰還手段は前記第２帰還信号が供給される第２帰還端子を有することを特徴とする請求項１乃至４のいずれかに記載のDC-DCコンバータ駆動回路。
前記第１および第２帰還端子は共通化されており、当該共通端子に前記降圧動作モード時は前記第１帰還信号が前記昇圧動作モード時は前記第２帰還信号がそれぞれ供給されることを特徴とする請求項５記載のDC-DCコンバータ駆動回路。
前記降圧動作モード時における前記負荷回路は、前記入力電源電位と前記基準電源電位との間に設けられたセンス抵抗、インダクタ、負荷およびスイッチング素子の直列接続回路と、前記センス抵抗、インダクタおよび負荷の直列接続体に並列に設けられたダイオードとを有し、前記スイッチング素子は前記スイッチング信号を受け、前記センス抵抗から前第１帰還信号が得られることを特徴とする請求項１乃至６のいずれかに記載のDC-DCコンバータ駆動回路。
前記昇圧動作モード時における前記負荷回路は、前記入力電源電位と前記基準電源電位との間に設けられたインダクタ、ダイオード、負荷およびセンス抵抗の直列接続回路と、前記ダイオード、負荷およびセンス抵抗の直列接続体に並列に設けられたスイッチング素子と、前記負荷およびセンス抵抗の直列接続体に並列に設けられたコンデンサとを有し、前記スイッチング素子は前記スイッチング信号をうけ、前記センス抵抗から前記第２帰還信号が得られることを特徴とする請求項１乃至６のいずれかに記載のDC-DCコンバータ駆動回路。
前記スイッチング素子は、前記コントローラ、前記降圧動作用帰還手段および前記昇圧動作用帰還手段と共に、集積回路化されていることを特徴とする請求項７あるいは８記載のDC-DCコンバータ駆動回路。