JP2010051053A - 昇圧ｄｃ−ｄｃコンバータ用制御回路及び昇圧ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】過電流保護機能を備え、かつ、低消費電力、高効率の昇圧ＤＣ−ＤＣコンバータを提供すること。
【解決手段】本発明に係る昇圧ＤＣ−ＤＣコンバータ用制御回路は、昇圧ＤＣ−ＤＣコンバータの入力端子と出力端子との間に配置され、両端子間の過電流を遮断するためのトランジスタと、前記トランジスタの前記入力端子側電圧と前記出力端子側電圧との差を増幅する増幅器と、前記増幅器からの出力電圧と所定の基準電圧とを比較するコンパレータと、を備え、前記コンパレータからの出力電圧に応じて、前記トランジスタのオンオフが制御されるものである。
【選択図】図１

Description

本発明は昇圧ＤＣ−ＤＣコンバータ用制御回路及びこれを備えた昇圧ＤＣ−ＤＣコンバータに関する。

昇圧ＤＣ−ＤＣコンバータは、様々な電気機器、電子機器において広く使用されている。このような昇圧ＤＣ−ＤＣコンバータは、短絡などによる過電流を遮断するための保護回路を備える場合が多い。

図４は特許文献１の図１に記載の過電流保護回路である。図において、入力端子Ｔ１，Ｔ２間には直流電源Ｅが接続され、出力端子Ｔ３，Ｔ４間には負荷ＬＤが接続される。ＤＣ−ＤＣコンバータの変換部ＣＶで、例えば昇圧形の場合、コイルＬ１、ダイオードＤ１，出力平滑用コンデンサＣ１，スイッチングトランジスタＱ１、出力電圧検出抵抗Ｒ１，Ｒ２及びパルス幅変調回路ＰＷＭを備える。

入力端子Ｔ１，Ｔ２と変換部ＣＶとの間に保護回路部１と過電流検出回路部２とが設けられ、過電流検出回路部２の出力を受けて制御回路部３が保護回路部１を制御する。保護回路部１は、プラス側ラインに挿入された過電流保護用のトランジスタＱ２と、これにバイアス電圧を与える抵抗Ｒ３，Ｒ４と、トランジスタＱ２の起動用コンデンサＣ２とから構成される。

過電流検出回路部２は、プラス側ラインに挿入された入力電流検出抵抗Ｒ５を含む。入力電流検出抵抗Ｒ５の一端と接地側ラインとの間には、直列に接続された抵抗Ｒ６，Ｒ７が接続され、入力電流検出抵抗Ｒ５の他端と接地側ラインとの間には、直列に接続された抵抗Ｒ８，Ｒ９が接続される。

制御回路部３は誤差増幅器Ａと制御部ＣＬとを含み、直列に接続された抵抗Ｒ６とＲ７の接続点の電圧Ｅ１及び直列に接続された抵抗Ｒ８とＲ９の接続点の電圧Ｅ２が誤差増幅器Ａに入力される。誤差増幅器Ａは入力される電圧Ｅ１と電圧Ｅ２との差Ｅ１〜Ｅ２に応じた大きさの信号を制御部ＣＬに与える。

過電流検出回路部２と変換部ＣＶとの間でプラス側ラインと接地側ラインとの間に接続されたダイオードＤ２は、スイッチングトランジスタＱ２がオフのときにコイルＬ１のエネルギーを放出させるために設けられている。コンデンサＣ３は平滑用のコンデンサである。

特許文献１に記載の回路構成では、入力電流検出抵抗Ｒ５に流れる電流を検出し、過電流を判定する。過電流と判定すると、過電流保護用のトランジスタＱ２をオフにして、電流を遮断する。
特開平５−１９９７４０号公報

特許文献１に記載の回路構成では、過電流保護用のトランジスタＱ２がオンの場合、すなわち、通常動作の場合でも入力電流検出抵抗Ｒ５において電力を消費する。そのため、昇圧ＤＣ−ＤＣコンバータ回路全体としての効率が低下してしまう問題があった。

本発明に係る昇圧ＤＣ−ＤＣコンバータ用制御回路は、
昇圧ＤＣ−ＤＣコンバータの入力端子と出力端子との間に配置され、両端子間の過電流を遮断するためのトランジスタと、
前記トランジスタの前記入力端子側電圧と前記出力端子側電圧との差を増幅する増幅器と、
前記増幅器からの出力電圧と所定の基準電圧とを比較するコンパレータと、を備え、
前記コンパレータからの出力電圧に応じて、前記トランジスタのオンオフが制御されるものである。

本発明により、過電流保護機能を備え、かつ、低消費電力、高効率の昇圧ＤＣ−ＤＣコンバータを提供することができる。

以下に、本発明の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、簡略化されている。

実施の形態１
以下、図面に基づいて本発明の実施の形態について説明する。図１は、本発明の実施の形態に係る昇圧ＤＣ−ＤＣコンバータ用制御回路及びこれを用いた昇圧ＤＣ−ＤＣコンバータの回路図である。図１に示すように、実施の形態に係る昇圧ＤＣ−ＤＣコンバータは、制御ＩＣ１０１、ＰＷＭ制御回路１０２、過電流保護用トランジスタＰＴ１、増幅器１０３、コンパレータ１０４、スイッチ制御回路１０５、昇圧コイルＬ１、スイッチングトランジスタＮＴ１、ダイオードＤ１、抵抗Ｒ１、Ｒ２及び容量Ｃ１を備える。

ＰＷＭ制御回路１０２は、制御ＩＣ１０１に搭載されている。ＰＷＭ制御回路１０２は、スイッチングトランジスタＮＴ１にゲート電圧を与え、これを制御する。スイッチングトランジスタＮＴ１がオンの場合、コイルＬ１にエネルギーが蓄積される。一方、スイッチングトランジスタＮＴ１がオフの場合、この蓄積されたエネルギーがダイオードＤ１を通って昇圧ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔとして出力される。これにより、負荷に所望の電流Ｉｏｕｔが供給される。なお、容量Ｃ１は平滑用の容量である。

スイッチングトランジスタＮＴ１は、ＮＭＯＳトランジスタである。スイッチングトランジスタＮＴ１のソースは、グランドに接続され、ドレインは、コイルＬ１とダイオードＤ１の間のノードに接続されている。

ここで、当該昇圧ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは抵抗Ｒ１、Ｒ２によって分圧され、その分圧比に基づく検出電圧によってパルス幅変調回路ＰＷＭの出力パルス幅が制御される。こうしてパルス幅制御されたパルスがスイッチングトランジスタＮＴ１のゲートに供給される。このようなフィードバック制御により昇圧ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは一定に保たれる。

過電流保護用トランジスタＰＴ１も、制御ＩＣ１０１に搭載されている。過電流保護用トランジスタＰＴ１は、ＰＭＯＳトランジスタであり、そのソースは当該昇圧ＤＣ−ＤＣコンバータの入力端子に接続され、ドレインはコイルＬ１に接続されている。過電流保護用トランジスタＰＴ１はパイポーラトランジスタでもよい。ただし、消費電力が小さいため、ＭＯＳトランジスタの方が好ましい。

増幅器１０３は２つの入力端子と１つの出力端子を備える増幅器である。一方の入力端子には過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡが、他方の入力端子には過電流保護用トランジスタＰＴ１のドレイン電圧ＶｉｎＢが、それぞれ入力される。この増幅器１０３は、ソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差を増幅し、出力端子から出力する。

コンパレータ１０４は２つの入力端子と１つの出力端子を備えるコンパレータである。一方の入力端子には増幅器１０３からの出力信号が、他方の入力端子には参照電圧Ｖｒｅｆが、それぞれ入力される。このコンパレータ１０４は、増幅器１０３からの出力信号と参照電圧Ｖｒｅｆを比較し、出力端子から信号を出力する。ここで、増幅器１０３からの出力信号が参照電圧Ｖｒｅｆ以下であれば、過電流保護用トランジスタＰＴ１をオンにするための信号を生成する。一方、増幅器１０３からの出力信号が参照電圧Ｖｒｅｆ以上であれば、過電流保護用トランジスタＰＴ１をオフにするための信号を生成する。この信号が、例えばバッファなどからなるスイッチ制御回路１０５を介して過電流保護用トランジスタＰＴ１のゲートに入力される。

詳細については後述するが、負荷側での短絡などにより、コイルＬ１を通過する電流Ｉ_Ｌが上昇すると、通常状態ではオンである過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差が増大する。これが所定の値を超えると過電流保護用トランジスタＰＴ１がオフとなる。本発明に係る昇圧ＤＣ−ＤＣコンバータ用制御回路では、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの電位差を直接検出しているため、過電流を検出するための抵抗が不要である。従って、消費電力を低減することができる。

次に、図２のタイミングチャートを用いて、図１の昇圧ＤＣ−ＤＣコンバータの動作を説明する。図２（ａ）は、最上段に示した昇圧ＤＣ−ＤＣコンバータから負荷に供給される出力電流Ｉｏｕｔが小さい場合を示している。図２（ｂ）は、出力電流Ｉｏｕｔが大きい場合を示している。図２（ａ）及び（ｂ）はいずれも正常動作時におけるタイミングチャートである。一方、図２（ｃ）は、負荷側において短絡などが発生した異常時におけるタイミングチャートである。

図２（ａ）〜（ｃ）の最上段のグラフは、昇圧ＤＣ−ＤＣコンバータから負荷に供給される出力電流Ｉｏｕｔの時間変化を示している。図２（ａ）〜（ｃ）の上から２段目のグラフは、ＰＷＭ制御回路１０２からスイッチングトランジスタＮＴ１のゲートに供給される電圧Ｖｐの時間変化を示している。図２（ａ）〜（ｃ）の上から３段目のグラフは、コイルＬ１の両端間の電圧Ｖ_Ｌの時間変化を示している。図２（ａ）〜（ｃ）の上から４段目のグラフは、コイルＬ１を流れる電流Ｉ_Ｌの時間変化を示している。図２（ａ）〜（ｃ）の最下段のグラフは、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡ及びドレイン電圧ＶｉｎＢの時間変化を示している。

まず、図２（ａ）及び（ｂ）を比較しながら、正常動作について説明する。図２（ａ）及び（ｂ）の最上段のグラフに示すように、出力電流Ｉｏｕｔが増大すると、図２（ａ）及び（ｂ）の上から２段目のグラフに示すように、ＰＷＭ制御によりスイッチングトランジスタＮＴ１のゲート電位Ｖｐのパルス幅ＰＷが大きくなる。スイッチングトランジスタＮＴ１はゲート電位ＶｐがＶｉｎの場合にオンとなり、０の場合にオフとなるから、オンの期間が長くなる。

図２（ａ）及び（ｂ）の上から３段目のグラフに示すように、スイッチングトランジスタＮＴ１がオンの場合、Ｖｉｎ−ＶＬ＝０となるため、コイルＬ１の両端間の電圧Ｖ_ＬはＶｉｎとなる。この場合、ダイオードＤ１に電流は流れない。一方、スイッチングトランジスタＮＴ１がオフの場合、ダイオードＤ１に電流が流れ、Ｖｉｎ−Ｖ_Ｌ−Ｖｆ＝Ｖｏｕｔとなるため、ＶｉｎコイルＬ１の両端間の電圧Ｖ_ＬはＶｉｎ−Ｖｆ−Ｖｏｕｔで負の値となる。ここで、ＶｆはダイオードＤ１の両端間の電圧である。

図２（ａ）及び（ｂ）の上から４段目のグラフに示すように、スイッチングトランジスタＮＴ１がオンの間、コイルＬ１を流れる電流Ｉ_Ｌは単調に増加する。一方、スイッチングトランジスタＮＴ１がオフの場合、コイルＬ１を流れる電流Ｉ_Ｌは単調に減少する。ここで、図２（ａ）に比べ、図２（ｂ）の方が全体的にコイルＬ１を流れる電流Ｉ_Ｌは大きくなる。

図２（ａ）及び（ｂ）の上から最下段のグラフに示すように、コイルＬ１を流れる電流Ｉ_Ｌが大きいほど、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差が大きくなる。ここで、図２（ａ）に比べ、図２（ｂ）の方が全体的にソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差が大きくなる。

次に、図２（ｃ）を用いて、負荷側において短絡などが発生した異常時の動作について説明する。この場合、図２（ｃ）の最上段のグラフに示すように、出力電流Ｉｏｕｔが極めて大きくなる。そのため、図２（ｃ）の上から２段目のグラフに示すように、ＰＷＭ制御によりスイッチングトランジスタＮＴ１のゲート電位Ｖｐのパルス幅ＰＷも最大限まで広がる。

また、図２（ｃ）の上から３段目のグラフに示すように、スイッチングトランジスタＮＴ１がオンの場合、図２（ａ）及び（ｂ）と同様に、コイルＬ１の両端間の電圧Ｖ_ＬはＶｉｎとなる。一方、スイッチングトランジスタＮＴ１がオフの場合、短絡によりＶｏｕｔ≒０であるため、ＶｉｎコイルＬ１の両端間の電圧Ｖ_ＬはＶｉｎ−Ｖｆで正の値となる。そのため、図２（ｃ）の上から４段目のグラフに示すように、コイルＬ１を流れる電流Ｉ_Ｌが増加し続ける。従って、図２（ｃ）の上から最下段のグラフに示すように、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差も増加し続ける。

本発明では、上述の通り、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差を増幅器１０３により増幅している。そして、コンパレータ１０４により参照電圧Ｖｒｅｆと比較し、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの差がこれを超えた場合、過電流保護用トランジスタＰＴ１をオフにする。従って、過電流から保護することができる。

上述の通り、本発明に係る昇圧ＤＣ−ＤＣコンバータ用制御回路では、過電流保護用トランジスタＰＴ１のソース電圧ＶｉｎＡとドレイン電圧ＶｉｎＢとの電位差を直接検出しているため、過電流を検出するための抵抗が不要である。従って、消費電力を低減することができる。

実施の形態２
次に、他の実施の形態について説明する。図３は、実施の形態２に係る昇圧ＤＣ−ＤＣコンバータ用制御回路及びこれを用いた昇圧ＤＣ−ＤＣコンバータの回路図である。実施の形態１と同一の回路構成要素は、同一の符号を付し、適宜その説明を省略する。図３に示すように、実施の形態２に係る昇圧ＤＣ−ＤＣコンバータ用制御回路は、ＰＷＭ制御回路にソフトスタート回路１０６をさらに備えている。ソフトスタート回路１０６から出力される２つの信号の一方は、コンパレータ１０４に入力される。他方の信号は、スイッチ制御回路１０５を介して、過電流保護用トランジスタＰＴ１に入力される。

入力電源を立ち上げた直後は、出力電圧Ｖｏｕｔも十分に立ち上がっていないため、突入電流が流れる。そのため、実施の形態１では、過電流保護用トランジスタＰＴ１がオフになる恐れがある。本実施の形態では、入力電源を立ち上げから所定の期間、ソフトスタート回路１０６からの信号により、コンパレータ１０４を停止する。同時に、ソフトスタート回路１０６からの信号により、過電流保護用トランジスタＰＴ１をオンにし続ける。一方、入力電源を立ち上げから所定の期間経過後は、実施の形態１と同様の動作となる。

本発明の実施の形態１に係る昇圧ＤＣ−ＤＣコンバータの回路図である。 本発明の実施の形態１に係る昇圧ＤＣ−ＤＣコンバータのタイミングチャートである。 本発明の実施の形態２に係る昇圧ＤＣ−ＤＣコンバータの回路図である。 特許文献１の図１である。

符号の説明

１０１ 制御ＩＣ
１０２ ＰＷＭ制御回路
１０３ 増幅器
１０４ コンパレータ
１０５ スイッチ制御回路
１０６ ソフトスタート回路
ＰＴ１ 過電流保護用トランジスタ
Ｌ１ 昇圧コイル
ＮＴ１ スイッチングトランジスタ
Ｄ１ ダイオード
Ｒ１、Ｒ２ 抵抗
Ｃ１ 容量

Claims (7)

1. 昇圧ＤＣ−ＤＣコンバータの入力端子と出力端子との間に配置され、両端子間の過電流を遮断するためのトランジスタと、
   前記トランジスタの前記入力端子側電圧と前記出力端子側電圧との差を増幅する増幅器と、
   前記増幅器からの出力電圧と所定の基準電圧とを比較するコンパレータと、を備え、
   前記コンパレータからの出力信号に応じて、前記トランジスタのオンオフを制御する昇圧ＤＣ−ＤＣコンバータ用制御回路。
2. 前記トランジスタがＭＯＳトランジスタであることを特徴とする請求項１に記載の昇圧ＤＣ−ＤＣコンバータ用制御回路。
3. 入力電源を起動した所定の期間、前記トランジスタをオンにし続けるための制御回路をさらに備えることを特徴とする請求項１又は２に記載の昇圧ＤＣ−ＤＣコンバータ用制御回路。
4. 入力端子と出力端子との間に配置され、両端子間の過電流を遮断するためのトランジスタと、
   前記トランジスタの前記入力端子側電圧と前記出力端子側電圧との差を増幅する増幅器と、
   前記増幅器からの出力電圧と所定の基準電圧とを比較するコンパレータと、を備え、
   前記コンパレータからの出力信号に応じて、前記トランジスタのオンオフを制御する過電流保護回路を有する昇圧ＤＣ−ＤＣコンバータ。
5. 前記トランジスタがＭＯＳトランジスタであることを特徴とする請求項４に記載の昇圧ＤＣ−ＤＣコンバータ。
6. 入力電源を起動した所定の期間、前記トランジスタをオンにし続けるための制御回路をさらに備えることを特徴とする請求項４又は５に記載の昇圧ＤＣ−ＤＣコンバータ。
7. 昇圧コイルと、
   前記昇圧コイルに直列に接続されたスイッチングトランジスタと、
   一端が前記昇圧コイルと前記スイッチングトランジスタとの間のノードに接続され、他端が前記出力端子に接続されたダイオードをさらに備え、
   過電流を遮断するための前記トランジスタは、前記入力端子と前記昇圧コイルとの間において前記昇圧コイルと直列に接続されていることを特徴とする請求項４〜６のいずれか一項に記載の昇圧ＤＣ−ＤＣコンバータ。

Images